CN101770376B - 一种升级软件的方法及控制装置 - Google Patents

Abstract

本发明实施例涉及通信传输领域，特别公开了一种升级软件的方法及控制装置。所述方法包括：锁定主控单元对业务单元的状态控制信号；读取所述状态控制信号的状态信息，并存储于记忆单元；对所述主控单元进行升级软件；从所述记忆单元读取存储的所述状态信息，并将其作为所述主控单元在所述升级软件后对所述业务单元进行控制的初始控制状态信息。本发明能有效地解决现有技术在对控制装置的软件进行升级全过程中不能保证业务单元正常工作的问题。

Description

一种升级软件的方法及控制装置

技术领域

本发明涉及通信传输领域，尤其涉及一种升级软件的方法及控制装置。

背景技术

在现有的通信产品中，大多数都有控制装置，而控制装置的功能都是通过软件和必要的硬件资源的结合来实现的，并且每种控制装置的功能都是在设计时通过特定的软件配置来实现的。当控制装置的功能需要升级或控制装置本身的功能有缺陷需要弥补时，就需要对控制装置的软件进行升级。但在对控制装置的软件进行升级的过程中，控制装置本身的功能就会失效，从而会影响被控业务单元的工作，不得不在控制装置的升级过程中使被控业务单元中断工作。

如在使用FPGA（Field Programming Gate Array，现场可编程阵列）作为控制装置的情况下，当对FPGA的软件进行升级时，FPGA自身的RAM（RandomAccess Memory，随机存储器）被刷新，FPGA的功能就会失效，此时产生的控制信号可能就不是预期的控制信号，从而影响被控业务单元的正常工作，只有当FPGA的软件升级完毕，FPGA的功能才会实现。为解决此问题，现有技术一般采用一种内部集成了FLASH（闪存）的专用FPGA。该FLASH可以保存FPFA内的所有寄存器的状态值，在FPGA升级过程中保持FPGA的外部引脚的值不变，升级完毕，再将FLASH里保存的状态值对FPGA的外部引脚进行初始化。

但是本发明的发明人在研究过程中，发现现有技术中，在控制装置升级完毕后，用保存的状态值对控制装置的外部引脚初始化的过程中，控制装置的外部引脚依然会产生影响被控业务单元正常工作的信号（如高阻态信号），使得被控业务单元无法连续正常工作，导致被控业务单元的业务被中断。比如上述FPGA升级完毕后，用FLASH里保存的状态值对FPGA的外部引脚进行初始化过程中，FPGA的外部引脚会产生短暂的高阻状态信号，该高阻态信号就会影响被控业务单元的正常工作，使得业务单元的业务被中断。

发明内容

有鉴于此，本发明实施例提供了一种升级软件的方法及控制装置，在控制装置的软件升级全过程中业务单元均能保持正常工作，无需中断业务单元的业务。

本发明实施例提供了一种升级软件的方法，包括，

锁定主控单元对业务单元的状态控制信号；

读取上述状态控制信号的状态信息，并存储于记忆单元；

对主控单元进行升级软件；

从记忆单元读取存储的状态信息，并将其作为主控单元升级软件后的对业务单元进行控制的初始控制状态信息；

在主控单元的初始化完成后，解除对所述主控单元对业务单元的状态控制信号的锁定；

其中，所述锁定主控单元对业务单元的状态控制信号，具体包括：

主控单元产生锁存脉冲信号，将所述锁存脉冲信号进行二分频处理，锁存控制单元根据二分频处理后的锁存脉冲信号，输出所述主控单元对业务单元的状态控制信号；主控单元产生常电平的锁定信号，将所述锁定信号进行二分频处理，锁存控制单元根据二分频处理后的锁定信号，锁定所述主控单元对业务单元的状态控制信号。

本发明实施例提供了一种升级软件的控制装置，包括主控单元、二分频器件、锁存控制装置和记忆单元，其中，

所述主控单元，用于产生锁存脉冲信号和常电平的锁定信号；

二分频器件，用于对所述锁存脉冲信号和所述常电平的锁定信号进行二分频处理；

锁存控制单元，用于根据二分频处理后的锁定信号，锁定主控单元对业务单元的状态控制信号；还用于根据二分频处理后的锁存脉冲信号，输出所述主控单元对业务单元的状态控制信号；

主控单元还用于读取上述状态控制信号的状态信息，并将其储存于记忆单元；

主控单元还用于对自身的软件进行升级；

主控单元还用于从记忆单元读取储存的状态控制信号的状态信息，并将其作为升级软件后对所述业务单元进行控制的初始控制状态信息；

所述主控单元还进一步用于在其从所述记忆单元读取储存的所述状态信息，并将其作为升级软件后的对所述业务单元进行控制的初始控制状态信息，在主控单元的初始化完成后，产生解锁脉冲信号，所述解锁脉冲信号用于控制所述锁存控制单元解除对所述主控单元对业务单元的状态控制信号的锁定。

由此可见，在本发明实施例中，通过先锁定主控单元对业务单元的状态控制信号，从而保证了主控单元在进行软件升级过程中，业务单元不受主控单元的影响而正常工作；又通过先将锁定的状态控制信号的状态信息储存起来，再用其作为主控单元升级软件完后对业务单元进行控制的初始控制状态信息，保证了业务单元在主控单元的软件升级前后都保持连续正常工作，而无需中断业务。从上可以看出，在对主控单元进行软件升级的全过程中，业务单元均能自始至终保持正常工作，无需中断业务单元的业务。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1示出了本发明实施例中升级软件的方法流程图；

图2示出了本发明实施例中升级软件的控制装置的第一结构图；

图3示出了本发明实施例中升级软件的控制装置的第二结构图；

图4示出了本发明实施例中升级软件的控制装置的第三结构图。

具体实施方式

为了便于本领域一般技术人员理解和实现本发明，现结合附图描绘本发明的实施例。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

本发明实施例中一种升级软件的的方法的实施例流程图如图1所示，该方法包括：

锁定主控单元对业务单元的状态控制信号；

读取上述主控单元对业务单元的状态控制信号的状态信息，并存储于记忆单元；

对主控单元进行升级软件；

从所述记忆单元读取存储的所述状态控制信号的状态信息，并将其作为主控单元升级软件后对业务单元进行控制的初始控制状态信息。

在上述方法中，锁定主控单元对业务单元的状态控制信号的步骤具体为：

根据主控单元产生的锁存脉冲信号，锁存控制单元输出主控单元对业务单元的状态控制信号；根据主控单元产生的常电平的锁定信号，锁存控制单元将上述主控单元对业务单元的状态控制信号锁定。主控单元对业务单元的状态控制信号先输入到锁存控制单元，锁存控制单元根据主控单元产生的锁存脉冲信号将输入的上述对业务单元的状态控制信号输出，当主控单元发出了常电平的锁定信号给锁存控制单元后，锁存控制单元根据此锁定信号将输出的上述对业务单元的状态控制信号锁定。

锁定主控单元对业务单元的状态控制信号的步骤还可以具体为：

主控单元产生锁存脉冲信号，将锁存脉冲信号进行二分频处理，锁存控制单元根据处理后的锁存脉冲信号，输出主控单元对业务单元的状态控制信号；主控单元产生常电平的锁定信号，将所述锁定信号进行二分频处理，锁存控制单元根据处理后的锁定信号，锁定所述主控单元对业务单元的状态控制信号。主控单元对业务单元的状态控制信号先输入到锁存控制单元，锁存控制单元根据经过二分频处理后的锁存脉冲信号，将输入的上述对业务单元的状态控制信号输出，当主控单元发出了常电平的锁定信号，该锁定信号经过二分频处理后送给锁存控制单元，锁存控制单元根据此二分频处理后的锁定信号，将输出的上述对业务单元的状态控制信号锁定。为保证锁定信号的状态不变，锁存控制单元还用于将二分频处理后的锁定信号的状态信息反馈给主控单元，主控单元根据反馈的所述处理后的锁定信号的状态信息，监控和保持所述主控单元产生的锁定信号的状态不变。在本实施例中，主控单元产生的锁存脉冲信号和锁定信号是主控单元对锁存控制单元的控制信号。

从所述记忆单元读取存储的所述状态控制信号的状态信息，并将其作为所述主控单元对所述业务单元进行控制的初始控制状态信息的步骤之后，还进一步包括：解除对所述主控单元对业务单元的状态控制信号的锁定。

本发明实施例中升级软件的控制装置的第一结构图，如图2所示，该控制装置包括：主控单元、锁存控制单元和记忆单元，

锁存控制单元，用于锁定主控单元对业务单元的状态控制信号；

主控单元，用于读取上述状态控制信号的状态信息，并将其储存于记忆单元；

主控单元还用于对自身的软件进行升级；

主控单元还用于从记忆单元读取储存的上述状态信息，并将其作为升级软件后，对所述业务单元进行控制的初始控制状态信息。

主控单元发出一个锁存脉冲信号给锁存控制单元，锁存控制单元根据此锁存脉冲信号将主控单元输入的主控单元对业务单元的状态控制信号输出，然后主控单元再发出一个常电平的锁定信号，锁存控制单元根据此锁定信号将锁存控制单元输出的状态控制信号锁定。在本实施例中，锁存脉冲信号和锁定信号是主控单元对锁存控制单元的控制信号。

在锁存控制单元将主控单元对业务单元的状态控制信号锁定后，主控单元读取状态控制信号的状态信息，并将其储存于记忆单元中。主控单元对主控单元的软件进行升级。由于此时锁存控制单元锁定了主控单元对业务单元的状态控制信号，主控单元在软件升级过程中可能产生的干扰业务单元的状态控制信号就得不到输出，因此就保证了主控单元升级软件的过程中业务单元可以正常运行，无需中断业务。在主控单元的软件升级完毕后，主控单元又从记忆单元读取储存的所述状态控制信号的状态信息，并用其作为升级软件后对业务单元进行控制的初始控制状态信息，保证了业务单元在主控单元的软件升级前后都保持连续正常工作，而无需中断业务。

在主控单元的初始化完成后，主控单元再发出解锁脉冲信号，控制锁存控制单元解除对状态控制信号的锁定。在主控单元初始化完成后解除锁定，能有效地避免在主控单元进行初始化的过程中出现的高阻态信号对业务单元的影响，确保业务单元仍然能正常工作不需中断业务。

本发明实施例中升级软件的控制装置的第二结构图，如图3所示，该控制装置包括：

锁存控制单元，用于锁定主控单元对业务单元的状态控制信号；

主控单元，用于读取上述状态控制信号的状态信息，并将其储存于记忆单元；

主控单元还用于对自身的软件进行升级；

主控单元还用于从记忆单元读取储存的上述状态信息，并将其作为升级软件后，对所述业务单元进行控制的初始控制状态信息。

上述的控制装置进一步包括二分频器件。主控单元产生一个锁存脉冲信号，二分频器件用于对锁存脉冲信号进行二分频处理，锁存控制单元根据此处理后的锁存脉冲信号，将主控单元输入的主控单元对业务单元的状态控制信号输出，然后主控单元再发出一个常电平的锁定信号，二分频器件将该锁定信号进行二分频处理，锁存控制单元根据此处理后的锁定信号，将锁存控制单元输出的上述对业务单元的状态控制信号锁定。由于采用了二分频器件对锁定信号进行处理，能防止锁定信号的偶尔跳变而解除对业务单元的状态控制信号的锁定，因为当锁定信号偶尔发生跳变，即产生了一个脉冲信号，该脉冲信号经过二分频器件处理后只得到一个边沿信号（上升沿或下降沿信号），而锁存单元的边沿触发极性设置与上述边沿信号的极性相反，即：当边沿信号为上升沿信号，则锁存单元的边沿触发极性为下降沿触发；当边沿信号为下降沿信号，则锁存单元的边沿触发极性为上升沿触发。由上可以看出，采用了二分频器件对锁定信号进行处理后，主控单元产生的锁定信号发生的偶尔跳变就不会触发锁存单元解除对输出的锁定。

为保证对锁存控制单元的锁定信号的可靠性，上述锁存控制单元还可以包括一个Buffer（缓冲器），用于获取二分频处理后的锁定信号的状态信息，并将该二分频处理后的锁定信号的状态信息作为反馈信号反馈给主控单元，用于监控和保持主控单元产生的锁定信号的状态不变，进一步提高锁定控制的可靠性。在本实施例中，主控单元对锁存控制单元的控制信号包括锁存脉冲信号和锁定信号。

本实施例中，在锁存控制单元锁定主控单元对业务单元的状态控制信号后，主控单元读取该状态控制信号的状态信息，并将其储存于记忆单元中。主控单元对主控单元的软件进行升级。由于此时锁存控制单元锁定了主控单元对业务单元的状态控制信号，主控单元在软件升级过程中可能产生的干扰业务单元的状态控制信号就得不到输出，因此就保证了主控单元升级软件的过程中业务单元可以正常运行，无需中断业务。在主控单元的软件升级完毕后，主控单元又从记忆单元读取储存的所述状态控制信号的状态信息，并用其作为升级软件后对业务单元进行控制的初始控制状态信息，保证了业务单元在主控单元的软件升级前后都保持连续正常工作，而无需中断业务。

进一步地，在主控单元的初始化完成后，主控单元再发出解锁脉冲信号，控制锁存控制单元解除对状态控制信号的锁定。在主控单元初始化完成后解除锁定，能有效地避免在主控单元进行初始化的过程中出现的高阻态信号对业务单元的影响，确保业务单元仍然能正常工作不需中断业务。

本发明实施中升级软件的控制装置的第三结构图，如图4所示，该控制装置包括：主控单元、锁存控制单元，二分频器件和记忆单元。其中，主控单元包括CPU和FPGA，锁存控制单元包括锁存器74374和Buffer（缓冲器），二分频器件为7474，记忆单元为Flash（闪存）。主控单元内的FPGA是可以进行软件升级的。

在对FPGA进行软件升级前，CPU控制FPGA产生一个锁存脉冲信号，该锁存脉冲信号经过二分频器件7474二分频后输入到锁存器74374的时钟引脚，锁存器74374根据输入的锁存脉冲信号将输入管脚输入的主控单元对业务单元的状态控制信号通过输出管脚输出，然后主控单元再控制FPGA发出一个常电平的锁定信号，该锁定信号经过二分频器件7474处理后输入到锁存器74374的时钟引脚，锁存器74374根据该锁定信号锁定输出管脚输出的主控单元对业务单元的状态控制信息，锁定一直持续到锁存器74374收到解锁脉冲为止；同时，CPU读取锁存器74374的输出管脚的输出信号的状态信息，并将其储存到记忆单元Flash中。其中，主控单元对业务单元的状态控制信号是由主控单元内的FPGA产生的。本实施例中输入管脚是Din管脚，输出管脚是Qout管脚，时钟管脚是CK管脚。

本发明实施例进一步地，在FPGA进行升级软件过程中，CPU控制FPGA输出的锁定信号保持常电平，为提高锁定信号的可靠性，缓冲器获取二分频器件7474处理后的锁定信号的状态信息，并将其作为反馈信号反馈给FPGA，FPGA根据反馈信号监控和保持FPGA输出的锁定信号的状态不变。

待FPGA升级软件完毕后，CPU从Flash中储存的所述主控单元对业务单元的状态控制信号的状态信息，并用其作为FPGA产生的对业务单元进行控制的初始控制状态信息。待初始化完毕后，CPU控制FPGA产生解锁脉冲信号，该解锁脉冲信号经过二分频器件7474处理后输入到锁存器74374的时钟引脚，锁存器74374根据该解锁脉冲信号解除对主控单元对业务单元的状态控制信号的锁定，即主控单元产生的任何对业务单元的状态控制信号均可以实时地通过锁存单元控制业务单元。采用储存的主控单元对业务单元的状态控制信号的状态信息对主控单元进行初始化，将其作为主控单元对业务单元的初始控制状态信息，就保证了业务单元在主控单元的软件升级前后都保持连续正常的工作，而无需中断业务。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (4)

1.一种升级软件的方法，其特征在于，包括：

锁定主控单元对业务单元的状态控制信号；

读取所述状态控制信号的状态信息，并存储于记忆单元；

对所述主控单元进行升级软件；

从所述记忆单元读取存储的所述状态信息，并将其作为所述主控单元在所述升级软件后，对所述业务单元进行控制的初始控制状态信息；

在所述主控单元的初始化完成后，解除对所述主控单元对业务单元的状态控制信号的锁定；

其中，所述锁定主控单元对业务单元的状态控制信号，具体包括：

主控单元产生锁存脉冲信号，将所述锁存脉冲信号进行二分频处理，锁存控制单元根据二分频处理后的锁存脉冲信号，输出所述主控单元对业务单元的状态控制信号；主控单元产生常电平的锁定信号，将所述锁定信号进行二分频处理，锁存控制单元根据二分频处理后的锁定信号，锁定所述主控单元对业务单元的状态控制信号。

2.如权利要求1所述的方法，其特征在于，所述锁存控制单元还用于将二分频处理后的锁定信号的状态信息反馈给所述主控单元，所述主控单元根据反馈的二分频处理后的锁定信号的状态信息监控和保持所述主控单元产生的锁定信号的状态不变。

3.一种升级软件的控制装置，包括主控单元、二分频器件、锁存控制单元和记忆单元，其特征在于，

所述主控单元，用于产生锁存脉冲信号和常电平的锁定信号；

二分频器件，用于对所述锁存脉冲信号和所述常电平的锁定信号进行二分频处理；

锁存控制单元，用于根据二分频处理后的锁定信号，锁定所述主控单元对业务单元的状态控制信号；还用于根据二分频处理后的锁存脉冲信号，输出所述主控单元对业务单元的状态控制信号；

所述主控单元还用于读取所述状态控制信号的状态信息，并将其储存于所述记忆单元；

所述主控单元还用于对自身的软件进行升级；

所述主控单元还用于从所述记忆单元读取储存的所述状态信息，并将其作为升级软件后，对所述业务单元进行控制的初始控制状态信息；

所述主控单元还进一步用于在其从所述记忆单元读取储存的所述状态信息，并将其作为升级软件后的对所述业务单元进行控制的初始控制状态信息，在主控单元的初始化完成后，产生解锁脉冲信号，以控制所述锁存控制单元解除对所述主控单元对业务单元的状态控制信号的锁定。

4.如权利要求3所述的控制装置，其特征在于，所述锁存控制单元还进一步包括缓冲器，用于获取二分频处理后的锁定信号的状态信息并反馈给所述主控单元，所述主控单元根据反馈的所述二分频处理后的锁定信号的状态信息监控和保持所述主控单元产生的锁定信号的状态不变。

Images