CN101764089A - 相转变层的形成方法及使用该相转变层的相转变存储器件的制造方法 - Google Patents
相转变层的形成方法及使用该相转变层的相转变存储器件的制造方法 Download PDFInfo
- Publication number
- CN101764089A CN101764089A CN200910205432A CN200910205432A CN101764089A CN 101764089 A CN101764089 A CN 101764089A CN 200910205432 A CN200910205432 A CN 200910205432A CN 200910205432 A CN200910205432 A CN 200910205432A CN 101764089 A CN101764089 A CN 101764089A
- Authority
- CN
- China
- Prior art keywords
- transition layer
- phase transition
- etch process
- memory device
- implement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 112
- 230000008859 change Effects 0.000 title abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000012782 phase change material Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 230000007704 transition Effects 0.000 claims description 97
- 239000010410 layer Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 40
- 239000011229 interlayer Substances 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 12
- 239000011261 inert gas Substances 0.000 claims description 10
- 229910002909 Bi-Te Inorganic materials 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 208000035126 Facies Diseases 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 abstract 3
- 238000000151 deposition Methods 0.000 description 35
- 239000007772 electrode material Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- -1 ZrSiN Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910015345 MOn Inorganic materials 0.000 description 2
- 229910019794 NbN Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 2
- 229910003071 TaON Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910010060 TiBN Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本文公开了一种形成不产生接缝的稳定的相转变层的方法以及制造使用所述相转变层的相转变存储器件的方法。在形成相转变层的方法中，相转变层通过实施相转变材料的第一沉积工艺、实施蚀刻工艺以蚀刻相转变材料、以及在经蚀刻的相转变材料上实施相转变材料的第二沉积工艺而形成。蚀刻工艺和第二沉积工艺实施预定次数。
Description
相关申请交叉引用
本申请要求2008年12月24日提交的韩国专利申请10-2008-0133921的优先权，通过引用将其全部内容并入本文。
技术领域
本发明一般性涉及相转变存储器件的制造方法，并且更具体涉及相转变层的形成方法以及使用该相转变层的相转变存储器件的制造方法，其中相转变层可填充而不产生接缝。
背景技术
考虑到常规非易失性存储器件的设计限制，已经进行研究来开发具有常规非易失性存储器件特性而没有与常规非易失性存储器件相关的一些缺点的存储器件。正在开发的一种这样的存储器件是相转变存储器件，其由于结构简单并且器件易于高度集成而被认为具有潜力。
开发相转变存储器件时必须考虑的最重要的设计因素之一是：将相转变层从结晶态转变为非晶态所需要的复位电流的水平。复位电流越低，则相转变层的相转变进行得就越快。结果，随着复位电流减小，相转变存储器件电流特性得到改善。
因此，在相转变存储器领域内的当前研究包括研究减小相转变存储器件的复位电流的方法。例如，目前正在研究其中在孔中填充相转变材料的具有受限或半受限结构的相转变层。当具有受限或半受限结构的相转变层应用于相转变存储器件时，相转变存储器件可实现复位电流低于具有图案结构的相转变层的复位电流。
通常，形成具有受限或半受限结构的相转变层的方法通过溅射沉积工艺或化学气相沉积(CVD)工艺来实施。然而，通过溅射沉积工艺形成的相转变层具有不良的台阶覆盖特性，因此当在孔中填充相转变材料时，很可能在孔中产生接缝。如果在后续工艺期间接缝暴露于清洗化学品或蚀刻气体中，则相转变层性能会劣化。
通常认为通过化学气相沉积(CVD)形成的相转变层比通过溅射沉积工艺形成的相转变层具有更好的台阶覆盖特性；然而，在化学气相沉积(CVD)工艺中，会发生一些对器件特性具有不利影响的现象，例如相转变材料组成比例的改变、相转变材料粘附性变弱等。
发明内容
本发明的实施方案包括制造能够具有稳定的受限或半受限结构(confined and semi-confined structure)而不产生接缝的相转变层的方法，以及使用所述相转变层的相转变存储器件的制造方法。
而且，本发明的实施方案包括形成具有稳定的受限或半受限结构而不改变其组成比例的相转变层的方法，以及使用所述相转变层的相转变存储器件的制造方法。
在本发明的一方面中，一种形成相转变层的方法包括：实施相转变材料的第一沉积工艺，实施蚀刻工艺以蚀刻相转变材料；和对所述经蚀刻的相转变材料实施相转变材料的第二沉积工艺，其中蚀刻工艺和第二沉积工艺实施N次。
N可为2～5次。
蚀刻工艺可作为RF-蚀刻工艺实施。
RF蚀刻工艺可使用惰性气体实施。
惰性气体可包括Ar。
RF蚀刻工艺可使用50～500W的偏压功率实施。
RF蚀刻工艺可使用400W的等离子体功率和500W的偏压功率实施。
RF蚀刻工艺也可使用400W的等离子体功率和300W的偏压功率实施。
RF蚀刻工艺也可使用400W的等离子体功率和100W的偏压功率实施。
相转变层可包含选自Ge、Sb和Te中的至少两种不同的元素，或者也可包含In-Sb-Te和Ge-Bi-Te中的任意一种。
在本发明的另一方面中，一种制造相转变存储器件的方法包括：形成下电极；在下电极上形成层间电介质，所述层间电介质具有孔；形成完全填充孔的相转变层；和在相转变层上形成上电极。形成相转变层包括以下步骤：在具有孔的层间电介质上沉积相转变层，蚀刻在层间电介质上形成的相转变层，和在经蚀刻相转变层上沉积另外的相转变层。蚀刻相转变层和沉积另外的相转变层的步骤实施N次。
N可为2～5次。
孔可形成为300～的深度。
蚀刻工艺可为RF蚀刻工艺。
RF蚀刻工艺使用惰性气体实施。
惰性气体包括Ar。
RF蚀刻工艺可使用50～500W的偏压功率实施。
RF蚀刻工艺也可使用400W的等离子体功率和500W的偏压功率实施。
RF蚀刻工艺也可使用400W的等离子体功率和300W的偏压功率实施。
RF蚀刻工艺也可使用400W的等离子体功率和100W的偏压功率实施。
相转变层可包含选自Ge、Sb和Te中的至少两种不同的元素，或者也可包含In-Sb-Te和Ge-Bi-Te中的任意一种。
相转变层可形成为具有受限或半受限的结构。
附图说明
图1A～1F是示出用于说明根据本发明一个实施方案制造相转变存储器件的方法的截面图。
图2A～2C是示出在图1A～1C中示出的根据本发明该实施方案的相转变存储器件中在RF蚀刻工艺之后的相转变层状态的平面图。
图3是示出根据本发明一个实施方案的相转变层的材料性能变化的图。
图4A～4F是示出用于说明根据本发明另一个实施方案制造相转变存储器件的方法的截面图。
具体实施方式
在本发明的一种方法中，实施第一沉积工艺、蚀刻工艺和第二沉积工艺，其中至少蚀刻工艺和第二沉积工艺实施N次，以形成具有受限或半受限结构的相转变层。因此，在本发明中，相转变材料可填充于孔中而不改变相转变材料的组成比例并且不产生接缝。结果，可形成具有受限或半受限结构的相转变层而没有限制相转变材料填充于孔中的能力，由此减小所需的复位电流。
以下，将参考附图描述本发明的具体实施方案。
图1A～1F是示出用于说明根据本发明的一个实施方案制造相转变存储器件的方法的截面图。
参考图1A，在具有基底层(未示出)的半导体衬底100上形成第一层间电介质111。在一个实施方案中，半导体衬底100包括其中形成有n-型杂质区域的硅衬底，基底层包括由二极管构成的开关器件。蚀刻第一层间电介质111以限定接触孔；并随后利用下电极材料填充接触孔。平坦化下电极材料以暴露出第一层间电介质111，从而形成与基底层接触的下电极120。下电极120用作加热器，用于放出相转变时产生的热。在一个实施方案中，下电极由W、TiN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、TaSiN、TaAlN、Ti、W、Ta、Pt、TiSi、TaSi、TiW、TiAlON、WON、TaON和IrO2中的任意一种形成。
参考图1B，在包括下电极120的第一层间电介质111上形成第二层间电介质112；并随后蚀刻第二层间电介质112以形成分别暴露出下电极120的一部分表面的孔120H。孔120H形成为300～
的深度，并且优选孔120H形成为1000～
的深度。在后续工艺中，在孔120H内填充相转变层。然后，在第二层间电介质112上沉积第一相转变膜141以填充孔。优选地，第一相转变膜141沉积为或更大的厚度。第一相转变膜141使用选自Ge、Sb和Te中的至少两种不同的元素来沉积或使用In-Sb-Te和Ge-Bi-Te中任意一种来沉积。如图1B中所示的本发明实施方案所示，在孔上的第一相转变膜141中形成凹陷。
参考图1C，对第一相转变膜141实施RF蚀刻工艺。RF蚀刻工艺使用惰性气体在偏压功率为50～500W的条件下实施。优选地，RF蚀刻工艺使用Ar气在等离子体功率为400W和偏压功率为500W的条件下、在等离子体功率为400W和偏压功率为300W的条件下或者在等离子体功率为400W和偏压功率为100W的条件下实施。
在此，通过RF蚀刻工艺，第一相转变膜141的坡度减小，因此其深宽比也减小(例如，在孔上形成的凹陷的坡度和深宽比减小)，使得可容易地实施后续的相转变层沉积工艺。
特别地，由于相转变层的溅射蚀刻速率为热氧化层的约10倍高，所以可使用溅射技术蚀刻相转变层，使得即使在低偏压功率下实施蚀刻时，也不改变相转变层的材料性能。在本发明的一个施方案中，在对相转变层实施RF蚀刻工艺的同时调节偏压功率，以获得相转变层的期望蚀刻速率。
图2A～2C是示出在图1A～1C中示出的根据本发明该实施方案的相转变存储器件中在RF蚀刻工艺之后的相转变层状态的平面图。
参考图2A，图2A示出在等离子体功率为400W和偏压功率为500W的条件下进行RF蚀刻后的相转变层240a。
如图2B所示，图2B示出在等离子体功率为400W和偏压功率为300W的条件下进行RF蚀刻后的相转变层240b。
如图2C所示，图2C示出在等离子体功率为400W和偏压功率为100W的条件下进行RF蚀刻后的相转变层240c。
当参考图2A～2C时，可看出：当等离子体功率保持恒定时，偏压功率越低，相转变层的蚀刻速率就越高。也就是说，可看出：当在偏压功率为500W的条件下蚀刻相转变层240a时，因为其蚀刻速率最低，所以相转变层240a保留得最厚；当在偏压功率为100W的条件下蚀刻相转变层240c时，因为其蚀刻速率最高，所以相转变层240c保留得最薄。
参考图1D，在经RF蚀刻的第一相转变层141上沉积第二相转变膜142。优选地，第二相转变膜142使用选自Ge、Sb和Te中的至少两种不同的元素来沉积或使用In-Sb-Te和Ge-Bi-Te中任意一种来沉积。
同时，虽然未示出，但是对第二相转变膜142进行RF蚀刻；并随后，可在经RF-蚀刻的第二相转变层142上沉积第三相转变层。如上所述，实施第一沉积工艺、蚀刻工艺和第二沉积工艺；然后蚀刻所得的相转变层并在经蚀刻的所得相转变层上形成另外的相转变层。蚀刻的所得相转变层和在经蚀刻的使得相转变层上沉积另外的相转变层的工艺可重复预定次数，以由此形成相转变层。
因此，在本发明的一个实施方案中，实施包括以下步骤的三步工艺：相转变材料的第一沉积工艺、蚀刻相转变材料的RF蚀刻工艺、以及在经蚀刻的相转变材料上沉积相转变材料的第二沉积工艺；并且至少RF蚀刻工艺和第二沉积工艺实施N次以形成相转变层，其中N可为1或大于1。优选地，一旦实施第一沉积工艺，则至少RF蚀刻工艺和第二沉积工艺实施1～10次以形成相转变层。更优选地，实施包括第一沉积工艺、RF蚀刻工艺和第二沉积工艺的三步工艺；并且至少RF蚀刻工艺和第二沉积工艺实施2～5次，以形成相转变层。
在本发明中，由于以其中通过使用偏压功率的RF蚀刻工艺来减小第一相转变膜141的深宽比的状态，在第一相转变膜141上沉积第二相转变膜142，所以与通过仅一次沉积工艺形成的相转变层相比，可形成不产生接缝的相转变层。
因此，在本发明中，可在窄孔中形成其材料性能不随器件高度集成而改变的稳定的相转变层；因此，可预期器件特性得到改善。
图3是示出实施RF蚀刻工艺之后的相转变层的材料性能变化的图。
如图3所示，可看出：即使在对相转变层进行RF蚀刻时，相转变层中包含Ge、Sb和Te的相转变材料的组成比例也没有改变。
参考图1E，对通过实施N次包括第一沉积工艺、RF蚀刻工艺和第二沉积工艺的三步工艺而形成的第一相转变膜141和第二相转变层142进行平坦化，以暴露出第二层间电介质112，从而在孔120H中形成具有受限结构的相转变层140。
参考图1F，在包括具有受限结构的相转变层140的第二层间电介质112的上部上沉积上电极材料；并随后蚀刻上电极材料，以形成与具有受限结构的相转变层140接触的上电极150。
其后，虽然附图未示出，但是通过依次实施一系列公知的后续工艺，完成根据本发明实施方案的相转变存储器件的制造。
图4A～4F是示出说明根据本发明的另一个实施方案制造相转变存储器件的方法的工艺的截面图。
参考图4A，在具有基底层(未示出)的半导体衬底400上形成第一层间电介质411。在一个实施方案中，半导体衬底400包括其中形成有n-型杂质区域的硅衬底，基底层包括由二极管构成的开关器件。蚀刻第一层间电介质411以限定接触孔；并随后以薄膜形式在第一层间电介质411的表面上、包括在接触孔的表面上沉积下电极材料。将下电极材料平坦化以暴露出层间电介质411的一部分，从而在接触孔表面上形成下电极420。下电极420与基底层接触。下电极420均由W、TiN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、TaSiN、TaAlN、Ti、W、Ta、Pt、TiSi、TaSi、TiW、TiAlON、WON、TaON和IrO2中的任意一种制成。形成第二层间电介质412以填充接触孔；并随后平坦化第二层间电介质412以暴露出第一层间电介质411的一部分。
参考图4B，在第一层间电介质411和第二层间电介质412上形成第三层间电介质413；并随后蚀刻第三层间电介质413，以限定暴露出部分第二层间电介质412的孔410H。孔410H形成为300～
的深度；并优选孔410H形成为1000～
的深度。在后续工艺中，在孔410H内填充相转变层。然后，在第三层间电介质413上沉积第一相转变膜441以填充孔410H。第一相转变膜441使用选自Ge、Sb和Te中的至少两种不同的元素沉积或者使用In-Sb-Te和Ge-Bi-Te中的任意一种沉积。
参考图4C，对第一相转变膜441实施RF蚀刻工艺。RF蚀刻工艺使用惰性气体在偏压功率为50～500W的条件下实施。优选地，RF蚀刻工艺使用Ar气在等离子体功率为400W和偏压功率为500W的条件下、在等离子体功率为400W和偏压功率为300W的条件下或者在等离子体功率为400W和偏压功率为100W的条件下实施。由于第一相转变膜441的RF蚀刻，所以第一相转变膜441的坡度减小。
参考图4D，在经RF蚀刻的第一相转变膜441上沉积第二相转变膜442。优选地，第二相转变膜442使用选自Ge、Sb和Te中的至少两种不同的元素来沉积或使用In-Sb-Te和Ge-Bi-Te中任意一种来沉积。RF蚀刻工艺和第二沉积工艺实施N次。
参考图4E，将通过实施三步工艺形成的第一相转变膜441和第二相转变膜442平坦化，所述三步工艺包括：第一沉积工艺、RF蚀刻工艺和第二沉积，其中至少RF蚀刻工艺和第二沉积工艺实施N次，其中N为1或大于1。
参考图4F，在第一相转变膜441和第二相转变膜442上沉积上电极材料；并随后蚀刻上电极材料以形成具有半受限结构的相转变层440和上电极450。
其后，虽然附图未示出，但是通过依次实施一系列公知的后续工艺，完成根据本发明第一实施方案的相转变存储器件的制造。
如上所述，在本发明中，通过实施第一沉积工艺、使用偏压功率的RF蚀刻工艺和第二沉积工艺，其中至少RF蚀刻工艺和第二沉积工艺实施预定次数，可形成其组成比例不变且不产生接缝的相转变层。
因此，在本发明中，具有受限或半受限结构的稳定相转变层可形成在高度集成器件的窄孔中，因此，可预期器件特性得到改善。
如上所述，虽然已经公开了本发明的优选实施方案用于说明性目的，但是本领域技术人员应理解：各种改变、增加和替代是可能的，其并没有脱离在所附权利要求中公开的本发明的范围和精神。
Claims (22)
1.一种在半导体器件中形成相转变层的方法，包括：
(a)在目标区上沉积相转变材料；
(b)蚀刻所述目标区上的所述相转变材料的表面，以使表面坡度减小；和
(c)在所述相转变材料的经蚀刻表面上沉积另外的相转变材料，
其中步骤(b)和(c)实施N次，而(a)至(c)的每个步骤可重复多于一次。
2.根据权利要求1所述的形成相转变层的方法，其中N为2～5。
3.根据权利要求1所述的形成相转变层的方法，其中所述蚀刻工艺包括RF蚀刻工艺。
4.根据权利要求3所述的形成相转变层的方法，其中所述RF蚀刻工艺使用惰性气体实施。
5.根据权利要求4所述的形成相转变层的方法，其中所述惰性气体包括Ar。
6.根据权利要求3所述的形成相转变层的方法，其中所述RF蚀刻工艺使用50～500W的偏压功率实施。
7.根据权利要求3所述的形成相转变层的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和500W的偏压功率实施。
8.根据权利要求3所述的形成相转变层的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和300W的偏压功率实施。
9.根据权利要求3所述的形成相转变层的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和100W的偏压功率实施。
10.根据权利要求1所述的形成相转变层的方法，其中所述相转变层包含选自Ge、Sb和Te中的至少两种不同的元素或包含选自In-Sb-Te和Ge-Bi-Te中的任意一种。
11.一种制造相转变存储器件的方法，包括：
形成下电极；
在所述下电极上形成具有孔的层间电介质；
形成填充所述孔的相转变层，包括：
(a)沉积相转变材料以填充所述孔；
(b)蚀刻填充所述孔的沉积的所述相转变材料的表面以减小表面的坡度；和
(c)在填充所述孔的所述相转变材料的经蚀刻表面上沉积另外的相转变材料，
其中(b)和(c)实施N次，而(a)至(c)的每个步骤可重复多于一次；和
在所述相转变层上形成上电极。
12.根据权利要求11所述的制造相转变存储器件的方法，其中预定的N为2～5。
13.根据权利要求11所述的制造相转变存储器件的方法，其中所述孔形成为
的深度。
14.根据权利要求11所述的制造相转变存储器件的方法，其中所述蚀刻工艺为RF蚀刻工艺。
15.根据权利要求14所述的制造相转变存储器件的方法，其中所述RF蚀刻工艺使用惰性气体实施。
16.根据权利要求15所述的制造相转变存储器件的方法，其中所述惰性气体包括Ar。
17.根据权利要求14所述的制造相转变存储器件的方法，其中所述RF蚀刻工艺使用50～500W的偏压功率实施。
18.根据权利要求14所述的制造相转变存储器件的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和500W的偏压功率实施。
19.根据权利要求14所述的制造相转变存储器件的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和300W的偏压功率实施。
20.根据权利要求14所述的制造相转变存储器件的方法，其中所述RF蚀刻工艺使用400W的等离子体功率和100W的偏压功率实施。
21.根据权利要求11所述的制造相转变存储器件的方法，其中所述相转变层包含选自Ge、Sb和Te中的至少两种不同的元素或包含选自In-Sb-Te和Ge-Bi-Te中的任意一种。
22.根据权利要求11所述的制造相转变存储器件的方法，其中所述相转变层形成为具有受限结构或半受限结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080133921A KR20100075273A (ko) | 2008-12-24 | 2008-12-24 | 상변화막 형성방법 및 이를 이용한 상변화 기억 소자의 제조방법 |
| KR10-2008-0133921 | 2008-12-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101764089A true CN101764089A (zh) | 2010-06-30 |
Family
ID=42266716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910205432A Pending CN101764089A (zh) | 2008-12-24 | 2009-10-23 | 相转变层的形成方法及使用该相转变层的相转变存储器件的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20100159636A1 (zh) |
| KR (1) | KR20100075273A (zh) |
| CN (1) | CN101764089A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594619A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456880B (zh) * | 2012-05-30 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器、其底部接触结构及其各自制作方法 |
| US10566530B2 (en) | 2018-03-15 | 2020-02-18 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653701B1 (ko) * | 2004-08-20 | 2006-12-04 | 삼성전자주식회사 | 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 |
| US20070056930A1 (en) * | 2005-09-14 | 2007-03-15 | International Business Machines Corporation | Polysilicon etching methods |
| US7695994B2 (en) * | 2007-04-24 | 2010-04-13 | Micron Technology, Inc. | Material sidewall deposition method |
-
2008
- 2008-12-24 KR KR1020080133921A patent/KR20100075273A/ko active Search and Examination
-
2009
- 2009-08-11 US US12/539,010 patent/US20100159636A1/en not_active Abandoned
- 2009-10-23 CN CN200910205432A patent/CN101764089A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594619A (zh) * | 2012-08-13 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN103594619B (zh) * | 2012-08-13 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100159636A1 (en) | 2010-06-24 |
| KR20100075273A (ko) | 2010-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| US7364935B2 (en) | Common word line edge contact phase-change memory | |
| US7901979B2 (en) | Method of forming a small contact in phase-change memory | |
| US8101938B2 (en) | Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method | |
| US20080054244A1 (en) | Phase change memory device and method of forming the same | |
| US20090029031A1 (en) | Methods for forming electrodes in phase change memory devices | |
| CN102820299A (zh) | 存储器件 | |
| US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US11211427B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
| US11217748B2 (en) | Semiconductor device including a data storage material pattern | |
| US8343798B2 (en) | Method fabricating phase-change semiconductor memory device | |
| US8853660B2 (en) | Semiconductor memory devices having lower and upper interconnections, selection components and memory components | |
| US10476000B2 (en) | Method of forming a layer and a method of fabricating a variable resistance memory device using the same | |
| CN101764089A (zh) | 相转变层的形成方法及使用该相转变层的相转变存储器件的制造方法 | |
| US10930848B2 (en) | Variable resistance memory device and method of manufacturing the same | |
| KR100891523B1 (ko) | 상변화 기억 소자 | |
| US20110312126A1 (en) | Method fabricating a phase-change semiconductor memory device | |
| CN111415956A (zh) | 可变电阻存储器装置及其制造方法 | |
| KR20210050026A (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| KR20110099201A (ko) | 상변화막 형성방법 및 이를 이용한 상변화 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100630 |