CN101763446B - 一种cmos器件辐照位移损伤的估算方法 - Google Patents

Abstract

本发明提供了一种CMOS器件的辐照位移损伤的估算方法，属于涉及CMOS器件的辐照位移损伤技术领域。该方法包括：根据入射粒子打到器件源漏端、沟道区和隔离区三个不同位置，建立一计算公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置处的位移损伤造成器件漏端电流变化，prob是入射粒子打到器件不同位置的概率，根据该计算公式，得到入射粒子位移损伤造成器件漏端电流的变化量Ids，从而估算出CMOS器件在辐射环境中的位移损伤。利用本发明能够准确地估算出器件和集成电路在辐射环境中的位移损伤效应。

Description

一种CMOS器件辐照位移损伤的估算方法

技术领域

本发明涉及CMOS器件的辐照位移损伤，具体是一种估算位移损伤效应对CMOS器件的电学特性影响的方法。

背景技术

几十年来，CMOS集成电路一直遵循摩尔定律不断发展。通过缩小器件尺寸，不断提高集成度。随着器件特征尺寸缩小，器件性能也在不断变化发展。但是，器件特征尺寸的减小也带来了各种小尺寸效应和可靠性问题。小尺寸效应主要包括亚阈值特性严重退化、DIBL(漏引起的势垒降低)以及阈值电压与沟道长度相关到非常严重的程度；可靠性问题主要包括热载流子效应、氧化层随时间的击穿(TDDB)和PN结的退变等。为了使深亚微米器件正常工作，人们进行了多种改进，包括降低外加电压、浅源/漏结、薄栅氧化层和衬底重掺杂等等。另外，为了提高器件的性能，通常采取后退沟道掺杂、Halo结构等来改善器件的特性。对于从事器件抗辐照加固领域的研究人员来说，迫切需要了解辐照对深亚微米器件本身带来的新的效应，对在空间环境、核爆炸辐射环境下工作的深亚微米集成电路的辐照响应会产生怎样新的影响，及其与新型电路工艺相关的其它复杂的失效模式。

近年来，人们主要关注的是辐照对深亚微米器件产生的软击穿和泄漏电流的影响，研究的焦点主要集中在被栅氧层、埋氧层、浅沟槽隔离区和体区，俘获/收集的辐照离化产生的电荷对器件产生的影响，而对非离化的辐照效应(位移损伤效应)研究的相对较少。即对于传统的长沟器件，位移损伤效应相对离化辐照效应是次级效应，可以忽略。随着器件特征尺寸的缩小，由于受重粒子辐照产生的物理损伤区的作用范围可以和器件的特征尺寸相比拟，这种效应变得越来越重要，无法忽略。比如这些缺陷群会使器件沟道的掺杂原子数目随机发生变化，进一步导致阈值电压起伏变化。由于现在所用器件的沟道掺杂原子都在几十个到数百个，这种现象表现的越来越明显。特别是尺寸越小，一个芯片内的MOS晶体管的数目就越多，器件参数的偏差就会越大。很多电路如SRAM单元，灵敏放大器以及某些数字电路和模拟电路都要求器件参数对称，辐照引起的杂质浓度变化，进而影响阈值电压的变化，使器件参数失配，从而严重影响电路的性能。

因此，随着电路集成度地提高，原来只考虑辐照离化效应，用于预测器件和集成电路单粒子效应的方法已经不准确，不能满足当前辐照技术的应用。这就迫切需要从事辐照领域的研究人员寻找一种用于估算器件和集成电路位移损伤的方法，进一步准确的预测集成电路的辐照性能。

发明内容

本发明的目的在于提供一种基于超深亚微米制造工艺的CMOS器件在辐射环境中位移损伤的估算方法。

本发明的上述目的是通过如下的技术方案予以实现的：

一种CMOS器件的辐照位移损伤的估算方法，其特征在于，根据入射粒子打到器件源漏端、沟道区和隔离区三个不同位置，建立一计算公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置处的位移损伤造成器件漏端电流变化，prob是入射粒子打到器件不同位置的概率，根据该计算公式，得到入射粒子位移损伤造成器件漏端电流的变化量Ids，从而估算出CMOS器件在辐射环境中的位移损伤。

利用蒙特卡罗的方法按照高斯分布随机生成入射粒子。入射粒子打到器件源漏端处的prob范围为0.4～0.6；入射粒子打到器件沟道区处的prob范围为0～0.2；入射粒子打到器件隔离区处的prob范围为0～0.3。

利用单粒子打入器件源漏端引起的有效栅压和漏压降低变化值，得到位移损伤造成器件漏端电流变化case1。

利用单粒子打入器件沟道区的掺杂浓度和迁移率变化值，得到位移损伤造成器件漏端电流变化case2。

当入射粒子打到器件隔离区时，位移损伤只造成NMOS器件漏端电流变化，而对PMOS器件无影响，利用单粒子打入NMOS器件隔离区的泄漏电流变化值，得到位移损伤造成器件漏端电流变化case3。

本发明的技术效果：

参考图1，当高能粒子入射到半导体材料，在与半导体材料晶格原子相互作用时，能够将能量传递给与其相互作用的晶格原子，从而产生位移损伤，并进而形成物理损伤区或叫缺陷群。而在这些物理损伤区中，存在着大量的陷阱和缺陷。这些缺陷会对半导体材料的电学特性产生很大的影响，包括载流子的迁移率、掺杂浓度、电阻率等，从而进一步影响器件的漏电流、阈值电压、亚阈摆幅等等。

本发明将单粒子产生的位移损伤造成CMOS器件的电学特性变化，根据入射粒子打到器件的位置不同，分为3种情况，建立一计算公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，根据上述计算公式估算出CMOS器件在辐射环境中的位移损伤造成的漏端电流的变化值。

附图说明

下面结合附图对本发明进一步详细地说明：

图1为高能粒子入射到CMOS器件的示意图；

图2(a)NMOS晶体管辐照前后栅电压实验数据对比图；

(b)NMOS晶体管辐照前后漏电压实验数据对比图；

图3为NMOS晶体管辐照前后的转移曲线对比图。

具体实施方式

下面参照本发明的附图，更详细的描述出本发明的最佳实施例。

本发明利用蒙特卡罗的方法按照高斯分布随机生成入射粒子，根据入射粒子打到器件源漏端、沟道区和隔离区三个不同位置，建立一计算公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，估算出CMOS器件在辐射环境中的位移损伤。具体估算步骤如下：

1、单粒子打到CMOS器件的源、漏端，则源、漏端寄生电阻增大，随着MOS晶体管沟道长度的缩短，沟道的本征电阻减小，而源漏区的寄生电阻不会按照比例缩小，这使寄生电阻的影响变大。由于重粒子打到器件的源漏附近，致使源漏寄生串联电阻增加，使MOS晶体管的有效工作电压下降，使器件的工作电流和跨导下降。寄生的源漏电阻使有效的V_gseff和V_dseff下降， $V_{\mathrm{gseff}}=V_{\mathrm{gseff}0}(1-M_1{e}^{M_2\mathrm{\φ}}),$ $V_{\mathrm{dseff}}=V_{\mathrm{dseff}0}(1-N_1{e}^{N_2\mathrm{\φ}}),$ φ为辐照时的通量，M₁，M₂，N₁，N₂为拟合因子，M₁和N_I取值范围为10^-5～1，M₂和N₂取值范围为-7×10^-6～2×10^-4cm²s/ions。根据公式 $I_{\mathrm{ds}}\∝\frac{\mathrm{\μ}{\mathrm{WC}}_{\mathrm{ox}}}{L}(V_{\mathrm{gseff}}-V_{\mathrm{th}})V_{\mathrm{dseff}}$ (线性区漏电流公式)， $I_{\mathrm{ds}}\∝\frac{\mathrm{\μW}{C}_{\mathrm{ox}}}{2L}{(V_{\mathrm{gseff}}-V_{\mathrm{th}})}^2$ (饱和区漏电流公式)，这就造成I_ds降低，变化量为ΔI_ds1(model1)，这就是case1位移损伤导致漏电流的变化值。

2、单粒子打到CMOS器件的沟道区时，具体分析如下：

(1)改变了沟道的掺杂浓度，进一步改变了器件的阈值和亚阈摆幅。随着器件尺寸的缩小，沟道区下面耗尽层掺杂原子在几百个数量级，重离子产生的位移损伤区，可以作为陷阱，束缚多数载流子不参与导电，从而降低了半导体材料的纯杂质掺杂浓度，这就降低了平均掺杂浓度，会使器件阈值电压减小，亚阈摆幅变好等； $N_{\mathrm{ch}}=B_1{e}^{-B_2\mathrm{\φ}}{N}_{\mathrm{ch}0},$ N_ch0为辐照前的沟道掺杂浓度，N_ch为辐照后的沟道掺杂浓度，B₁，B₂为拟合因子，B₁取值范围为10^-5～1，B₂取值范围为-1.38×10^-4～4.35×10^-5cm²s/ions。漏端电流公式同上所述线性区漏电流公式和饱和区漏电流公式，电流变化量为ΔI_ds2(model2)。

(2)缺陷群导致的迁移率退化。对于高能重粒子辐照，在弹性散射和非弹性散射核碰撞时，被转移的能量可以达到足以撞击一个原子使它离开自己的晶格位置。由此形成一个空位(V)和一个间隙原子(I)。硅中的空位和间隙，是非常易动的。根据费米能级的位置不同，他们可能形成不同的电荷状态，在辐照时，由电离沉积大部分的能量，因此产生高的自由载流子浓度，并且改变缺陷的电荷状态以及扩散和反映的性质。间隙和空位均有他们自己的互作用链。空位趋向于同杂质配对，形成V-O，V-V等中心，并产生一系列的络合物，反映出V^-、V⁰、V⁺⁺不同性质的电荷状态。类似的，间隙原子I的不同电荷状态I^-、I⁰、I⁺⁺。这些带电的杂质缺陷可作为载流子的散射中心会使库伦散射增强，造成迁移率下降。 $\frac{1}{\mathrm{\μ}}=\frac{1}{{\mathrm{\μ}}_0}(1+C_1{e}^{C_2\mathrm{\φ}}),$ μ为辐照后的迁移率，μ₀为辐照前的迁移率，C₁，C₂为拟合因子，C₁取值范围为10^-5～1，C₂取值范围为-1.5×10^-4～1.24×10^-4cm²s/ions。漏端电流公式同上所述线性区漏电流公式和饱和区漏电流公式，电流变化量为ΔI_ds3(model3)。

(3)入射粒子致使晶格重构，迁移率增加。当半导体材料受到辐照，硅中的空位和间隙是非常易动的。根据费米能级的位置不同，它们可形成不同的电荷状态。在辐照时，由电离沉积大部分能量，因此产生高的自由载流子浓度，并且改变点缺陷的电荷状态以及扩散和反映的性质。当一些原子向新的电荷周围靠近时，在这些缺陷位置捕获载流子可以将振动能量传递给这个系统。结果这就有助于迁移，形成所谓的“复合增强迁移”，它导致高的迁移率。 ${\mathrm{\μ}}_{\mathrm{enhanced}}=D_1{e}^{-D_2\mathrm{\φ}}{\mathrm{\μ}}_0,$ μ_enhanced为辐照后的迁移率，μ₀为辐照前的迁移率，D₁，D₂为拟合因子，D₁取值范围为10^-5～1，D₂取值范围为0～1.192×10^-4cm²s/ions。漏端电流公式同上所述线性区漏电流公式和饱和区漏电流公式，电流变化量为ΔI_ds4(model4)。

(4)瞬态增强扩散，导致halo区、沟道表面浓度增大，进一步致使阈值增大，开态电流降低。当重离子打到器件的沟道附近，一些间隙原子将从衬底扩散到沟道表面附近，由于是体硅器件衬底相对比较厚，这些原子会引起掺杂原子的增强扩散，在靠近源漏结、沟道表面掺杂原子的浓度增大，使器件的阈值电压增大。这种现象与源漏注入损失效应影响的短沟道效应——反常短沟道效应，相类似。进一步导致阈值电压增大，开态电流下降。 $N_{\mathrm{halorad}}=N_{\mathrm{halo}}(1+F_1{e}^{F_2\mathrm{\φ}}),N_{\mathrm{halo}}\left(N_{1x}\right)$ 为辐照前的halo区掺杂浓度，N_halorad(N_1x)为辐照后的halo区掺杂浓度，F₁，F₂为拟合因子，F₁取值范围为10^-5～1，F₂取值范围为0～1.317×10^-4cm²s/ions。漏端电流公式同上所述线性区漏电流公式和饱和区漏电流公式，电流变化量为ΔI_ds5(model5)，

上述ΔI_ds2(model2)、ΔI_ds3(model3)、ΔI_ds4(model4)和ΔI_ds5(model5)的和就是位移损伤导致漏电流的变化值case2

3、辐照导致隔离区的泄漏电流增加。对于n管关态电流的增大，这是由于重粒子打到沟槽隔离区，会产生大量的电子空穴对，由于隔离区存在原生缺陷(陷阱)，这些陷阱会俘获大量的空穴，这些空穴使靠近沟槽隔离区的硅区反型，形成了寄生晶体管，导致源漏连通，增加了泄漏通道，致使泄漏电流增大。这种效应类似于总剂量效应。在传统长沟器件，由于重粒子的作用半径相对于器件的尺寸，可以忽略，这种效应很不明显，是次要因素。但是当器件尺寸逐渐缩小到深亚微米，单粒子离化的作用就变得明显起来，导致了泄漏电流增加。所以说，这说明随着器件尺寸的缩小，除了单粒子表现得瞬态效应，单粒子表现的微剂量效应(类似总剂量效应)影响越来越重要了，并且这种效应是硬损伤。单粒子效应的影响和总剂量效应类似，对直流特性有很大的影响。但对于p管，由于其导致的寄生晶体管阈值电压大于主管的阈值电压，不能导致泄漏电流的增加。所以说，不论是重粒子打到还是没有打到器件的沟槽隔离区，p管的泄漏电流都不会增加，这与总剂量效应类似，所以说辐照对p管泄漏电流是没有影响的。对于n管， $Q_{\mathrm{ox}}=H_1{e}^{H_2\mathrm{\φ}},$ Q_ox：隔离区中辐照导致的电荷，H₁，H₂为拟合因子，H₁取值范围为10^-5～1，H₂取值范围为0～5.687×10^-4cm²s/ions。考虑了辐照影响的阈值电压公式为：V_Trad＝V_T-Q_ox/C_ox，V_Trad为辐照后器件的阈值电压，V_T为未被辐照时器件的阈值电压，C_ox隔离区氧化层电容。漏端电流公式同上所述线性区漏电流公式和饱和区漏电流公式，电流变化量为ΔI_ds6(mod el6)，这就是case3位移损伤导致漏电流的变化值。

以下以一具体实施例说明本发明CMOS器件的辐照位移损伤的估算方法。

当粒子打到器件的源漏端，致使源漏寄生串联电阻增加，会使MOS晶体管的有效工作电压下降，使器件的工作电流和跨导下降。辐照产生的位移损伤导致源漏寄生电阻增大，寄生的源漏电阻使有效的V_gseff和V_dseff下降。根据实验提供的φ＝5.0×10⁷ions/cm²/s，然后利用公式ΔI_ds1(model1)进行计算，若拟合因子选N₁＝0.1，N₂＝2.56×10^-8，可以算出Vdseff降低了0.359倍。在Vds＝0.05V下，辐照前线性区每单位宽度漏电流为0.071mA，辐照后为0.05mA，线性区降低了近30％，而饱和区漏电流基本没有下降。如图2(a)、(b)为本发明粒子打到器件的漏端的辐照前后的转移曲线对比图(实验结果)，该实验结果显示了辐照后器件的漏电流降低了近30％。

当入射粒子打击位置为沟道区，重离子产生的位移损伤区，可以作为陷阱，束缚多数载流子不参与导电，从而降低了半导体材料的纯杂质掺杂浓度，沟道区下面耗尽层掺杂原子在几百个数量级，这就降低了平均掺杂浓度，会使器件阈值电压减小。根据实验提供的φ＝5.0×10⁷ions/cm²/s，已知N_cb0的值为3.87×10¹⁷/cm³，然后利用ΔI_ds2(model2)计算公式、拟合因子B₁＝0.5，B₂＝1.185×10^-8进行计算(在沟道掺杂浓度降低占主导时，其他影响可以忽略，令ΔI_ds3(model3)、ΔI_ds4(model4)和ΔI_ds5(model5)分别为0)，N_ch的值为1.07×10¹⁷/cm³。可以算出位移损伤使沟道掺杂浓度降低了近3/4。辐照前每单位宽度漏电流为0.7mA，辐照后为0.85mA，从而估算出漏端电流增大了20％。如图3所示，本发明入射粒子打击到NMOS晶体管沟道区的辐照前后的转移曲线对比图(实验结果)。根据实验结果，辐照后器件的阈值电压降低了72mV。

当入射粒子打击位置为隔离区。由于重粒子打到沟槽隔离区，会产生大量的电子空穴对，由于隔离区存在原生缺陷(陷阱)，这些陷阱会俘获大量的空穴，这些空穴使靠近沟槽隔离区的硅区反型，形成了寄生晶体管，导致源漏连通，增加了泄漏通道，致使关态泄漏电流增大。根据实验提供的φ＝5.0×10⁷ions/cm²/s，已知辐照前被俘获的电荷Q_ox的值为0，然后利用ΔI_ds6(model6)计算公式、拟合因子H_i＝0.4，H₂＝6.31×10^-7进行拟合，Q_ox的值为2.0×10¹³/cm³。可以算出位移损伤使器件的关态电流从辐照前10^-10A增加到10^-8A，从而估算出关态泄漏电流电流增大2个数量级。

如果器件为PMOS，关态电流增加值为0。

利用公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，选取概率prob1＝0.6，prob2＝0.2，prob3＝0.2，可以估算出位移损伤对该实验样品的影响，饱和区漏电流的平均为增加0.04I_ds，变化范围为0～0.2I_ds，关态泄漏电流增大了2个数量级，从10^-10A增加到10^-8A。

上述实施例只是本发明的举例，本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。

Claims (2)

1.一种CMOS器件的辐照位移损伤的估算方法，其特征在于，根据入射粒子打到器件源、漏端，沟道区和隔离区三个不同位置，建立一计算公式：I_ds＝prob1×case1+prob2×case2+prob3×case3，case是入射粒子打到器件不同位置处的位移损伤造成器件漏端电流变化，prob是入射粒子打到器件不同位置的概率，其中，利用单粒子打入器件源、漏端引起的有效栅压和漏压减小变化值，得到位移损伤造成器件漏端电流变化case1，利用单粒子打入器件沟道区的掺杂浓度和迁移率变化值，得到位移损伤造成器件漏端电流变化case2，当入射粒子打到器件隔离区时，位移损伤只造成NMOS器件漏端电流变化，而对PMOS器件无影响，利用单粒子打入NMOS器件隔离区的泄漏电流变化值，得到位移损伤造成器件漏端电流变化case3，其中prob1、prob2和prob3与case1、case2和case3一一对应，根据该计算公式，得到入射粒子位移损伤造成器件漏端电流的变化量I_ds，从而估算出CMOS器件在辐射环境中的位移损伤。

2.如权利要求1所述的方法，其特征在于，利用蒙特卡罗的方法按照高斯分布随机生成入射粒子。

Images