CN101750566A - 芯片微裂纹的片上探测方法及电路 - Google Patents

Abstract

在芯片制造或加工过程中，芯片将不可避免地受到外力作用，可能产生微裂纹，但它们不能通过测试筛选出来，从而成为合格品。随着芯片产品的运输和使用，微裂纹可能导致芯片失效，或者导致芯片性能下降，进而影响芯片工作，甚至对系统产生损害。本发明提出了在芯片上集成微裂纹探测电路的方法及电路实现，可以根据芯片应用的需要对微裂纹探测电路输出信号进行处理。

Description

芯片微裂纹的片上探测方法及电路

技术领域

本发明是芯片微裂纹的片上探测方法及电路，主要应用于芯片中的微裂纹的探测，以便在芯片出现微裂纹情况下对微裂纹敏感电路输出信号进行处理，从而减小可能带来的损失。

背景技术

在芯片制造或加工过程中，芯片将不可避免地受到外力作用，从而可能产生微裂纹，随着芯片产品的运输和使用，微裂纹可能导致芯片失效，或者导致芯片性能下降，或者导致芯片工作不正常，进而影响芯片工作，甚至对系统产生损害。

在芯片制造完成后，会对圆片进行筛选测试，之后要对圆片进行减薄和划片处理。接下来要完成单个管芯(good die)的封装和测试，之后还可能需要经过多道工序加工才能形成成品。成品在包装、运输、使用过程中也可能会受到各种外力的作用。减薄、划片、封装、成品加工、包装、运输、使用等过程，都可能导致芯片产生裂纹，或者导致芯片原有的潜在的裂纹变得更大，从而导致芯片不工作，或者工作不可靠。其中，划片工艺中划片刀的磨损程度和划片速度等都会对划片应力产生影响，尤其是划片槽比较窄的情况；封装工艺中的拾片、绑定(bonding)和固化等工序也将产生较大的应力；成品加工也会产生应力，例如智能卡芯片的卡片加工，尤其是非接触智能卡芯片的制卡工艺的填装、焊接和层压工序。

对于比较大的裂纹，会导致芯片功能失效，一般能够在各级测试过程中会筛选出来。对于微裂纹，可能会导致芯片功能失效，也可能芯片功能正常，但会存在潜在的失效风险。对于微裂纹的产生过程，包括如下可能性：

a).在成品测试之后合格品中存在的裂纹，是成品测试不能筛选出来的裂纹，原因是由于成品测试覆盖率不足导致的，实际上存在的裂纹已经导致芯片某种功能失效；

b).在成品测试之后合格品中存在的裂纹，它没有导致芯片功能失效，但存在潜在的失效风险；

c).在成品测试之后合格品中不存在的裂纹，但由于后续包装、运输、使用等过程导致产生的裂纹，它可能导致芯片失效，也可能不影响芯片功能；

d).在成品测试之后合格品中不存在的裂纹，但由于一些异常操作导致产生的裂纹，它可能导致芯片失效，也可能不影响芯片功能。

芯片微裂纹通常在芯片的四周，并向芯片内部延伸。从芯片衬底和芯片上表面向芯片内部延伸的情况很少。

发明内容

本发明提出的芯片微裂纹的片上探测方法主要适用于探测芯片四周存在的微裂纹，此微裂纹可能已经导致芯片功能异常，也可能没有影响芯片功能，但存在潜在的失效风险。因此，本发明提出的探测芯片微裂纹的片上探测方法及电路可以用于对产生微裂纹的芯片进行适当的处理或风险规避。针对芯片四周(整个芯片电路的四周)存在的微裂纹，提出了在芯片上通过电路对微裂纹进行探测的方法及电路。用芯片片上电子电路对芯片物理版图的有效图形四周的微裂纹进行探测；在芯片物理版图上位于有效图形和划片线之间的位置和(或)其纵向位置上，基于芯片制造工艺，用一层导体或多层纵向的导体作为导线进行布局，用于敏感微裂纹，且每一层上布局一条或多条导线用于敏感微裂纹；当微裂纹导致一条或多条导线发生断裂时，与相应导线相连接的电子电路的输出逻辑状态会发生变化，即由没有检测到微裂纹时设定的高电平变为低电平，或由没有检测到微裂纹时设定的低电平变为高电平；对敏感微裂纹的导线进行合理布局，根据与相应导线相连接的电子电路的输出逻辑状态可判定是否检测到了微裂纹，以及微裂纹发生的位置。

芯片微裂纹的片上探测电路100由微裂纹敏感电路101和信息存储与输出电路102构成。微裂纹敏感电路101的输出信号SA 103由n个信号(n≥1)组成，反映探测到的裂纹发生的不同位置(可以是芯片电路的四周，和/或四周的纵向不同深度位置)，SA 103输入到信息存储与输出电路102。信息存储与输出电路102的输出信号有SB 104和F1 105，其中SB 104由m个信号构成(m≥1，m≤n)，反映探测到的微裂纹发生的不同位置或位置组合，F1 105是一个信号，反映是否探测到微裂纹信息。

微裂纹敏感电路101在探测到微裂纹时其输出状态发生变化，由高电平“1”变为低电平“0”，或由低电平“0”变为高电平“1”。本发明给出了几种可能的微裂纹敏感电路，除此之外实际可以使用的敏感电路还有其它形式。微裂纹敏感电路101由电源110、地111、导线112、电子器件(如电阻113、116、117、118、119、120，晶体管121、122等)及输出信号S10 114或S01 115构成，其中电子器件实现分压作用，导线112用于敏感微裂纹，即微裂纹会导致导线发生断裂，从而使得微裂纹敏感电路的输出状态发生变化。微裂纹敏感电路输出S10 114表示敏感电路探测到微裂纹时其输出状态变化由高电平“1”变为低电平“0”，微裂纹敏感电路输出S01 115表示敏感电路探测到微裂纹时其输出状态变化由低电平“0”变为高电平“1”。

信息存储与输出电路102由采样电路或锁存电路130和组合逻辑电路131两部分构成，或者由组合逻辑电路P 132、采样电路或锁存电路133和组合逻辑电路Q 134三部分构成。采样电路或锁存电路130或133对微裂纹敏感电路101的输出SA 103或组合逻辑电路P 132的输出SAB 135进行采样或锁存，其输出有两种形式，一种是一旦探测到微裂纹信息，则将信号锁存，一种是对微裂纹敏感电路的输出进行实时采样，不锁存。组合逻辑电路131对微裂纹敏感电路101的输出SA 103进行逻辑处理，以得到裂纹位置信息SB 104，以及不包含裂纹位置的微裂纹存在与否的信息F1 105，前者是多个信号(单一微裂纹敏感电路的情况除外)，后者是一个信号。组合逻辑电路P 132对微裂纹敏感电路101的输出SA 103进行预先处理，即对微裂纹敏感电路101的输出信号中的两个或多个信号进行与、或、非等逻辑处理，从而减少输出到采样电路或锁存电路的信号数量，尤其是在芯片纵向用多层平行的导体来实现多个敏感微裂纹的导线的情况，甚至每一层上又实现多个敏感微裂纹的导线的情况；组合逻辑电路Q 134实现上述组合逻辑电路131的功能。采样电路或锁存电路130或133可以对信号锁存，也可以进行实时采样，在CLR 107和CK 106的波形140和141的作用下，如果一个微裂纹敏感信号输出为SA1 142，采样电路或锁存电路130或133的输出形式为SB1a 143(采样)或SB1b 144(锁存)。锁存信号SB1b 144可以采样1次或多次后进行锁存。

微裂纹敏感电路101中的电源110、地111及电子器件(如电阻113、116、117、118、119、120，晶体管121、122等)在芯片物理版图上处于芯片有效图形区域201之内。

敏感微裂纹的导线112在芯片物理版图200上的位置202位于有效图形201和划片线203之间，可用金属、多晶或有源区等导体来实现。导线112在芯片上的实现有三种形式，一种是在芯片有效图形201外部四周同一导体层实现多条敏感微裂纹的导线202，用于探测芯片四周不同位置的微裂纹；一种是在芯片纵向用多层平行的导体来实现多个敏感微裂纹的导线，用于探测芯片四周相同位置的纵向不同深度的微裂纹；第三种是两种实现方式的组合，在芯片有效图形201外部四周相同位置的不同导体层中的每一层实现多条敏感微裂纹的导线，用于探测芯片四周不同位置及其纵向不同深度的微裂纹。

在仅设计一个微裂纹敏感电路101的情况下，组合逻辑电路131，或者组合逻辑电路P 132和组合逻辑电路Q 134是不必要的，仅用一个微裂纹敏感电路101、采样电路或锁存电路130或133即可实现片上探测，此时微裂纹敏感电路101的导线202应绕芯片有效图形一周或在纵向形成多周且通过通孔相互连接，但不闭合，204是非闭合的区域。

附图说明

图1为本发明提出的芯片微裂纹的片上探测方法的电路结构图；

图2为微裂纹敏感电路的几种可能的实现方式；

图3为信息存储与输出电路结构图之一；

图4为信息存储与输出电路结构图之二；

图5为采样电路或锁存电路的时序图；

图6为微裂纹敏感电路的物理版图实现示意图；

图7为n个微裂纹敏感电路的物理版图实现示意图。

具体实施方式

本发明提出了芯片微裂纹的片上探测方法和电路，具体实现方式描述如下。

用芯片片上电子电路对芯片物理版图的有效图形四周的微裂纹进行探测；在芯片物理版图上位于有效图形和划片线之间的位置和(或)其纵向位置上，基于芯片制造工艺，用一层导体或多层纵向的导体作为导线进行布局，用于敏感微裂纹，且每一层上布局一条或多条导线用于敏感微裂纹；当微裂纹导致一条或多条导线发生断裂时，与相应导线相连接的电子电路的输出逻辑状态会发生变化，即由没有检测到微裂纹时设定的高电平变为低电平，或由没有检测到微裂纹时设定的低电平变为高电平；对敏感微裂纹的导线进行合理布局，根据与相应导线相连接的电子电路的输出逻辑状态可判定是否检测到了微裂纹，以及微裂纹发生的位置。

如图1所示给出了芯片微裂纹的片上探测电路100，它由微裂纹敏感电路101和信息存储与输出电路102构成。微裂纹敏感电路101的输出信号SA 103由n个信号(n≥1)组成，反映探测到的裂纹发生的不同位置(可以是芯片电路的四周，和/或四周的纵向位置)，输入到信息存储与输出电路102。信息存储与输出电路102的输出信号有SB 104和F1 105，其中SB 104由m个信号构成(m≥1，m≤n)，同样反映探测到的裂纹发生的不同位置或位置组合，F1 105是一个信号，反映是否探测到裂纹信息。如果希望探测微裂纹发生的具体位置的话，微裂纹敏感电路的数量n会较大，因此会使得芯片面积和功耗增大；如果仅仅探测微裂纹是否存在的话，一个敏感电路就够了，即n＝1即可，此时信息存储与输出电路102可以大大简化。

微裂纹敏感电路101在探测到微裂纹时其输出状态发生变化，由高电平“1”变为低电平“0”，或由低电平“0”变为高电平“1”。如图2所示，可用于本发明的几种可能的微裂纹敏感电路。图2(a)是最简单的一种微裂纹敏感电路，由电源110、地111、导线112、电阻113及输出信号S10 114构成，其中电阻113实现分压作用，导线112用于敏感微裂纹，即微裂纹会导致导线发生断裂，从而使得微裂纹敏感电路的输出状态发生变化，微裂纹敏感电路输出S10 114表示敏感电路探测到微裂纹时其输出状态由高电平“1”变为低电平“0”。在设计过程中，为了综合考虑电阻113带来的成本和电路正常工作状态下的电流消耗，通常设计使得电阻113的电流消耗为几个微安到几十微安。图2(b)与图2(a)的区别在于，微裂纹敏感电路输出S01 115在探测到微裂纹时敏感电路的输出状态由低电平“0”变为高电平“1”。图2(c)是在图2(a)的基础上稍做变化，电阻117与电阻118相比小得多，以至于从逻辑上使得其输出S10 114在没有探测到裂纹时的状态为“1”，但电压值比电源电压低。图2(d)是在图2(b)的基础上稍做变化，电阻120与电阻119相比小得多，以至于从逻辑上使得其输出S01 115在没有探测到裂纹时的状态为“0”，但电压值大于0伏特。为了减小芯片面积和功耗，可以用MOS管代替电阻来实现微裂纹敏感电路，如图2(e)和图2(f)，通常使用倒宽长比的MOS管。

如图3所示是信息存储与输出电路102的一种实现形式，它由采样电路或锁存电路130和组合逻辑电路131两部分构成；图4也是信息存储与输出电路102的一种实现形式，它由组合逻辑电路P 132、采样电路或锁存电路133和组合逻辑电路Q 134三部分构成。其中，采样电路或锁存电路130或133对微裂纹敏感电路101的输出SA 103进行采样或锁存，其输出有两种形式，一种是一旦探测到微裂纹信息，则将信号锁存，一种是对微裂纹敏感电路的输出进行实时采样，不锁存。组合逻辑电路131对微裂纹敏感电路101的输出SA 103进行逻辑处理，以得到裂纹位置信息SB 104，以及不包含裂纹位置的微裂纹存在与否的简单信息F1105，前者是多个信号(单一微裂纹敏感电路的情况除外)，后者是一个信号。组合逻辑电路P 132对微裂纹敏感电路101的输出SA 103进行预先处理，即对微裂纹敏感电路101的输出信号中的两个或多个信号进行与、或、非等逻辑处理，从而减少输出到采样电路或锁存电路的信号数量，尤其是在芯片纵向用多层平行的导体来实现多个敏感微裂纹的导线的情况，甚至每一层上又实现多个敏感微裂纹的导线的情况；组合逻辑电路Q 134实现上述组合逻辑电路131的功能。图5针对采样电路或锁存电路130或133，给出了一种时序图，在CLR 107和CK 106的波形140和141的作用下，如果一个微裂纹敏感信号输出为SA1 142，采样电路或锁存电路130或133的输出形式为SB1a 143(采样)或SB1b 144(锁存)。锁存信号SB1b144可以采样1次或多次后进行锁存。信息存储与输出电路102的实现形式可以有很多种，主要考虑是否需要对探测到的芯片微裂纹进行精确定位。

如图6所示是芯片微裂纹的探测电路101在芯片上物理实现示意图，其中微裂纹敏感电路101中的电源110、地111及电子器件(如电阻113、116、117、118、119、120，晶体管121、122等)在芯片物理版图上处于芯片有效图形区域201之内。敏感微裂纹的导线112在芯片物理版图200上的位置202位于有效图形201和划片线203之间，可用金属、多晶或有源区等导体来实现。导线112在芯片上的实现有两种形式，一种是在芯片有效图形201外部四周同一导体层实现多条敏感微裂纹的导线202，用于探测芯片四周不同位置的微裂纹；一种是在芯片纵向用多层平行的导体来实现多个敏感微裂纹的导线，用于探测芯片四周相同位置的纵向不同深度的微裂纹；第三种是两种实现方式的组合，在芯片有效图形201外部四周相同位置的不同导体层中的每一层实现多条敏感微裂纹的导线，用于探测芯片四周不同位置及其纵向不同深度的微裂纹。在仅设计一个微裂纹敏感电路101的情况下，组合逻辑电路131，或者组合逻辑电路P 132和组合逻辑电路Q 134是不必要的，仅用一个微裂纹敏感电路101、采样电路或锁存电路130或133即可实现片上探测，此时微裂纹敏感电路101的导线202应绕芯片有效图形一周或在纵向形成多周且通过通孔相互连接，但不闭合，204是非闭合的区域。导线202也可以使用各层金属、多晶和有源区多次环绕而成，从而不但探测芯片电路四周是否存在裂纹，而且还能判断芯片电路四周纵向不同深度是否存在裂纹。

如图7所示，用于说明具有n个(n≥2)敏感电路的微裂纹片上探测电路在芯片上的物理实现示意图，其中电阻(221、222、223、224)、电源110、地111、信息存储与输出电路102等仅画出了原理性的示意图，而非物理版图。敏感电路输出为S101、S102、S103、S10n(即231、232、233、234)，它们一起构成敏感信号输出SA 103。SB 104是用于判断微裂纹位置的信号，F1 105是用于判断是否存在微裂纹的信号。非闭合区241、242、243、244、245用于隔离不同的敏感电路导线。

对本发明的具体实施方式说明如下：

1.本发明提出的是芯片微裂纹的片上探测方法，其电路实现形式有多种，但基本原理相同，可以根据需要进行设计或选择。

2.为了减小微裂纹探测电路在芯片上的面积和芯片功耗，应尽可能选用MOS管或单位电阻值高的电阻。

3.对于一般的民用集成电路芯片，采用一个微裂纹敏感电路即可实现微裂纹的探测，不必采用过多的微裂纹敏感电路来判断微裂纹的位置。但对于一些非常关键的芯片，可以采取多个微裂纹敏感电路来进行探测，以便对微裂纹的位置进行探测。

4.敏感电路中的用于敏感微裂纹的导线可以采用各层金属、多晶、有源区等导体环绕而成，从而对芯片物理版图中有效图形四周及其纵向不同深度的裂纹进行探测。

5.微裂纹敏感信号的输出可用于失效分析，或者微裂纹发生后的异常处理(芯片复位，或者启动系统冗余电路等)。

本发明提出的芯片微裂纹的片上探测方法主要适用于探测芯片四周存在的微裂纹，可以用于对产生微裂纹的芯片进行适当的处理或风险规避，在日常的生产过程中具有十分重要的意义。

以上公开的仅为本发明的几个具体实施例，但本发明的保护范围并不局限于此，任何本领域的技术人员能思之的变化都应落在本发明的保护范围内。

Claims (8)

1.一种芯片微裂纹探测方法，其特征在于：

(1)用芯片片上电子电路对芯片物理版图的有效图形四周的微裂纹进行探测；

(2)在芯片物理版图上位于有效图形和划片线之间的位置和(或)其纵向位置上，基于芯片制造工艺，用一层导体或多层纵向的导体作为导线进行布局，用于敏感微裂纹，且每一层上布局一条或多条导线用于敏感微裂纹；

(3)当微裂纹导致一条或多条导线发生断裂时，与相应导线相连接的电子电路的输出逻辑状态会发生变化，即由没有检测到微裂纹时设定的高电平变为低电平，或由没有检测到微裂纹时设定的低电平变为高电平；

(4)对敏感微裂纹的导线进行合理布局，根据与相应导线相连接的电子电路的输出逻辑状态可判定是否检测到了微裂纹，以及微裂纹发生的位置。

2.一种芯片微裂纹探测电路，用于对芯片中的微裂纹进行探测，其特征在于电路由微裂纹敏感电路和信息存储与输出电路构成，微裂纹敏感电路在探测到芯片上的微裂纹时其输出状态发生变化，并将变化信息输入到信息存储与输出电路中，信息存储与输出电路将信号锁存或采样，并输入到芯片内部电路进行处理，判定是否检测到了微裂纹，以及微裂纹发生的位置。

3.如权利要求2所述的芯片微裂纹探测电路，其特征在于所述的微裂纹敏感电路由电源、地、导线、电阻及输出信号构成，其中电阻实现分压作用，导线用于敏感微裂纹，即微裂纹会导致导线发生断裂，从而使得微裂纹敏感电路的输出逻辑状态发生变化。

4.如权利要求2或3所述的芯片微裂纹探测电路，其特征在于可以用MOS管代替电阻来实现微裂纹敏感电路。

5.如权利要求2所述的芯片微裂纹探测电路，其特征在于所述信息存储与输出电路由采样电路或锁存电路、组合逻辑电路两部分构成，采样电路或锁存电路对微裂纹敏感电路的输出进行采样或锁存，组合逻辑电路对采样电路或锁存电路的输出进行逻辑处理，以得到微裂纹存在与否的信息，以及微裂纹位置信息。

6.如权利要求2或3所述的芯片微裂纹探测电路，其特征在于当在芯片纵向用多层平行的导体来实现多个敏感微裂纹的导线时，存储与输出电路由组合逻辑电路P、采样电路或锁存电路和组合逻辑电路Q三部分构成，组合逻辑电路P对微裂纹敏感电路的输出进行预先处理，采样电路或锁存电路对组合逻辑电路P的输出进行采样或锁存，组合逻辑电路Q对采样电路或锁存电路的输出进行逻辑处理，以得到微裂纹存在与否的信息，以及微裂纹位置信息。

7.如权利要求2所述的芯片微裂纹探测电路，其特征在于用于敏感微裂纹的导线在芯片物理版图上位于有效图形和划片线之间，可用金属、多晶或有源区等导体来实现，导体在芯片有效图形四周实现一条或多条敏感微裂纹的导线，用于探测芯片四周不同位置的微裂纹；或在芯片纵向用多层平行的导体来实现一条或多条敏感微裂纹的导线，用于探测芯片四周相同位置的纵向不同深度的微裂纹。

8.如权利要求2所述的芯片微裂纹探测电路，其特征在于仅设计一个微裂纹敏感电路的情况下，信息存储与输出电路中的逻辑处理电路应不存在，此时微裂纹敏感电路的导线应绕芯片有效图形一周或纵向多周，但不闭合。

Images