CN101743688A - 放大器电路及其方法 - Google Patents

Abstract

在一个实施方案中，放大器电路被形成为使得放大器电路的输出上的爆破和喀喇噪声最小。放大器电路被配置成将放大器电路的输出级置于高阻抗状态以使得爆破和喀喇噪声最小。在另一实施方案中，放大器电路被配置成使两个放大器的输入耦合在一起以最小化爆破和喀喇噪声。

Description

放大器电路及其方法

技术领域

本发明一般涉及电子学，并且更具体地，涉及半导体器件的形成方法和结构。

背景技术

在过去，半导体工业利用各种方法和电路来形成音频放大器。这些音频放大器一般接收输入信号并差动(differentially)地驱动扬声器以形成声音。在于1999年8月17日授予Kalb等人的美国专利号5,939,938和于2002年2月12日授予Christopher B.Heitoffl的美国专利号6,346,854中公开了这样的音频放大器的实例。这些现有的音频放大器的一个问题在于在启动和断开时间内产生噪声的启动和断开瞬变(transient)。启动和断开瞬变产生的噪声一般称为爆破(pop)或喀喇(click)噪声，爆破或喀喇噪声降低音频放大器的可用性。

因此，期望具有一种降低启动和断开瞬变以及爆破和喀喇噪声的放大器。

附图说明

图1示意性示出了根据本发明的具有放大器电路的示例性实施方案的系统的一部分的实施方案；

图2是示出根据本发明的由图1的放大器电路形成的信号中的一些的状态的图形；

图3-图5示意性示出了根据本发明的图1的放大器电路的不同状态；

图6示意性示出了根据本发明的图1的放大器电路的部分的可选实施方案；

图7示意性示出了根据本发明的图1的放大器电路的部分的另一可选实施方案；

图8示意性示出了根据本发明的另一系统的部分的实施方案，该另一系统将图1的放大器电路用在不同结构中；以及

图9示意性示出了根据本发明的具有另一放大器的示例性实施方案的另一系统的部分的实施方案；

图10示出了根据本发明的包括图1的放大器电路的半导体器件的放大的平面视图。

具体实施方式

为了说明的简单和明了，图中的元件不一定按照比例，并且在不同的图中相同的参考号代表相同的元件。此外，为了说明的简单，省略了众所周知的步骤和元件的说明和细节。这里使用的载流电极是指器件的元件，例如MOS晶体管的源极或漏极、或双极晶体管的发射极或集电极、或二极管的正极或负极，其承载通过该器件的电流，并且控制电极是指器件的元件，例如MOS晶体管的栅极或者双极晶体管的基极，其控制通过该器件的电流。虽然这里把器件解释为确定的N-通道或P-通道器件，本领域的普通技术人员应认识到，根据本发明，互补器件也是可能的。本领域的技术人员应认识到，这里使用的词汇“在...期间”、“在...的时候”、以及“当...时”不是表示一旦开始操作马上就会出现反应的准确术语，而是可能会在被初始操作激起的反应之间有一些微小但合理的延迟，例如传播延迟。

图1示意性示出了放大器系统10的部分的实施方案，放大器系统10使用放大器电路25的示例性实施方案来放大由电路25接收的信号并利用放大的信号驱动负载。一般，电路25接收音频信号并驱动诸如音频扬声器23的音频负载。放大器电路25在电压输入26和电压返回27之间接收诸如来自DC电压源21的功率。因此，电路25自单个电压电源运行。旁路电容器20一般被用于帮助形成用于电路25的运行的稳定参考电压。在图1中所示的示例性实施方案中，系统10提供将被差动信号源11和12如所示的那样放大的差动输入信号。源11和12一般是音频信号源。隔直电容器14和16使各个源11和12的DC电压从电路25的输入去耦(decouple)。输入电阻器15和17被连接在各自的电容器14和16以及电路25的输入之间。

电路25在信号输入33和34上接收输入信号。电路25还包括旁路输入29、启动输入30以及差动输出31和32。电路25还包括旁路缓冲器35、第一多级放大器60、第二多级放大器50以及时钟控制电路或控制47。旁路缓冲器35包括利用电阻器36和38形成为电阻分压器的参考电压源、放大器40、输出电阻器41、诸如开关晶体管42的开关、诸如开关晶体管43的另一开关、以及逆变器(inverter)44，所述电阻器36和38在节点37上形成参考电压。第一多级放大器60包括与反馈元件串联连接在一起的多个放大级，以提供充分的增益并驱动以放大输入信号并驱动扬声器23的负载。放大器60包括诸如跨导放大器的第一放大器61、诸如跨导放大器的输出级放大器62、以及输出电阻器66。外电阻器18被连接在输出32和输入34之间，并起到针对放大器60的反馈电阻器的作用。放大器50包括诸如跨导放大器的第一放大器51、诸如跨导放大器的输出级放大器52、以及反馈电阻器57。虽然放大器50和60被示出具有两级放大器51和52以及61和62，但是除了放大器51和52以及放大器61和62之外，放大器50和60还可以包括任何数量的中间放大级。输出级放大器52和62可以具有包括差动放大器或简单的一般的增益级的各种结构。另外，输出级放大器52和62每个利用使能(enable)控制输入而形成，所述使能控制输入被用于控制各自的放大器52和62的输出晶体管。当使能控制输入被无效(negate)时，放大器52和62的输出晶体管被禁止，这样使得放大器52和62的输出处于高阻抗状态，从而放大器52和62不驱动输出31和32。当使能控制信号被确证(assert)时，放大器52和62的输出晶体管被使能，从而放大器52和62响应于至放大器52和62的输入上的信号驱动输出31和32。控制47产生多个控制信号，在这里用于控制电路25的启动序列。控制信号形成三个运行状态，用于安排电路25的一些元件的运行序列，以使输出31和32上的爆破和喀喇噪声最小化。控制47一般包括时钟电路和数字逻辑，所述时钟电路形成定时参考信号，所述数字逻辑使用定时参考信号来形成不同运行状态的时间间隔。电路25还包括实现为开关晶体管49、55、56、64和65的开关，其还帮助电路25的启动的先后顺序。虽然在图1的示意性实施方案中未示出，本领域的技术人员应该同意，电路25的元件中的大部分(例如控制47和放大器50和60)经连接以在输入26和返回27之间接收功率。

图2是具有曲线的图，其示出了由电路25形成的一些信号的一些状态。横坐标表示时间，而纵坐标表示所示信号的增加幅度。曲线70示出了电路25的输入30上的启动输入信号(ON)。曲线71、72、73和74示出了在控制47的输出上形成的各个控制信号C1、C2、C3和C4。此说明参考图1和图2。在电路25从输入26和返回27之间的源21接收功率之前，旁路电容器20被放电，并且输入电容器14和16也被放电。电路25被配置成在启动序列期间形成多个运行状态。这些不同的运行状态被形成以使得由扬声器23形成的爆破和喀喇噪声最小化。

图3示意性示出了在电路25的第一运行状态期间的系统10。在图3中，晶体管42、43、49、55、56、64和65以开关示出，所述开关响应于控制47的控制信号展示各个晶体管的状态(使能或禁止)。参考图2和图3，在T0时刻，源21开始向电路25施加功率，并且输入30被驱动为高以用信号通知电路25来启动并开始启动序列。因为电容器14、16和20被放电，所以电路25必须使电容器充电，并且同时阻止在输出31和32上形成驱动扬声器23的输出信号。ON信号的低到高的转换使得控制47将信号C1、C2、C3和C4置于如图2中在T0和T1时刻之间所示的第一状态，并使得控制电路25运行在第一运行状态。高ON信号还使得缓冲器40开始运行。在此第一状态中，信号C1和C2为低，而信号C3和C4为高。低C1信号禁止放大器52和62的输出，并使放大器52和62的输出处于高阻抗状态，从而放大器52和62不提供电流并且不驱动输出31和32。因此，输出31和32不被驱动并且电路25不产生通过扬声器23的任何噪声。放大器52和62以虚线示出，以表示输出在高阻抗状态并且不驱动输出31和32。低C2信号禁止晶体管56和65。高C3信号使能晶体管55和64，其使各自的放大器51和61的输出分别连接至放大器51和61的反向输入。高C4信号使能晶体管42并禁止晶体管43，其连接单位增益(unity gain)结构中的放大器40。高C4信号还使能晶体管49，晶体管49将放大器51的非反向输入连接至放大器61的非反向输入。因此，放大器51和61被连接在闭环跟随器结构中。在这样的结构中，放大器51和61的输出遵循输入29上的电压。

当电压源21的电压增加时，电阻器36和38的分压器在节点37上形成了增加的电压。放大器40自节点37接收电压，并驱动输入29和电容器20。放大器40具有充分的电流驱动能力来驱动电容器20，从而输入29上的电压以一种速率增加，所述速率足够使输入29上的电压达到节点37的电压并在T0和T1时刻之间的时间间隔的一部分内保持稳定。因为放大器51和61的跟随器结构并且因为晶体管49被使能，电容器14和16也被充电至缓冲器35在输入29上形成的电压。因此，所有电容器在相同的时间间隔内被充电至相同的电压。在优选实施方案中，电阻器36和38具有大致相等的值，因此，节点37上的电压大约是源21提供的电压的二分之一。

在这样的结构中，由放大器51和61的输出上的电压的不均衡产生的任何差动信号对于通过扬声器23形成的信号的增益由电阻器66以及18和扬声器23的电阻设置，如下等式所示：

V31-V32＝(V51-V61)(R23/(R66+2R18))

其中；

V51-V61＝放大器51的输出和放大器61的输出之间的差动电压；

V31-V32＝输出31和32之间的差动电压；

R23＝扬声器23的电阻；

R18＝电阻器18的电阻；以及

R66＝电阻器66的电阻

本领域的技术人员应该同意，以上所示的增益是来自输入33和34的差动输入信号与输出31和32之间的差动输出信号之间的增益。

在一个示例的实施方案中，电阻器66是二万(20000)欧姆，电阻器18是一万(10000)欧姆，并且扬声器23的电阻为大约八(8)欧姆。因此，等式归纳为：

V31-V32＝(V51-V61)(8/(20000+20000))

＝(V51-V61)/5000

因此，即使在放大器51和61的输出之间存在差动信号，增益也很小，使得这样的信号不会被听到。

控制47使电路25维持在第一运行状态中一段时间间隔，所述时间间隔足以使输入29上的电压达到期望的运行值并使电路25将电容器14、16和20充电至等于节点37上的电压。控制47确定时间间隔是时间的函数而不是任何电压值的函数。控制47随后改变控制信号的状态以使电路25处于启动序列的第二运行状态中。

图4示意性示出了在电路25的启动序列的第二运行状态期间的系统10。在图4中，晶体管42、43、49、55、56、64和65以开关示出，所述开关响应于控制47的控制信号展示了各个晶体管的状态(使能或禁止)。参考图2和图4，在T1时刻，控制47迫使C1、C2和C4控制信号为高，并且C3控制信号为低，以将电路25置于第二运行状态中。高C1控制信号使能放大器52和62的输出并使输出脱离高阻抗状态，从而放大器52和62可以驱动各自的输出31和32。高C2控制信号使能晶体管56和65，而低C3控制信号禁止晶体管55和64。高C4控制信号使晶体管42和49维持在使能状态中，并使晶体管43维持在禁止状态。这使放大器50和60处于单位增益结构中。同样，缓冲器35继续在输入29上形成电压以使电容器14、16和20维持在节点37的电压。因为电容器14、16和20所有都被缓冲器35和晶体管49和65保持在实质相同的电压，所以放大器50和60的输出实质上相等，并且没有电流被驱动通过扬声器23。控制47使电流25维持在第二运行状态一段时间间隔，所述时间间隔足以使能放大器52和62的输出并保证放大器52和62能够驱动扬声器23。在第二运行状态的此结构中，通过从输入33或34至输出31和32的路径的任何差动信号的增益接近于一致。因为放大器50和60的输入之间的电压差别接近于零，所以扬声器23没有接收到差动信号，因此，没有听得见的噪声可以从扬声器23听到。

在一个实施方案中，此第二时间间隔大约是四到五(4-5)微秒。之后，控制47改变控制信号的状态以使电路25处于第三运行状态。

图5示意性示出了第三运行状态期间的系统10。在图5中，晶体管42、43、49、55、56、64和65以开关示出，所述开关响应于控制47的控制信号展示了各自的晶体管的状态(使能和禁止)。参考图2和图5，在T2时刻，控制47迫使C1控制信号为高，而C2、C3和C4控制信号为低。低C4控制信号禁止晶体管42并使能晶体管43，其将放大器40周围的节点37上的电压通过电阻器41输送至输入29。因此，输入29被维持于节点37上的电压值，并且放大器40可以被禁止，而且不驱动输入29。低C4信号还禁止晶体管49并使电容器14和16从输入29去耦，因此，源11和12现在可以在各自的输入33和34上形成输入信号。高C1控制信号使放大器52和62的输出维持在使能状态。低C2和C3控制信号禁止晶体管55、56和64以及65。随着晶体管55和56禁止，反馈电阻器57被在放大器50的输出和输入之间作为增益电阻器连接。随着晶体管64和65禁止，放大器60自输入33和34接收差动输入信号并驱动输出32。放大器50接收通过电阻器57和66的增益的放大器60的输出，并自输入29接收参考电压，且相应地驱动输出31。在此结构中，自源11和12接收的任何差动输入信号对于输出31和32之间的差动输出信号的增益通过以下等式示出：

V31-V32＝2(V11-V12)((R18)/(R15))

其中；

V11＝来自源11的电压；

V12＝来自源12的电压；以及

R15＝R15的电阻

为了促进电路25的所述功能，输入29一般连接至电阻器41的第一端子、晶体管42的源极、晶体管49的漏极以及放大器51的非反向输入。电阻器41的第二端子一般连接至放大器40的反向输入、放大器40的输出、晶体管42的漏极以及晶体管43的源极。晶体管43的漏极一般连接至放大器40的非反向输入、节点37、电阻器38的第一端子以及电阻器36的第一端子。电阻器38的第二端子连接至返回27，而电阻器36的第二端子连接至输入26。晶体管43的栅极连接至逆变器44的输出。逆变器44的输入连接至晶体管42的栅极、晶体管49的栅极以及控制47的C4输出。晶体管49的源极连接至输入33并连接至放大器61的非反向输入。放大器61的反向输入一般连接至输入34、晶体管64的源极以及晶体管65的源极。放大器61的输出连接至晶体管64的漏极，并连接至放大器62的非反向输入。放大器62的输出连接至晶体管65的漏极、至输出32、并至电阻器66的第一端子。电阻器66的第二端子一般连接至电阻器57的第一端子、晶体管56的源极、晶体管55的源极、以及放大器51的反向输入。放大器51的输出连接至晶体管55的漏极、并至放大器52的非反向输入。放大器52的输出一般连接至输出31、电阻器57的第二端子、以及晶体管56的源极。晶体管56的栅极一般连接至晶体管65的栅极以及控制47的C2输出。晶体管55的栅极一般连接至晶体管64的栅极以及控制47的C3输出。控制47的C1输出一般连接至放大器52的使能输入以及放大器62的使能输入。控制47的输入连接至输入30。

本领域的技术人员应该认识到，在图3所示的第一运行状态期间，放大器50和60的输出被禁止，从而放大器50和60不被连接在具有任何增益或增益控制元件的结构中。在这样的运行状态期间，放大器51和61的输出被箝位(clamp)至用于各个随后级52和62的参考电压，因此放大器51和61的输出不遵循缓冲器35的电压。

图6示意性示出了多级放大器150和多级放大器160的实施方案的一部分，其是在图1所示的各个放大器50和60的可选实施方案。放大器150示出了可以串联地位于放大器51和52之间的各种其他的放大级。晶体管55在图6中被示为耦合至放大器51之后的第二放大级的输出。然而，晶体管55可以连接至位于放大器51的输出和放大器52的输入之间的任何放大级的输出。放大器160类似地示出了可以串联地位于放大器61和62之间的各种其他的放大级。

图7示意性示出了多级放大器155和多级放大器165的实施方案的一部分，其是在图1中所示的各个放大器50和60以及在图6中所示的各个放大器150和160的可选实施方案。放大器155类似于放大器150，但是放大器155具有放大器156的其他放大级，放大器156插入在串联连接的放大器中的一个放大器的输出和晶体管55之间。放大器156在串联连接的放大器的输出和晶体管55之间提供缓冲。类似地，放大器165包括被定位并起到类似于放大器156作用的放大器166。

图8示意性示出了单端放大器系统90的部分的实施方案，其在单端结构中使用放大器电路25以放大单端信号。放大器电路25起到与图1的差动放大器系统10的所述的相同的作用。

在这样的结构中，自源11和12接收的任何差动信号对于输出31和32之间的差动输出信号的增益由以下等式示出：

V31-V32＝2(V11-V12)((R18)/(R15))

其中；

R15＝R15的电阻

图9示意性示出了放大器系统170的部分的实施方案，其包括使用基于时间的算法来为旁路电容器20充电的另一放大器电路171的示例性实施方案。放大器电路171包括第一放大器174、第二放大器176以及时钟控制电路或控制180。控制180是图1的控制47的可选实施方案。控制180类似于控制47，只是控制180可以被配置成形成比控制47更少的运行状态。放大器174和176一般形成为差动放大器，例如包括诸如反馈电阻器172和177和增益电阻器175、178和200的反馈和增益电阻器的可操作放大器。诸如晶体管173的开关连接在电阻器172两端以帮助对电容器16充电。对于在图9中所示的示例性实施方案，控制信号C1用于控制晶体管173，而控制信号C4用于控制晶体管49。在第一运行状态期间，控制180确证C1和C4信号。信号C1使能晶体管173，并且晶体管C4使能晶体管49，从而晶体管14、16和20可以被充电至由电阻器36和38形成的参考电压。旁路缓冲器35(图1)还可以用于以较快的速率对电容器14、16和20充电。选择第一运行状态的时间间隔足够长从而保证电容器14、16和20被充电至由电阻器36和38形成的电压的期望值。在第一时间间隔结束后，控制47使C1和C4控制信号无效，从而放大器174和176可以利用自电容器14和16接收的放大的信号驱动输出31和32。在其他实施方案中，除了如虚线所示的那样将输入33连接至输入29之外，还通过省去电容器14、电阻器19和200以及信号11，系统170可以在单端结构中被耦合。

图10示意性示出了在半导体管芯(die)101上形成的半导体器件或集成电路100的实施方案的部分的放大的平面视图。电路25形成在管芯101上。管芯101还可以包括为了视图的简化而未在图8中示出的其他电路。电路25和器件或集成电路100通过对于本领域的技术人员而言公知的半导体制造技术而形成在管芯101上。

鉴于以上的所有内容，显然，公开了一种新颖的器件和方法。连同其他特征，包括的是配置一种放大器电路，以在放大器电路的中间增益级用于减低放大器电路的输出上的噪声时，并且尤其在对放大器电路的参考和输入电容充电时，禁止放大器的输出级。同样包括的是配置一种放大器电路来形成还被用于稳定元件的多个运行状态。

虽然利用具体的优选实施方案描述了本发明的主题内容，但是显然，对于半导体领域的技术人员而言很多替换和变化是显而易见的。另外，为了说明的清晰，始终使用词语“连接(connected)”，但是，其旨在与“耦合(coupled)”具有相同的含义。因此，“连接”应该被解释为既包括直接连接也包括间接连接。

Claims (20)

1.一种放大器电路，包括：

第一多级放大器，具有第一放大器和第二放大器，所述第一放大器具有第一输入、第二输入和输出，所述第二放大器具有第一输入并具有耦合至所述放大器电路的第一输出的输出，其中所述第二放大器配置成响应于第一控制信号而将所述第二放大器的输出置于高阻抗状态；

第二多级放大器，具有第三放大器和第四放大器，所述第三放大器具有第一输入、第二输入和输出，所述第四放大器具有第一输入并具有耦合至所述放大器电路的第二输出的输出，其中所述第四放大器配置成响应于所述第一控制信号而将所述第四放大器的输出置于高阻抗状态；

所述第一放大器的第一输入耦合成接收将被放大的第一信号，并且其中所述第一多级放大器配置成具有第一电阻器，所述第一电阻器自所述第二放大器的输出耦合至所述第一放大器的第一输入；

第一开关，与所述第一电阻器并联耦合；

第二电阻器，自所述第四放大器的输出耦合至所述第三放大器的第一输入；以及

第二开关，与所述第二电阻器并联耦合。

2.如权利要求1所述的放大器电路，还包括第三开关，所述第三开关耦合在所述第一放大器的第二输入和所述第三放大器的第二输入之间。

3.如权利要求1所述的放大器电路，还包括第五放大器、第三开关、第三电阻器以及第四开关，所述第五放大器具有耦合成接收固定信号的第一输入以及耦合至所述第五放大器的输出的第二输入；所述第三开关自所述第一输入耦合至所述第五放大器的输出；所述第三电阻器自所述第五放大器的输出耦合至所述第三放大器的第二输入；所述第四开关与所述第三电阻器并联耦合。

4.如权利要求1所述的放大器电路，其中所述第一放大器的第二输入配置成接收将被放大的第二信号。

5.如权利要求1所述的放大器电路，其中所述第三放大器的第二输入配置成耦合至电容器。

6.如权利要求5所述的放大器电路，还包括第三开关，所述第三开关自所述第三放大器的输出耦合至所述第三放大器的第一输入。

7.如权利要求6所述的放大器电路，还包括控制电路，所述控制电路配置成形成多相控制信号，所述多相控制信号包括第一控制信号、第二控制信号以及第三控制信号，所述控制电路配置成确证所述第三控制信号以闭合所述第三开关，同时使所述第二控制信号无效以打开所述第一开关和所述第二开关，并且同时使所述第一控制信号无效以将所述第二放大器的输出和所述第四放大器的输出置于所述高阻抗状态。

8.如权利要求7所述的放大器电路，其中所述控制电路配置成使所述第三控制信号无效以打开第三开关，同时确证所述第二控制信号以闭合所述第一开关和所述第二开关，并且同时确证所述第一控制信号以使所述第二放大器的输出和所述第四放大器的输出脱离所述高阻抗状态。

9.如权利要求7所述的放大器电路，还包括第四开关，所述第四开关可操作地耦合在所述第一放大器的输出和所述第一放大器的第一输入之间以响应于所述第三控制信号而被使能。

10.如权利要求8所述的放大器电路，还包括第五开关，所述第五开关可操作地耦合在所述第一放大器的第一输入和所述第三放大器的第一输入之间以响应于所述控制电路的第四控制信号而被使能。

11.一种形成放大器电路的方法，包括以下步骤：

形成具有第一放大器和第二放大器的第一多级放大器，所述第一放大器具有第一输入、第二输入和输出，所述第二放大器具有输入和输出，其中所述第一放大器的输出耦合至所述第二放大器的输入；

形成具有第三放大器和第四放大器的第二多级放大器，所述第三放大器具有第一输入、第二输入和输出，所述第四放大器具有输入和输出，其中所述第三放大器的输出耦合至所述第四放大器的输入；

将所述第二放大器的输出耦合至所述放大器电路的第一输出，并将所述第四放大器的输出耦合至所述放大器电路的第二输出；以及

配置所述放大器电路以形成第一运行状态，以及选择性地将所述第二放大器和所述第四放大器的输出置于高阻抗状态，响应于所述第一运行状态，将信号自所述第一放大器的输出耦合至所述第一放大器的第一输入，并将信号自所述第三放大器的输出耦合至所述第三放大器的第一输入。

12.如权利要求11所述的方法，其中配置所述放大器电路以形成第一运行状态的步骤包括：配置所述放大器电路以响应于所述第一运行状态将所述第一放大器的第二输入耦合至所述第三放大器的第二输入。

13.如权利要求11所述的方法，还包括以下步骤：配置所述放大器电路以形成第二运行状态，并相应地使所述第二放大器和所述第四放大器的输出从所述高电阻状态去耦，以响应地将信号自所述第二放大器的输出耦合至所述第一放大器的第一输入，并且响应地将信号自所述第四放大器的输出耦合至所述第三放大器的第一输入。

14.如权利要求13所述的方法，还包括以下步骤：配置所述放大器电路以形成第三运行状态，并响应地使来自所述第二放大器的输出的信号自所述第一放大器的第一输入去耦，以响应地使来自所述第四放大器的输出的信号自所述第三放大器的第一输入去耦。

15.如权利要求14所述的方法，其中配置所述放大器电路以形成第三运行状态的步骤包括：配置所述放大器电路以响应于所述第三运行状态而使所述第一放大器的第二输入自所述第三放大器的第二输入去耦。

16.一种形成放大器电路的方法，包括以下步骤：

形成第一放大器，所述第一放大器具有第一输入、第二输入并具有耦合至所述放大器电路的第一输出的输出；

形成第二放大器，所述第二放大器具有第一输入、第二输入并具有耦合至所述放大器电路的第二输出的输出；以及

配置所述放大器电路以形成第一运行状态，并响应于所述第一运行状态，将信号自所述第一放大器的输出选择性地耦合至所述第一放大器的第一输入，并响应于所述第一运行状态，将信号自所述第二放大器的输出选择性地耦合至所述第二放大器的第一输入。

17.如权利要求16所述的方法，其中配置所述放大器电路以形成第一运行状态的步骤包括：配置所述放大器电路以响应于所述第一运行状态而将所述第一放大器的第二输入选择性地耦合至所述第二放大器的第二输入。

18.如权利要求16所述的方法，还包括以下步骤：配置所述放大器电路以形成第二运行状态，并响应地使来自所述第一放大器的输出的信号自所述第一放大器的第一输入去耦，并响应地使来自所述第二放大器的输出的信号自所述第二放大器的第一输入去耦。

19.一种形成放大器电路的方法，包括以下步骤：

形成第一放大器，所述第一放大器具有第一输入、第二输入并具有耦合至所述放大器电路的第一输出的输出；

形成第二放大器，所述第二放大器具有第一输入、第二输入并具有耦合至所述放大器电路的第二输出的输出；

配置所述放大器电路以使输入耦合至所述放大器电路外部的电容器；以及

配置所述放大器电路以形成第一时间间隔，并在所述第一时间间隔期间选择性地耦合所述放大器电路以对所述电容器充电，并且随后形成第二时间间隔，并选择性地使所述放大器电路从对所述电容器充电去耦，并且还耦合所述放大器电路以放大输入信号。

20.如权利要求19所述的方法，其中配置所述放大器电路以形成第一时间间隔的步骤包括：配置数字控制电路以数字地形成作为实质上固定时间间隔的所述第一时间间隔；

在所述第一时间间隔之后并且在形成所述第二时间间隔之前，配置所述数字控制电路以形成第三时间间隔；以及

配置所述放大器电路以响应于所述第三时间间隔停止对所述电容器充电，并响应于所述第二时间间隔选择性地放大所述输入信号。

Images