CN101741540B - Cmos源极耦合高速分频器偏置电路的设计方法 - Google Patents

Abstract

本发明公开了一种CMOS源极耦合高速分频器偏置电路的设计方法，包括：从晶圆厂商提供的PDK文档或模型文件中，找出V_TN、K_TN、V_TP、α_μp和K_TP参数的数值；使用HSPICE(或其它EDA工具，如：Cadence、ADS)通过直流仿真得到V_gs；利用V_gs、V_TN、K_TN、V_TP、α_μp和K_TP参数求出所需偏置电流的温度系数和所需偏置电压的温度系数；根据求出的所需偏置电流的温度系数和所需偏置电压的温度系数设计出CMOS源极耦合高速分频器的偏置电路。利用本发明，源极耦合高速分频器消耗的功耗与绝对温度成一定比例关系，源极耦合高速分频器的最高工作频率和输出振幅基本保持不变，降低了源极耦合高速分频器的功耗，提高了源极耦合高速分频器的工作速度。

Description

CMOS源极耦合高速分频器偏置电路的设计方法

技术领域

本发明涉及电子技术领域，尤其涉及一种CMOS源极耦合高速分频器偏置电路的设计方法，该偏置电路为CMOS源极耦合分频器提供偏置，可应用于频率合成器的高速分频器中。

背景技术

锁相频率合成器在通讯系统中起着同步、变频和信道切换等重要作用，是现代通讯不可缺少的部件之一。如图1所示，它由鉴频鉴相器及电荷泵(PFD/CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器组成。

其中，鉴频鉴相器及电荷泵是相位比较装置，它将输入信号和压控振荡器的输出信号的相位进行比较，产生对应于两个信号相位差的误差电压。环路滤波器的作用是滤除误差电压中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。压控振荡器受控制电压的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。分频器用于将VCO输出的高频信号的频率除于N，以达到在锁定时与参考频率相同的目的。

频率合成器的分频器必须提供一个可以编程的分频比M，在低频下，它可以用一个可编程的计数器来实现。但当频率合成器的输出频率很高时，高速计数器是很难实现的，而且功耗很大。大功耗的分频器，使得通信系统的待机时间变短。

为了解决这一问题，人们普通采用了如图2所示的分频构架。它由一个高速除2分频器、双模预分频器和两个计数器(计数值分别为P和S且P<S，它们都是可以编程的)组成。经过高速除2分频器后，频率已经得到很大的降低，使得后续双模预分频器消耗的功耗减小。当信号经过双模预分频器后，频率进一步降低，后续P、S计数器只要消耗较小的功耗就能对信号进行分频。因此，在这种结构的分频器中，前置除2分频器及双模预分频器消耗了绝大部分的功耗。

一般来说，上述结构的除2分频器和双模预分频器消耗的功耗占频率合成器的40％以上，成为频率合成最耗能的部分之一。作为除2的分频器及双模预分频器的结构很多，较为常用的有真正的单相时钟(在英文文献中称为：true single phase clock)、源极耦合(在英文文献中称为：sourcecoupled logic)结构。源极耦合结构分频器由于其工作频率高、消耗的功耗小和对共模的噪声抑制能力强等有利因素，得到了广泛的应用。它的工作原理在此不再累述，可以参考如下4篇文献：

[1]X.P.Yu，M.A.Do，J.G.Ma，K.S.Yeo，ect.：‘1V 10 GHz CMOSfrequency divider with low power consumption’，Electron.Lett.，2004，40，(8)，pp.467—469

[2]Wong，J.M.C.，Cheung，V.S.L，and Luong，H.C.：‘A1-V2.5-mW5.2-GHz frequency divider in a 0.35-mm CMOS process’，IEEE J.Solid-StateCircuits，2003，38，(10)，pp.1643-1648

[3]M.Alioto，G.Palumbo，etc.：‘Design of High-Speed Power-EfficientMOS Current-Mode Logic Frequency Dividers’，IEEE Tran.On Circuit andsystems，2006，53，(11)，pp.1650-1659

[4]R.Nonis，E.Palumbo，P Palestri，L.Selmi.：‘A Design Methodologyfor MOS Current-Mode Logic Frequency Dividers’，IEEE Tran.On Circuit andsystems，2007，54，(2)，pp.245-254

上述文献2给出了源极耦合分频器的最高工作频率的公式，表述为：

$f_{\max }=\frac{g_{\mathrm{mn},\max }}{2\mathrm{\&pi;}{C}_L}=\frac{2I_{\mathrm{bias}}}{2\mathrm{\&pi;}{C}_L(V_{\mathrm{gs}}-V_{\mathrm{TN}})}---\left(1\right)$

在上述公式1中，g_mn，V_TN，V_gs分别为如图4所示的取样晶体管(即图4中标记为：18、19、20、21的晶体管)的跨导、开启电压和栅极电压。C_L为分频器输出端的总电容，I_bias为分频器的偏置电流，f_max为最高工作频率。V_TN与绝对温度成反比，因此，公式1中的最高工作频率与绝对温度成反比。

另外，根据文献4，分频器的输出振幅可以由下面的公式计算：

V_sw＝2I_biasR                                 (2)

在上述公式2中，R为源极耦合分频器的负载电阻。为了提高分频器的工作频率范围，这一负载电阻一般都由一处于线性区的PMOS管代替，称为动态负载电阻(即图4中标记为：8、9、10、11的晶体管)。因此，公式又可表述为：

$V_{\mathrm{sw}}=2I_{\mathrm{bias}}R=\frac{2I_{\mathrm{bias}}}{({\mathrm{\&mu;}}_{P}W/L)(V_{\mathrm{DD}}-V_{\mathrm{bias}}-\left|V_{\mathrm{TP}}\right|)}---\left(3\right)$

现有的源极耦合分频器的偏置方法为：

第一步，从晶圆厂商提供的PDK文档或模型文件中，找出某一高温下(通常为80摄氏度)V_TN、V_TP和C_L参数的数值。

第二步，使用HSPICE(或Cadence、ADS)通过直流仿真得到V_gs。

第三步，根据公式1，算出所需要的偏置电流I_bias。

第四步，根据公式2及所需要的输出振幅，算出电阻R的值，并使用工作在线性区的PMOS将其替代。

现有的偏置方法为分频器提供了一个恒定的偏置电流I_bias和偏置电压V_bias。由公式1和3可知，μ_P为PMOS管载流子迁移率，V_TP为它的开启电压，V_bias为PMOS的栅压，V_DD为电源电压。μ_P、|V_TP|均与绝对温度成反比。因此，在这种偏置方法下，分频器的最高工作频率f_max和输出振幅V_SW都随着温度变化。为了使得在高温条件下，分频器也能正常工作到某一频率，往往需要选取一比较大的恒定偏置电流I_bias。由于这一电流是恒定的，造成分频器工作在较低温度时，仍然消耗同样的电流I_bias，不利于节省功耗。另外，源极耦合分频器后面一般都接了一个缓冲器，以提高它的工作频率，需要一个恒定的输入驱动。然而，从公式3可知，在传统的偏置电路下，分频器的输出振幅是随着温度变化而变化。

总之，现有的源极耦合分频器的偏置电路的缺点是在较低温度时，仍然消耗由高温时确定的工作电流；另外，输出振幅随着温度的变化。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种CMOS源极耦合高速分频器偏置电路的设计方法，以降低分频器在低温工作时的功耗，提高分频器的工作速度。

(二)技术方案

为达到上述目的本发明提供了一种CMOS源极耦合高速分频器偏置电路的设计方法，该方法包括：

从晶圆厂商提供的PDK文档或模型文件中，找出V_TN、K_TN、V_TP、α_μp和K_TP参数的数值；

使用EDA工具通过直流仿真得到V_gs；

利用V_gs、V_TN、K_TN、V_TP、α_μp和K_TP参数求出所需偏置电流的温度系数和所需偏置电压的温度系数；

根据求出的所需偏置电流的温度系数和所需偏置电压的温度系数设计出CMOS源极耦合高速分频器的偏置电路。

上述方案中，所述求出所需偏置电流的温度系数采用公式 $K_{I_{\mathrm{bias}}}=\frac{-1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}{K}_{V_{\mathrm{TN}}},$ 其中，K_Ibias为所需偏置电流的温度系数，V_gs为NMOS晶体管的栅电压，V_TN为NOMS晶体管的域电压，

为NOMS晶体管的温度系数。

上述方案中，所述偏置电流是与绝对温度成一定比例关系的电流，该偏置电流的温度系数由MOS管的开启电压、MOS管的温度系数和栅电压决定。

上述方案中，所述求出所需偏置电压的温度系数采用公式 $K_{V_{\mathrm{bias},\min }}=\frac{1}{V_{\mathrm{bias},\min }}[(\frac{{\mathrm{\&alpha;}}_{\mathrm{\&mu;p}}}{T_0}-K_{I_{\mathrm{bias}}})(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-\left|V_{\mathrm{TP}}\right|)-\left|V_{\mathrm{TP}}\right|K_{V_{\mathrm{TP}}}],$ 其中，

为所需要的偏置电压的温度系数，V_bias，min为所需要的偏置电压，K_Ibias为所需偏置电流的温度系数，T₀＝300K，V_DD为电源电压，V_TP为NOMS晶体管的域电压，K_VTP为NOMS晶体管的温度系数，a_μp为载流子温度系数的指数项。

上述方案中，所述偏置电压是与绝对温度成一定比例关系的电压，该偏置电压的温度系数由MOS管的开启电压、载流子迁移率及二者的温度系数来决定。

上述方案中，所述使用的EDA工具是HSPICE、Cadence或ADS。

(三)有益效果

由于开启电路的相对温度系数

是负值，为了使MOS晶体管正常工作，需要使得V_gs>V_TH，从公式6可知，偏置电流的温度系数为正值。在所提出的偏置电路下，分频器消耗的功耗与绝对温度成正比。与在较低温度时仍然消耗由高温时确定的、较大的工作电流的传统偏置电路相比，本发明所提出的偏置电路的有益效果就是，在高温时消耗较多的功耗，在低温消耗较少的功耗，从而使分频器在低温工作时的能耗降低。本发明的另外一个有利效果就是，在整个工作温度范围内输出振幅基本不变，提高了分频器的工作速度。

附图说明

图1是锁相频率合成器结构示意图。

图2是整数分频器的结构示意图。

图3是本发明提供的CMOS源极耦合高速分频器偏置电路的设计方法流程图。

图4是本发明提供的一具体的偏置电路及源极耦合分频器。

图5是在传统偏置电路下和所提出的偏置电路下，源极耦合分频器功耗随着温度的变化对比图。

图6是在传统偏置电路下和所提出的偏置电路下，源极耦合分频器振幅随着温度的变化对比图。

图7是在传统偏置电路下和所提出的偏置电路下，源极耦合分频器最高工作频率随着温度的变化对比图。

符号说明：

1、2、5、6是偏置电路的PMOS管。

3、4、7是偏置电路的NMOS管。

BJT1、BJT2、BJT3是偏置电路的三极管。

R1、R2是电阻。

REF是晶体管7的栅压，与其成镜像的晶体管的电流与绝对温度成正比。

Vbias，min：这一输出端口提供一与绝对温度成反比的电压。

VDD：为电源电压输入端口

Clk：为源极耦合分频器的正相输入端口。

Clkbar：为源极耦合分频器的反相输入端口。

8、9、10、11为源极耦合分频器的动态负载电阻晶体管。

12、13、14、15为源极耦合分频器的保持状态晶体管。

18、19、20、21为源极耦合分频器的采样晶体管。

16、17、22、23为源极耦合分频器的时钟输入晶体管。

24、25为源极耦合分频器的尾电流晶体管。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提供了一种CMOS源极耦合高速分频器偏置电路的设计方法，该方法为源极耦合分频器提供了一个随温度变化的电流和电压，分别用于偏置源极耦合分频器的尾电流和作动态负载管的PMOS栅电压。在该方法下，偏置电流不再是恒定的，而随着温度的变化而变化，在高温时消耗较多的电流，在低温时消耗较少的电流，从而达到了在低温节省功耗的目的。同时，在该方法下，输出振幅基本保持恒定，一方面有利于后续缓冲器的设计，另一方面也提升了分频器在整个工作温度范围内的工作速度。

图3示出了本发明提供的CMOS源极耦合高速分频器偏置电路的设计方法流程图，该方法包括：

步骤1：从晶圆厂商提供的PDK文档中，找出V_TN、K_TN、V_TP、α_μp和K_TP参数的数值；

步骤2：使用EDA工具(HSPICE、Cadence或ADS)通过直流仿真得到V_gs；

步骤3：利用V_gs、V_TN、K_TN、V_TP、α_μp和K_TP参数求出所需偏置电流的温度系数和所需偏置电压的温度系数；

步骤4：根据求出的所需偏置电流的温度系数和所需偏置电压的温度系数设计出CMOS源极耦合高速分频器的偏置电路。

上述求出所需偏置电流的温度系数采用公式 $K_{I_{\mathrm{bias}}}=\frac{-1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}{K}_{V_{\mathrm{TN}}},$ 其中，K_Ibias为所需偏置电流的温度系数，V_gs为NMOS晶体管的栅电压，V_TN为NOMS晶体管的域电压，

为NOMS晶体管的温度系数。

上述偏置电流是与绝对温度成一定比例关系的电流，该偏置电流的温度系数由MOS管的开启电压、MOS管的温度系数和栅电压决定。

上述求出所需偏置电压的温度系数采用公式 $K_{V_{\mathrm{bias},\min }}=\frac{1}{V_{\mathrm{bias},\min }}[(\frac{{\mathrm{\&alpha;}}_{\mathrm{\&mu;p}}}{T_0}-K_{I_{\mathrm{bias}}})(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-\left|V_{\mathrm{TP}}\right|)-\left|V_{\mathrm{TP}}\right|K_{V_{\mathrm{TP}}}],$ 其中，

为所需要的偏置电压的温度系数，V_bias，min为所需要的偏置电压，K_Ibias为所需偏置电流的温度系数，T₀＝300K，V_DD为电源电压，V_TP为NOMS晶体管的域电压，K_VTP为NOMS晶体管的温度系数，a_μp为载流子温度系数的指数项。

上述偏置电压是与绝对温度成一定比例关系的电压，该偏置电压的温度系数由MOS管的开启电压、载流子迁移率及二者的温度系数来决定。

图4是源极耦合分频器的晶体管级电路结构的电路图。偏置电路为源极耦合分频器提供随着温度变化电流及电压。偏置电流和电压的温度系数由下面的方法所确定。下面，推导上述设计方法所用到的公式，并说明图所示的电路为什么适合作为源极耦合分频器的偏置电路。

为了在整个工作温度范围内使得分频器的最高工作频率f_max不随温度变化，对公式1的物理量对温度求微分，可得：

$\frac{1}{f_{\max }}\frac{{\mathrm{df}}_{\max }}{\mathrm{dT}}=\frac{1}{I_{\mathrm{bias}}}\frac{{\mathrm{dI}}_{\mathrm{bias}}}{\mathrm{dT}}+\frac{1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}\left(\frac{1}{V_{\mathrm{TN}}}\right)\frac{{\mathrm{dV}}_{\mathrm{TN}}}{\mathrm{dT}}---\left(4\right)$

令 $K_X=(1/X)(\&PartialD;X/\&PartialD;T)=\&PartialD;\ln X/\&PartialD;T$ ，K_X表示物理X的相对温度系数。则公式4可简化为：

$K_{f_{\max }}=K_{I_{\mathrm{bias}}}+\frac{1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}{K}_{V_{\mathrm{TN}}}---\left(5\right)$

令 $K_{f_{\max }}=0$ ，可得到使得分频器最高工作频率不变所需偏置电流的温度系数为： $K_{I_{\mathrm{bias}}}=\frac{-1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}{K}_{V_{\mathrm{TN}}}---\left(6\right)$

由公式6可知，偏置电流的温度系数应该由MOS管的栅电压、开启电压及其温度系数决定。

由于较大的输出振幅V_SW将经历较长的时延，会导致分频器的工作频率降低。因此，分频器输出振幅V_SW不宜过大，但太小的输出振幅无法驱动后续缓冲器。一般地，将分频器的输出振幅设置为能够驱动缓冲器的最小振幅。记这一最小输出振幅为V_sw，min，达到这一最小输出振幅的负载PMOS的栅极电压记为V_bias，min，于是，公式3可以重新写为：

$V_{\mathrm{sw}\min }=\frac{2I_{\mathrm{bias}}}{({\mathrm{\&mu;}}_{P}W/L)(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-\left|V_{\mathrm{TP}}\right|)}---\left(7\right)$

为使最小输出振幅不随温度变化，对公式7对温度求微分，且令其为0，可得偏置电压V_bias，min的温度系数为：

$K_{V_{\mathrm{bias},\min }}=\frac{1}{V_{\mathrm{bias},\min }}[(\frac{{\mathrm{\&alpha;}}_{\mathrm{\&mu;p}}}{T_0}-K_{I_{\mathrm{bias}}})(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-\left|V_{\mathrm{TP}}\right|)-\left|V_{\mathrm{TP}}\right|K_{V_{\mathrm{TP}}}]---\left(8\right)$

在上式中，a_μp为载流子温度系数的指数项，T₀＝300k。

通过对CMOS电路中工艺参数典型值的提取和结合公式(6)和(8)，可以算出图4所示的偏置电路为一种可以产生所需电流、电压相关温度系数的电路。在图4中，1、2、3、4、BJT1、BJT2和R1组成了一种自偏置电流源。晶体管5和7的电流是晶体管1和2的镜像，它的漏源电流大小为：

I₅＝(kTlnn)/qR₁         (9)

在公式9中，k为开尔文常数，T为绝对温度，q为电子电量，n为晶体管BJT1与BJT2结面积的比值，R1为电阻R1的电阻值。这是一个与绝对温度成正比的电流，可以用作源极耦合分频器的尾电流。为了使得分频器的最高工作频率不随温度变化，需要做以下变化。对公式9以温度作为变量求微分，并令其与公式6相等，可得：

$K_{I_{\mathrm{bias}}}=\frac{-1}{V_{\mathrm{gs}}-V_{\mathrm{TN}}}{K}_{V_{\mathrm{TN}}}=K_{I_5}=k\ln n/q{R}_1---\left(10\right)$

调节R1和n的数值，使得上式相等，便可得到使分频器最高工作频率不随温度变化的尾电流的温度系数。尾电流的获得是通过分频器的尾电流晶体管与晶体管7的镜像而得到的，也就是用图中REF的输出电压去控制尾电流晶体管(在图4中，标记为：24、25晶体管)的栅极。

另外，图中的输出电压V_bias，min可以表述为：

$V_{\mathrm{bias},\min }=V_{\mathrm{be}}+\frac{R_2}{R_1}{V}_T\ln n---\left(11\right)$

上式中，V_be为三极管BJT3基极与发射极之间的电压，R2为电阻R2的电阻值。

同样，为了使得分频器的输出振幅不随温度变化，由公式8和11可得：

$\frac{k{R}_2}{q{R}_1}\ln n=\frac{1}{\&PartialD;V_T/\&PartialD;T}\{\frac{1}{V_{\mathrm{bias},\min }}[(\frac{{\mathrm{\&alpha;}}_{\mathrm{\&mu;}}}{T_0}-K_{I_{\mathrm{bias},\min }})(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-\left|V_{\mathrm{TP}}\right|)-\left|V_{\mathrm{TP}}\right|K_{V_{\mathrm{TP}}}]-\frac{\&PartialD;V_{\mathrm{BE}}}{\&PartialD;T}\}---\left(12\right)$

调节公式12中的R2、R1及n，使得等式成立，便可得到一个与温度成一定比例的输出电压。在这一偏置电压下，分频器的输出振幅V_sw，min基本保持不变。

为了验证上述偏置电路的实际效果，我们分别对采用传统偏置电路及所提出的偏置电路的除2分频器进行了仿真验证，所得结果如图5、6和7所示。下面对这些图做一具体说明。

图5是在采用传统的偏置电路和新型偏置电路下，分频器消耗的功耗对比图。应用本方明提及的新偏置电路的分频器消耗的功耗在除最高工作温度点以外的所有温度点均小于采用传统偏置电路的分频器，从而使得当分频器工作在低温时，功耗低。

图6是在传统的偏置电路和新型偏置电路下，分频器输出振幅大小的对比图。本发明所提出的新型偏置电路使得分频器的输出振幅基本保持不变，而传统的偏置电路输出振幅变化很大。

图7是在传统的偏置电路和新型偏置电路下，分频器最高工作频率的对比图。本发明所提出的新型偏置电路使得分频器最高工作频率基本保持不变；与采用传统偏置方式的分频器相比，使用本发明所提出的新型偏置电路的分频器，在整个工作温度范围内，工作频率变化较小，最高工作频率更高。

总之，与传统的偏置电路相比，在本发明所提出的新型偏置电路下，分频器节省了功耗，同时提升了工作速度。

综上所述，利用本发明设计的适用于源极耦合分频器的新型偏置电路，在这一偏置电路下，分频器消耗的功耗与绝对温度成正比，达到了工作在较低温度时，节省功耗的目的。同时，使得分频器的输出振幅基本保持不变，提升了分频器的工作速度，具有较为明显的实用价值和经济价值。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种CMOS源极耦合高速分频器偏置电路的设计方法，其特征在于，该方法包括：

从晶圆厂商提供的PDK文档或模型文件中，找出V_TN、

V_TP、α_μp和K_VTP参数的数值；

使用EDA工具通过直流仿真得到V_gs；

利用V_gs、V_TN、

V_TP、α_μp和K_VTP参数求出所需偏置电流的温度系数和所需偏置电压的温度系数；

根据求出的所需偏置电流的温度系数和所需偏置电压的温度系数设计出CMOS源极耦合高速分频器的偏置电路；

其中，所述求出所需偏置电流的温度系数采用公式其中，K_Ibias为所需偏置电流的温度系数，V_gs为NMOS晶体管的栅电压，V_TN为NMOS晶体管的域电压，

为NMOS晶体管的温度系数；

所述求出所需偏置电压的温度系数采用公式 $K_{V_{\mathrm{bias},\min }}=\frac{1}{V_{\mathrm{bias},\min }}[(\frac{{\mathrm{\&alpha;}}_{\mathrm{\&mu;p}}}{T_0}-K_{I_{\mathrm{bias}}})(V_{\mathrm{DD}}-V_{\mathrm{bias},\min }-|V_{\mathrm{TP}}\left|\right)-|V_{\mathrm{TP}}\left|K_{V_{\mathrm{TP}}}\right],$ 其中，

为所需要的偏置电压的温度系数，V_bias，min为所需要的偏置电压，K_Ibias为所需偏置电流的温度系数，T₀＝300K，V_DD为电源电压，V_TP为NMOS晶体管的域电压，K_VTP为NMOS晶体管的温度系数，a_μp为载流子温度系数的指数项。

2.根据权利要求1所述的CMOS源极耦合高速分频器偏置电路的设计方法，其特征在于，所述偏置电流是与绝对温度成一定比例关系的电流，该偏置电流的温度系数由MOS管的开启电压、MOS管的温度系数和栅电压决定。

3.根据权利要求1所述的CMOS源极耦合高速分频器偏置电路的设计方法，其特征在于，所述偏置电压是与绝对温度成一定比例关系的电压，该偏置电压的温度系数由MOS管的开启电压、载流子迁移率及二者的温度系数来决定。

4.根据权利要求1所述的CMOS源极耦合高速分频器偏置电路的设计方法，其特征在于，所述使用的EDA工具是HSPICE、Cadence或ADS。

Images