CN101739924B

CN101739924B - 驱动器装置

Info

Publication number: CN101739924B
Application number: CN2008101745270A
Authority: CN
Inventors: 陈昭安
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2008-11-10
Filing date: 2008-11-10
Publication date: 2012-07-18
Anticipated expiration: 2028-11-10
Also published as: CN101739924A

Abstract

一种驱动器装置，适用于显示器，包括分压器、第一数字模拟转换器、第二数字模拟转换器以及第一电压放大器。分压器用以分压第一电压，并藉以产生正极性伽马电压及负极性伽马电压。第一数字模拟转换器依据正极性伽马电压转换第一灰阶信号为第一模拟灰阶信号。第二数字模拟转换器依据负极性伽马电压转换第二灰阶信号为第二模拟灰阶信号。第一电压放大器接收并放大第一或第二模拟灰阶信号的其中之一。其中，分压器、第一及第二数字模拟转换器接收第一电压为操作电压，而第一电压放大器接收第二电压为操作电压，且第二电压大于第一电压。

Description

驱动器装置

技术领域

本发明涉及一种驱动器装置，且特别涉及一种用以驱动显示器的驱动器装置。

背景技术

随着电子科技的发展，许多的播放影音功能的多媒体设备被陆续的推出。在同时兼顾图像的品质以及产品的成本及售价上，多种的显示器的驱动方式及电路陆续地被研发出来。这些显示器包括有常见的液晶显示器(Liquid Crystal Display，LCD)、发光二极管显示器(Light Emitting Diode，LED)以及真空荧光显示器(Vacuum Fluorescent Display，VFD)等。

然而，不论是上述的何种显示器，其驱动器在驱动对应的显示面板时，都必须要提供一个较高电压电平的驱动电压，通常这个驱动电压都比作为数据运算的逻辑电路所使用的逻辑电压来得高很多。请参照图1绘示的已知的驱动器装置示意图，其中的驱动器装置100将所要显示的像素的灰阶都以数字信号存储在锁存器141、142中，在这个灰阶信号要被用来点亮显示器的像素时，则需要将这个灰阶信号依据分压器110所提供的伽马(GAMMA)电压信号VGMA1、VGMA2，通过数字模拟转换器121、122转换成足以驱动显示器的高压(或负的高压)信号。

因此，为了成功地完成上述的电压转换动作，已知的驱动器都使用所谓的电压电平移动电路(level shifter)131、132来将灰阶信号由低压转至高压。这种电压电平移动电路131、132以单一级来看，所占的电路面积或许不大，但是驱动器中通常有很多个驱动通道(channel)，而一个驱动通道中又需要很多个电压电平移动电路。换句话说，驱动器内部的电压电平移动电路的数量非常地庞大，也因此大大地增加了电路的面积及成本。

另外，为了建构驱动器中的用以驱动显示器的输出级，总需要多个高压的电子元件。例如驱动器装置100中的分压器100、电压电平移动电路131～132、数字模拟转换器121～122、交错器151及放大器161～162中都需要高压的电子元件。这些高压的电子元件在集成电路(Integrated Circuit，IC)的制造中，会占去相当大的面积。相同地，也提升了驱动器的电路的面积及成本。

发明内容

本发明提供一种驱动器装置，除减少高压元件的使用外，更不需要使用升压式的电压电平移动电路，有效节省电路面积，并降低成本。

本发明提出一种适用于显示器的驱动器装置，包括分压器、第一数字模拟转换器、第二数字模拟转换器以及第一电压放大器。分压器用以分压第一电压，并藉以产生正极性伽马电压及负极性伽马电压。第一数字模拟转换器耦接上述的分压器，第一数字模拟转换器依据正极性伽马电压转换第一灰阶信号为第一模拟灰阶信号。第二数字模拟转换器同样耦接至分压器，并依据负极性伽马电压转换第二灰阶信号为第二模拟灰阶信号。第一电压放大器则是耦接第一及第二数字模拟转换器，接收并放大第一或第二模拟灰阶信号的其中之一。其中，分压器、第一及第二数字模拟转换器接收第一电压为操作电压，而第一电压放大器接收第二电压为操作电压，且第二电压大于第一电压。

在本发明的一实施例中，上述的第二电压为第一电压的N倍，其中N大于1。

在本发明的一实施例中，上述的第一电压放大器放大第一或第二模拟灰阶信号的其中之一为N倍。

在本发明的一实施例中，上述的第一电压放大器包括第一放大器、第一晶体管、第二晶体管、第一分压阻抗元件及第二分压阻抗元件。第一放大器具有第一输入端、第二输入端及输出端，其第一输入端接收第一或第二模拟灰阶信号的其中之一。第一晶体管具有栅极、第一源/漏极及第二源/漏极，其栅极耦接第一放大器的输出端，其第一源/漏极耦接第二电压。第二晶体管同样具有栅极、第一源/漏极及第二源/漏极，其栅极耦接第一放大器的输出端，其第一源/漏极耦接第一晶体管的第二源/漏极，其第二源/漏极耦接至接地电压。第一分压阻抗元件的一端耦接至第一晶体管的第二源/漏极，其另一端耦接至第一放大器的第二输入端。此外，第二分压阻抗元件串接在第一分压阻抗元件与接地电压间。

在本发明的一实施例中，上述的第一晶体管为P型金属氧化物半导体晶体管(P channel MOSFET，PMOS)。

在本发明的一实施例中，上述的第二晶体管为N型金属氧化物半导体晶体管(N channel MOSFET，PMOS)。

在本发明的一实施例中，上述的驱动器装置还包括交错器以及第二电压放大器。交错器耦接在第一及第二数字模拟转换器与第一电压放大器的耦接途径间。而第二电压放大器耦接上述的交错器，用以接收并放大第一或第二模拟灰阶信号的其中之一。其中交错器依据极性控制信号使数字正极性伽马电压传送至第一电压放大器或第二电压放大器的其中之一，而数字负极性伽马电压传送至第一电压放大器或第二电压放大器的另一。

在本发明的一实施例中，上述的第二电压放大器包括第二放大器、第三晶体管、第四晶体管、第三分压阻抗元件以及第四分压阻抗元件。第二放大器具有第一输入端、第二输入端及输出端，且其第一输入端接收第一或第二模拟灰阶信号的其中之一。第三晶体管具有栅极、第一源/漏极及第二源/漏极，其栅极耦接第二放大器的输出端，其第一源/漏极耦接第二电压。第四晶体管同样具有栅极、第一源/漏极及第二源/漏极，其栅极耦接第二放大器的输出端，其第一源/漏极耦接第三晶体管的第二源/漏极，其第二源/漏极耦接至接地电压。第三分压阻抗元件的一端耦接至第三晶体管的第二源/漏极，其另一端耦接至第二放大器的第二输入端。第四分压阻抗元件则串接在第三分压阻抗元件与接地电压间。

在本发明的一实施例中，上述的第三晶体管为P型金属氧化物半导体晶体管。

在本发明的一实施例中，上述的第四晶体管为N型金属氧化物半导体晶体管。

在本发明的一实施例中，上述的驱动器装置还包括第一数据存储器及第二数据存储器。第一数据存储器耦接第一数字模拟转换器，用以提供第一灰阶信号。而第二数据存储器则耦接第一数字模拟转换器，用以提供第二灰阶信号。

在本发明的一实施例中，上述的第一及第二数据存储器为锁存器或触发器。

在本发明的一实施例中，上述的分压器包括多个阻抗元件，这些阻抗元件串接在第一电压与接地电压间。

在本发明的一实施例中，上述的电阻包括由N型/P型的井区或多晶硅层来形成。

本发明因先行降低伽马电压的电压电平，再于驱动器的输出端以电压调整器来提升传送至显示器的驱动电压，因此，在驱动器装置的电路，多半操作于较低的操作电压，并使相对应的电路元件并不需要使用高压元件，有效节省面积。另外，由于本发明是利用电压调整器来提升电压电平，因此并不需要使用升压式的电压电平移动电路，同样可以节省电路面积。

为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1绘示已知的驱动器装置示意图。

图2绘示本发明的一实施例的驱动器装置200的示意图。

图3绘示本发明的另一实施例的驱动器装置300的示意图。

图4绘示本发明实施例中的电压放大器的一实施方式的电路图。

【主要元件符号说明】

100、200、300：驱动器装置

110、210、310：分压器

121、122、221、222、321、322：数字模拟转换器

131、132：电压电平移动器

141、142：锁存器

151、350：交错器

161、162、AMP1：放大器

231、232、331、332：数据存储器

240、341、342、400：电压放大器

VGMA1、VGMA2、VGMAP、VGMAN：伽马电压

VDD1、VDD2：电压

R₁～R_N、RD1、RD2：阻抗元件

AG、AG1、AG2：模拟灰阶信号

CHOUT、CH1OUT、CH2OUT：驱动电压

POL：极性控制信号

MP1、MN1：晶体管

GNDA：接地电压

具体实施方式

以下将针对本发明的驱动器装置提出多个实施例来加以说明，并佐以图示，以期本领域技术人员更能了解，并得据以实施。

首先请参照图2，图2绘示本发明的一实施例的驱动器装置200的示意图。驱动器装置200包括分压器210、数字模拟转换器221～222、数据存储器231～232及电压放大器240。其中的分压器210利用串接的多个阻抗元件R₁～R_N来构成，这些阻抗元件R₁～R_N串接在电压VDD1与接地电压GNDA间，并将电压VDD1分压成正极性伽马电压VGMAP及负极性伽马电压VGMAN。请特别注意，这里所指的正极性伽马电压VGMAP或负极性伽马电压VGMAN并不单指一个电压值，而是依据所要驱动的显示器(未绘示)的特性的不同，而产生的一个或多个的正极性伽马电压VGMAP的电压值及负极性伽马电压VGMAN的电压值。

在本实施例中，分压器210所接收的电压VDD1是一个较低的电压，也就是逻辑电压电平。换句话说，分压器210所分压产生的正极性伽马电压VGMAP及负极性伽马电压VGMAN也都不会超过逻辑电压电平的电压VDD1。因此，分压器210上的所有阻抗元件R₁～R_N也都可以用低压的元件来构成，例如低压的电阻。而当驱动器装置200被建构在芯片上时，这些低压的电组可以用低压的N型或P型的井区(well)或是低压的多晶硅(poly)层来建构。上述的利用低压的N型或P型的井区(well)或是低压的多晶硅(poly)层来建构电阻的方法为本领域技术人员都可以轻易实施的方法，在此不多赘述。

另外，驱动器装置200将要用来显示到显示器上的灰阶数据存储在数据存储器231、232中。数据存储器231、232并不代表各只有一个比特，数据存储器231、232的比特数是依据驱动器装置200所要支持的显示灰阶度来设定。例如8比特的灰阶度(256灰阶)就需要有8比特的数据存储器231、232。在此，数据存储器231、232通常使用标准的逻辑闸(standard cell)来构成，例如锁存器(latch)或触发器(flip-flop)。换句话说，数据存储器231、232也都置需要工作在低压的逻辑电压，例如电压VDD1。

数字模拟转换器221、222耦接至分压器210，并接收分压器210所产生的正极性伽马电压VGMAP及负极性伽马电压VGMAN。并且，数字模拟转换器221、222分别耦接数据存储器231、232，并分别接收数据存储器231、232所存储的灰阶数据。其中，数字模拟转换器221转换其所接收的灰阶数据，并依据正极性伽马电压VGMAP来产生模拟灰阶信号AG1。而相同的，数字模拟转换器222转换其所接收的灰阶数据，并依据正极性伽马电压VGMAN来产生模拟灰阶信号AG2。

由于数字模拟转换器221、222所接收的信号都是低电压(不大于电压VDD1)的信号，因此数字模拟转换器221、222所需要的操作电压也只需要为如电压VDD1的低压电压就可以实施。

电压放大器240耦接至模拟数字转换器221、222，并接收模拟灰阶信号AG1及AG2。电压放大器240接收了模拟灰阶信号AG1及AG2的其中之一并将之放大，以便于提供驱动电压CH1OUT至显示器上，并驱动显示器。由于驱动显示器需要较高的电压，因此用来产生较高电压的驱动电压CH1OUT的电压放大器需要较高电压的操作电压，例如电压VDD2。也就是说电压VDD2会大于电压VDD1。

接下来针对上述的驱动器装置200中各构件所使用的操作电压的状态举一个实际的例子来说明，当逻辑电压为3.3V时，选用电压VDD1＝3.3V。而驱动显示器的电压需要13.2V时，选用电压VDD2＝13.2V，其中电压VDD2与电压VDD1的比为4：1。此时分压器210所产生的正、负极性伽马电压都会为可以提供驱动显示器的电压的四分之一，因此，电压放大器240必需放大其所接收的模拟灰阶信号AG1、AG2四倍。

请特别注意，在驱动器装置200中，仅有电压放大器240需要电压VDD2来为操作电压，也就是除电压放大器240外，驱动器装置200中的所有构件均只需要使用低压的电子元件就可以构成，有效节省电路面积。

接着针对本发明提出另一个实施例，以更进一步说明本发明的动作方式。

请参照图3，图3绘示本发明的另一实施例的驱动器装置300的示意图。驱动器装置300包括分压器310、数字模拟转换器321～322、数据存储器331～332、交错器350及电压放大器341～342。本实施例的驱动器装置300为提供驱动显示器(未绘示)两个通道的驱动器装置300。因此，与上一实施例所不同的，驱动器装置300使用了交错器350及两个电压放大器341、342。交错器350是用以依据极性控制信号POL来分配数字模拟转换器321～322所产生的模拟灰阶信号AG1、AG2至电压放大器341、342。也就是当电压放大器341被分配到接收模拟灰阶信号AG1时，电压放大器342被分配到接收模拟灰阶信号AG2。相对的，当电压放大器341被分配到接收模拟灰阶信号AG2时，电压放大器342被分配到接收模拟灰阶信号AG1。

上述的灰阶信号AG1、AG2的分配是用来实施液晶显示器中所谓的点反转(dot inversion)、行反转(line inversion)或列反转(column inversion)的技术的。例如，当电压放大器341、342输出的驱动电压CH1OUT、CH2OUT被提供到不同的行，则可以实现行反转。当电压放大器341、342输出的驱动电压CH1OUT、CH2OUT被提供到不同的列，则可以实现列反转。

而关于驱动器装置200、300中的电压放大器240、341、342的实施方式，则请参照图4。其中图4绘示本发明实施例中的电压放大器的一实施方式的电路图。电压放大器400包括放大器AMP1、晶体管MP1、MN1、分压阻抗元件RD1及分压阻抗元件RD2。放大器AMP1的第一输入端接收模拟灰阶信号AG，晶体管MP1的栅极耦接放大器AMP1的输出端，其第一源/漏极耦接电压VDD2。晶体管MN1的栅极耦接放大器AMP1的输出端，其第一源/漏极耦接晶体管MP1的第二源/漏极并产生驱动电压CHOUT，其第二源/漏极耦接至接地电压GNDA。分压阻抗元件RD1的一端耦接至晶体管MP1的第二源/漏极，其另一端耦接至放大器AMP1的第二输入端。分压阻抗元件RD2串接在分压阻抗元件RD1与接地电压GNDA间。其中的晶体管MP1为P型的金属氧化物半导体晶体管，晶体管MN1为N型的金属氧化物半导体晶体管。

在此种架构下，放大器AMP1中的差动输入对(differential pair)可以采用P型的差动输入对，而不需要采用所谓的轨对轨(rail to rail)的形式。并且这个P型的差动输入对仅需要中间电压的电子元件，并不需要使用高压的电子元件。

另外，分压阻抗元件RD1及分压阻抗元件RD2用来调整电压放大器400的放大倍率，当电压放大器400的放大倍率为N时，分压阻抗元件RD1与分压阻抗元件RD2的电阻值的比为N-1：N。

综上所述，本发明利用产生较低的伽马电压来进行灰阶信号的数字模拟转换，并在驱动器产生装置的最后一级，才利用电压放大器放大产生驱动电压。如此一来，需要高电压操作的构件有效的减少，不但不需要使用电压电平移动器，还有效减少高压电子元件的使用。有效减小电路面积，并降低生产成本。

虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims

1.一种驱动器装置，适用于显示器，包括：

一分压器，用以分压一第一电压，并藉以产生一正极性伽马电压及一负极性伽马电压；

一第一数字模拟转换器，耦接该分压器，依据该正极性伽马电压转换第一灰阶信号为一第一模拟灰阶信号；

一第二数字模拟转换器，耦接该分压器，依据该负极性伽马电压转换一第二灰阶信号为一第二模拟灰阶信号；以及

一第一电压放大器，耦接该第一及该第二数字模拟转换器，接收并放大该第一或第二模拟灰阶信号的其中之一；

其中，该分压器、该第一及第二数字模拟转换器接收该第一电压为操作电压，而该第一电压放大器接收一第二电压为操作电压，且该第二电压大于该第一电压。

2.如权利要求1所述的驱动器装置，其中该第二电压为该第一电压的N倍，其中N大于1。

3.如权利要求2所述的驱动器装置，其中该第一电压放大器放大该第一或第二模拟灰阶信号的其中之一为N倍。

4.如权利要求1所述的驱动器装置，其中该第一电压放大器包括：

一第一放大器，具有第一输入端、第二输入端及输出端，其第一输入端接收该第一或第二模拟灰阶信号的其中之一；

一第一晶体管，具有栅极、第一源/漏极及第二源/漏极，其栅极耦接该第一放大器的输出端，其第一源/漏极耦接该第二电压；

一第二晶体管，具有栅极、第一源/漏极及第二源/漏极，其栅极耦接该第一放大器的输出端，其第一源/漏极耦接该第一晶体管的第二源/漏极，其第二源/漏极耦接至一接地电压；

一第一分压阻抗元件，其一端耦接至该第一晶体管的第二源/漏极，其另一端耦接至该第一放大器的第二输入端；以及

一第二分压阻抗元件，串接在该第一分压阻抗元件与该接地电压间。

5.如权利要求4所述的驱动器装置，其中该第一晶体管为P型金属氧化物半导体晶体管。

6.如权利要求4所述的驱动器装置，其中该第二晶体管为N型金属氧化物半导体晶体管。

7.如权利要求1所述的驱动器装置，其中还包括：

一交错器，耦接在该第一及该第二数字模拟转换器与该第一电压放大器的耦接途径间；以及

一第二电压放大器，耦接该交错器，接收并放大该第一或第二模拟灰阶信号的其中之一；

其中该交错器依据一极性控制信号使数字的该正极性伽马电压传送至该第一电压放大器或该第二电压放大器的其中之一，而数字的该负极性伽马电压传送至该第一电压放大器或该第二电压放大器的另一个。

8.如权利要求7所述的驱动器装置，其中该第二电压放大器包括：

一第二放大器，具有第一输入端、第二输入端及输出端，其第一输入端接收该第一或第二模拟灰阶信号的其中之一；

一第三晶体管，具有栅极、第一源/漏极及第二源/漏极，其栅极耦接该第二放大器的输出端，其第一源/漏极耦接该第二电压；

一第四晶体管，具有栅极、第一源/漏极及第二源/漏极，其栅极耦接该第二放大器的输出端，其第一源/漏极耦接该第三晶体管的第二源/漏极，其第二源/漏极耦接至一接地电压；

一第三分压阻抗元件，其一端耦接至该第三晶体管的第二源/漏极，其另一端耦接至该第二放大器的第二输入端；以及

一第四分压阻抗元件，串接在该第三分压阻抗元件与该接地电压间。

9.如权利要求7所述的驱动器装置，其中该第三晶体管为P型金属氧化物半导体晶体管。

10.如权利要求7所述的驱动器装置，其中该第四晶体管为N型金属氧化物半导体晶体管。

11.如权利要求1所述的驱动器装置，其中还包括：

一第一数据存储器，耦接该第一数字模拟转换器，用以提供该第一灰阶信号；以及

一第二数据存储器，耦接该第二数字模拟转换器，用以提供该第二灰阶信号。

12.如权利要求11所述的驱动器装置，其中该第一及第二数据存储器为锁存器或触发器。

13.如权利要求1所述的驱动器装置，其中该分压器包括：

多个阻抗元件，这些阻抗元件串接在该第一电压与一接地电压间。

14.如权利要求13所述的驱动器装置，其中这些阻抗元件为多个电阻。

15.如权利要求14所述的驱动器装置，其中这些电阻包括由N型或P型的井区或多晶硅层来形成。