CN101738576A - 用以测试具有负载阻抗的集成电路的方法、设备及系统 - Google Patents
用以测试具有负载阻抗的集成电路的方法、设备及系统 Download PDFInfo
- Publication number
- CN101738576A CN101738576A CN200910223660A CN200910223660A CN101738576A CN 101738576 A CN101738576 A CN 101738576A CN 200910223660 A CN200910223660 A CN 200910223660A CN 200910223660 A CN200910223660 A CN 200910223660A CN 101738576 A CN101738576 A CN 101738576A
- Authority
- CN
- China
- Prior art keywords
- substrate
- integrated circuit
- test
- frequency
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 199
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 239000000523 sample Substances 0.000 claims description 33
- 210000001699 lower leg Anatomy 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 210000002683 foot Anatomy 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3163—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明是有关于一种用以测试具有负载阻抗的集成电路的方法、设备及系统。该用以测试具有负载阻抗的集成电路的方法，包括：产生一具有第一频率的第一测试信号和一具有一第二频率的第二测试信号，其中第二频率大于第一频率；将第一测试信号传送至一基板，此基板上的电路可处理第一测试信号；将第二测试信号传送至另一基板，此基板包含一阻抗匹配电路，此阻抗匹配电路可将集成电路上的负载阻抗转变成适合第二频率的阻抗；及将第一和第二测试信号传送至集成电路。本发明还提供了一种用以测试具有负载阻抗的集成电路的设备和一种用以测试具有负载阻抗的集成电路的系统。
Description
技术领域
本发明涉及一种测试集成电路的方法、设备及系统，特别涉及一种用以测试具有负载阻抗的集成电路的方法、设备及系统。
背景技术
半导体集成电路(integrated circuit，IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相比较于前一世代，下一世代的IC体积更小且电路更为复杂。然而，技术的精进也增加了处理和制造IC的复杂度，为了实现这些先进技术，IC的处理和制造方法也必须有相应的发展。在集成电路进化的过程中，功能性密度(亦即在每个芯片中，互相连接的元件个数)不断地增加，而几何体积(亦即可利用制造工艺制造的最小元件(或线))不断地缩小。这种尺度缩小的过程通常可增加制造工艺的效率并降低相关成本。但尺度缩小的过程也会造成相当高的能量消散值，这个问题可通过利用低功率消散元件来解决，例如互补式金属-氧化物-半导体(CMOS)元件。可封装这类元件并以IC芯片的形式贩卖。
随着技术持续地演进，IC芯片也常会在高频率的环境下使用，例如无线射频(radio frequency，RF)环境下。并且，当半导体元件愈来愈小且芯片的功能持续在增加时，IC芯片可以在较小的面积中同时拥有更多输入/输出(I/O)接脚，这些接脚可控制IC并将IC程式化。结果是，脚距(接脚之间的距离)同时也必须变的更小。想要在IC芯片上所有相隔一小脚距的接脚上建立合适的电性连接，并且测试IC芯片的高频反应特性，在现阶段的技术下是无法同时达成的。所以，需要一个更有效的测试方法及设备，以有效地测试小脚距IC芯片在高频下的反应。为了解决上述问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法及产品又没有适切的方法及结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的用以测试具有负载阻抗的集成电路的方法、设备及系统，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的主要目的在于，提供一种新的用以测试具有负载阻抗的集成电路的方法、设备及系统，所要解决的技术问题是使其可以有效地测试小脚距IC芯片在高频下的反应，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种用以测试具有负载阻抗的集成电路的方法，其包括以下步骤：产生一具有一第一频率的第一测试信号及一具有一第二频率的第二测试信号，其中该第二频率大于该第一频率；提供该第一测试信号给一第一基板，其中该第一基板具有一电路，该电路用于处理该第一测试信号；提供该第二测试信号给一第二基板，其中该第二基板具有一阻抗匹配电路，该阻抗匹配电路将该负载阻抗转变为一适合该第二频率的一欲求阻抗；以及将第一和第二测试信号经由该第二基板传送至该集成电路。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的用以测试具有负载阻抗的集成电路的方法，其中传送该第一和第二测试信号的步骤包含经由该第二基板绕送该第一测试信号至一探针头，并绕送该第二测试信号至该探针头，其中该探针头与该集成电路电性耦接。
前述的用以测试具有负载阻抗的集成电路的方法，更包含：以该集成电路处理该第一及第二测试信号；以该集成电路产生一回应信号；经由该第二基板及该第一基板绕送该回应信号至一测试器，其中该测试器产生该第一及第二测试信号并接收该回应信号；依据该第一及第二测试信号与该回应信号，来测量该集成电路的一特性。
前述的用以测试具有负载阻抗的集成电路的方法，其中所述的提供该第二测试信号给一第二基板的步骤包含，将该第二测试信号绕过该第一基板，且经由该阻抗匹配电路来绕送该第二测试信号。
前述的用以测试具有负载阻抗的集成电路的方法，更包含将该集成电路的该负载阻抗调整至近似于一传输线的一特征阻抗，其中该传输线将该阻抗匹配电路耦接于该集成电路和该测试器。
前述的用以测试具有负载阻抗的集成电路的方法，更包含将该集成电路的该负载阻抗调整至近似于该测试器的一源阻抗的共轭复数。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种用以测试具有负载阻抗的集成电路的设备，该集成电路具有多个彼此以一第一脚距间隔的接脚，其包含：一第一基板，处理一具有一第一频率的第一测试信号；一第二基板，耦接至该第一基板，其中该第二基板处理一具有一第二频率的第二测试信号，其中该第一频率不大于该第二频率；以及一阻抗匹配电路，位于该第二基板之上，其中该阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的用以测试具有负载阻抗的集成电路的设备，其中所述的第一基板包含多个衬垫，该些衬垫彼此以一第二脚距相间隔，其中该第二脚距大于该第一脚距。
前述的用以测试具有负载阻抗的集成电路的设备，其中所述的第二基板包含多个上表面衬垫和多个下表面衬垫，其中该些上表面衬垫中的一个或多个与该些下表面衬垫中的一个或多个彼此电性耦接。
前述的用以测试具有负载阻抗的集成电路的设备，其中该些上表面衬垫彼此以一脚距相间隔，且此脚距与该第二脚距相等。
前述的用以测试具有负载阻抗的集成电路的设备，其中该些下表面衬垫彼此以一脚距相间隔，且此脚距与该第一脚距相等。
前述的用以测试具有负载阻抗的集成电路的设备，其中该些上表面衬垫位于该第二基板的一球栅阵列(BGA)侧，且其中该些下表面衬垫位于该第二基板的C4侧上。
前述的用以测试具有负载阻抗的集成电路的设备，更包含一高频处理电路，位于该第二基板之上，其中该高频处理电路在一RF频率范围内运作以处理该第二测试信号。
前述的用以测试具有负载阻抗的集成电路的设备，其中所述的高频处理电路包含一振荡器、一混频器、一滤波器、一低噪声放大器、一RF切换器、一RF衰减器、一RF放大器、或上述元件的组合。
前述的用以测试具有负载阻抗的集成电路的设备，其中所述的高频处理电路与该阻抗匹配电路位于该第二基板的C4侧。
前述的用以测试具有负载阻抗的集成电路的设备，更包含一连接构件，位于该第二基板的该球栅阵列侧，其中该连接构件将该第二基板耦接至一测试器。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种用以测试具有负载阻抗的集成电路的系统，该集成电路具有多个彼此以一第一脚距相间隔的接脚，此系统包括：一测试器，具有一源阻抗，并产生一具有一第一频率的第一测试信号和一具有一第二频率的第二测试信号，以测试该集成电路，其中该第二频率大于该第一频率；一第一基板，耦接至该测试器，用于处理该第一测试信号；一第二基板，耦接至该第一基板，用于处理该第二测试信号，其中该第二基板包含一阻抗匹配电路，该阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗；以及一探针头，具有多个探针感测器，用以传送和接收该第一及第二测试信号，其中该些探针感测器将该第二基板耦接至该集成电路。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的用以测试具有负载阻抗的集成电路的系统，其中所述的第二频率的范围包含从特高频至超高频的频率。
前述的用以测试具有负载阻抗的集成电路的系统，其中所述的第二基板包含一连接构件，用于绕送该第二测试信号，其中该第二测试信号在以该连接构件绕送之前，已先绕过了该第一基板。
前述的用以测试具有负载阻抗的集成电路的系统，其中所述的第二基板包含多个下表面衬垫，其彼此以该第一脚距相间隔，和多个上表面衬垫，其彼此以一第二脚距相间隔，其中该第二脚距大于该第一脚距；及
其中该第一基板包含多个衬垫，其彼此以该第二脚距相间隔，用以电性耦接至该第二基板上的多个上表面衬垫。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为达到上述目的，本发明提供了一种用以测试具有负载阻抗的集成电路的方法。此方法包含以下步骤：产生具有一第一频率的第一测试信号及一具有一第二频率的第二测试信号，其中该第二频率大于该第一频率；提供该第一测试信号给一第一基板，其中该第一基板具有一电路，此电路用于处理该第一测试信号；提供该第二测试信号给一第二基板，其中该第二基板具有一阻抗匹配电路，此阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗；及将该第一及第二测试信号经由该第二基板传送至该集成电路。
另外，为达到上述目的，本发明还提供了一种用以测试具有负载阻抗的集成电路的设备，此集成电路具有多个彼此以第一脚距相间隔的接脚。该设备包含：一第一基板，用于处理一具有一第一频率的第一测试信号；一第二基板，耦接至该第一基板，其中该第二基板用于处理一具有一第二频率的第二测试信号，其中该第一频率不大于该第二频率；及一阻抗匹配电路，位于该第二基板之上，其中该阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗。
再者，为达到上述目的，本发明再提供了一种用以测试具有负载阻抗的集成电路的系统，此集成电路具有多个彼此以第一脚距相间隔的接脚。此系统包含：一测试器，具有一源阻抗，并产生一具有一第一频率的第一测试信号和一具有一第二频率的第二测试信号，以测试该集成电路，其中该第二频率大于该第一频率；一第一基板，耦接至该测试器，用于处理该第一测试信号；一第二基板，耦接至该第一基板，用于处理该第二测试信号，其中该第二基板包含一阻抗匹配电路，用以将该负载阻抗转换成适合该第二频率的一欲求阻抗；及一探针头，具有多个探针感测器，用以传送和接收该第一及第二测试信号，其中该些探针感测器将该第二基板耦接至该集成电路。
借由上述技术方案，本发明用以测试具有负载阻抗的集成电路的方法、设备及系统至少具有下列优点及有益效果：本发明的探针头的脚距较小，因此可以测量具有很多小脚距(例如，130μm)接脚的IC(例如，可超过150个接脚)；另外，本发明可以测试在高频范围操作的元件，例如，频率范围可高达3-5GHz；同时，使用本发明的前置时间比先前技术的前置时间短；并且，本发明更易于实施，且制造成本较低。
综上所述，本发明是有关于一种用以测试具有负载阻抗的集成电路的方法、设备及系统。该用以测试具有负载阻抗的集成电路的方法，包含：产生一具有第一频率的第一测试信号和一具有一第二频率的第二测试信号，其中第二频率大于第一频率；将第一测试信号传送至一基板，此基板上的电路可处理第一测试信号；将第二测试信号传送至另一基板，此基板包含一阻抗匹配电路，此阻抗匹配电路可将集成电路上的负载阻抗转变成适合第二频率的阻抗；及将第一和第二测试信号传送至集成电路元件。本发明还提供了一种用以测试具有负载阻抗的集成电路的设备和一种用以测试具有负载阻抗的集成电路的系统。本发明在技术上有显著的进步，具有明显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明所揭露的测试IC芯片的方法的流程图。
图2-图3是本发明所揭露的IC芯片的测试系统的示意图。
图4A-图4D是用于本发明的多个用于测试IC芯片的高频线路的实施形态的示意图。
100：方法 110：步骤
120：步骤 130：步骤
140：步骤 150：步骤
160：步骤 210：测试器
220：测试电路 230：测试软件
240：使用者 250：电脑介面
260：测试信号 265：频率
270：测试信号 275：频率
290：集成电路元件 295：负载阻抗
297：接脚 299：脚距
310：基板 312：导电层
314：导电层 315：连接构件
316：导电层 318：绝缘层
319：绝缘层 320：电路
322：通孔或接点 324：通孔或接点
330：衬垫 340：脚距
360：厚度 410：基板
412：上表面 413：下表面
425：上表面衬垫 430：下表面衬垫
440：脚距 445：脚距
450：高频电路 460：厚度
510：探针头 520：探针感测器
530：脚距 720：回应信号
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的用以测试具有负载阻抗的集成电路的方法、设备及系统其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
本发明的一些实施例将详细描述如下。然而，除了以下描述外，本发明还可以广泛地在其他实施例施行，并且本发明的保护范围并不受实施例的限定，其以权利要求的保护范围为准。再者，为提供更清楚的描述及更容易理解本发明，图式内各部分并没有依照其相对尺寸绘图，某些尺寸与其他相关尺度相比已经被夸张；不相关的细节部分也未完全绘示出，以求图式的简洁。
图1是本发明所揭露的测试IC芯片的方法的流程图。图2-图3是本发明所揭露的IC芯片的测试系统的示意图。。图4A-图4D是用于本发明的多个用于测试IC芯片的高频线路的实施形态的示意图。这里要注意的是，其它的仪器也可用于测试系统，但为了简单清晰的原因而未绘出。也要了解的是，在图1的方法被提出时或提出前后，可能会出现其它的工艺方法，这里仅会简短地描述那些方法。
首先，请参阅图1所示，本发明较佳实施例的方法100，首先从步骤110开始，产生一具有一第一频率的第一测试信号和具有一第二频率的第二测试信号，其中第二信号的频率大于第一信号的频率。接着请参阅图2所示，以一测试器210来产生用以测试集成电路元件290的测试信号，此集成电路元件具有一负载阻抗295。也可用测试器210来接收从被测试的集成电路元件290所发出的回应信号。测试器210为一自动测试设备(automatictest equipment；ATE)。测试器210包含多个高速且高精确度的测试电路220。测试器210也包含多个测试软件230。使用者240可由电脑介面250或是其它合适的介面，选择或修改该多个测试软件230。藉由选择合适的测试软件230，使测试器210具有较大的弹性且可测试多种不同的IC芯片。
在本发明的一具体实施例中，测试器210产生具有一频率265的测试信号260及具有一频率275的另一个测试信号270，其中频率265不大于频率275。除了高频反应特性外，测试信号260还可用来测试集成电路元件290的执行效能或电性表现。例如，可以测试信号260来测试集成电路元件290的数字处理基频或功率控制特性。在本发明的一实施例中，测试信号260的频率265不会超过数百MHz。可使用测试信号270来测试集成电路元件290的高频反应特性，特别是在特高频(UHF)范围或超高频(SHF)的范围。上述特高频的范围为300MHz至3GHz，超高频的范围为3GHz至30GHz。在本发明的一实施例中，测试信号270的频率275大于800MHz，且有可能高达3-5GHz。
接下来请参考方法100的步骤120，其中第一测试信号被传送到一电路板，此电路板上的电路可处理第一测试信号。接着请参阅图3所示，一基板310被耦接至测试器210。此基板310为印刷电路板(PCB)，并具有多个导电层312、314、316和多个绝缘层318、319，绝缘层与导电层为平面。导电层312、314、316包含铜箔。绝缘层318、319包含介电材料。基板310也包含多个通孔(via)或接点(contact)322、324，以此做为导电层312、314、316的内连接。在本发明的具体实施例中，基板310的厚度360大约为6.35mm。基板310通常由厂商提供。
测试信号260经由一连接构件315传送至基板310。连接构件315包含一连接器和一电缆。连接器包含SNA、SNB、SMA或其它合适的连接器。电缆可包含同轴电缆或其它合适的缆线。连接器和电缆用于在测试器210和基板310间来回绕送信号。基板310包含一电路320。除了高频反应特性外，电路320还用于测试集成电路元件290的执行效能和电性表现。例如，电路320包含一数字处理电路。在一些具体实施例中，电路320包含功率控制电路。电路320包含集积或分散的电路元件，其中包含电容、电感或电阻。在本发明的一具体实施例中，测试信号260被传导至电路320，且在电路320中进行处理。电路320可经由通孔322和/或324而与基板310上的多个衬垫330电性连接。衬垫330包含任何在此技艺中已知的合适的接触型衬垫。衬垫330之间的间隔为一脚距(pitch)340。在本发明的一具体实施例中，脚距340约为300μm。同样在本发明的一具体实施例中，测试信号260在经过电路320处理后被绕送至衬垫330。需要注意的是，上述的特定脚距仅为本发明的一种形态，其它大小的脚距也可使用于本发明。脚距的大小决定于印刷电路板出厂的规格。
接下来请参考方法100的步骤130，其中第二测试信号被传送至一基板，此基板包含一高频电路，该高频电路将集成电路元件的负载阻抗转变为适合第二频率的一欲求阻抗。请参阅图3所示，基板410被耦接至基板310。一般而言，基板410与基板310为相同的供应商。基板410包含陶瓷材料。或者，基板410可包含有机材料。在本发明的一具体实施例中，基板410的厚度为1.53mm。基板410也包含多个上表面衬垫425，该些衬垫彼此间隔一脚距440。基板上具有球栅阵列(ball-grid-array，BGA)的一面定义为上表面412。在本发明的一具体实施例中，基板410的上表面衬垫425间的脚距440与基板310的衬垫330间的脚距340大约相等。基板410的一个或多个上表面衬垫425与基板310上的一个或多个衬垫330耦接，使电路信号可在基板410和基板310之间传送和接收。基板上表面的衬垫425和基板310的衬垫330可以焊接方式来连接。焊料可做为基板310和基板410间的界面。需要注意的是，从基板310中发出的测试信号270，经由上述的焊料界面而到达基板410后，此测试信号270可能会产生信号衰减的情况，反之亦然，亦即由基板410所发出的测试信号若通过焊料界面到达基板310，也会发生同样情况。这种信号衰减的现象可能是阻抗不一致(或不匹配)所造成。
基板410包含多个下表面衬垫430，衬垫间彼此间隔一脚距445，其中这些下表面衬垫位于基板410的下表面413。此下表面413又称为C4侧(即，基板上的塌陷高度控制芯片(Controlled Collapse ChipConnection；C4))。在本实施例中，脚距445约为130μm。测试信号可直接由测试器210或先经由基板310再传送至基板410。在本实施例中，测试信号270经由连接构件415，绕过基板310而传送至基板410。连接构件415包含一连接器和一电缆。连接器可包含SNA、SNB、SMA或其它合适的连接器。电缆包含同轴电缆。连接器和电缆用于在测试器210和基板410间来回地绕送信号。本实施例的优点在于，因测试信号270绕过了基板310的缘故，因此基板310上可能有的噪声和干扰信号并不会被耦接至测试信号270。另一个优点在于，因为测试信号270不会通过基板310和基板410的焊料界面，测试信号270的衰减幅度可能会因此减小。如此，可以更加准确地测量集成电路元件290在高频下的反应特性。
基板410也包含一高频电路450。此高频电路450可从主要基板310上分离。高频电路450包含一阻抗匹配电路，此阻抗匹配电路经由一个或多个具有特征阻抗的传导线路，使源端及负载端耦接。高频电路450的阻抗匹配电路包含一个或多个电感、电容或电阻，可将负载端的阻抗转变为适合源端的阻抗。在本实施例中，负载端为具有负载阻抗295的集成电路元件290，源端为产生测试信号270的测试器210，其中此源端具有一源阻抗。高频电路450的阻抗匹配电路依电路配置形态而有不同的功能，例如减少高频信号的反射、将功率传导最大化、提升信噪比或减少相位和振幅变形的机会。例如，负载阻抗295被调整为接近于传导线中的特征阻抗，以减少信号的反射。或者，负载阻抗295被调整为接近于源阻抗的共轭复数(acomplex conjugate of the source impedance)，以使传导功率最大化。若高频电路450不具备此阻抗匹配电路，会使得集成电路元件490中的高频反应特性难以测量，且测量出来的数据可信度低也没有参考价值。接着，请参阅图4A-图4D所示，这些图绘示了高频电路450的阻抗匹配电路的各种实施形态。
高频电路450包含其它高频处理电路，以适用于特高频和超高频的功率范围。在本发明的一实施例中，高频电路450包含产生高频信号的振荡器、传导高频信号的RF信号转换器、用以减弱高频信号的RF衰减器、用以增强高频信号的RF放大器、将多个信号混合成一新频率的混合器、以及将不适用范围的频率过滤掉的滤波器。测试信号270也通过在高频电路450中的其它电路，并由此电路进行处理。
接下来请参考方法100的步骤140，其中第一测试信号经由基板绕送至探针头。请再参阅图3所示，探针头510耦接至基板410。探针头510包含多个探针感测器520，彼此间隔一脚距530。在本发明的一具体实施例中，脚距530的大小接近于基板410下表面的衬垫430的脚距445，其中脚距530的大小约为130μm。同样地，在本实施例中，测试信号260从基板310的衬垫330被绕送至基板410的上表面衬垫425。之后，测试信号260从上表面衬垫425被绕送至基板410的下表面衬垫430。之后，测试信号260被绕送至探针头510的探针感测器520。
接下来请参考方法100的步骤150，其中第二测试信号被传送至探针头。请参阅图3所示，测试信号270经过高频电路450之后，被绕送至下表面衬垫430，并再被绕送至探针头510的探针感测器520。
接下来请参考方法100的步骤160，其中第一及第二测试信号被传送到集成电路元件。请参阅图3所示，集成电路元件290包含多个接脚(pin)297，其中相邻接脚297的间隔为一脚距299。在本实施例中，脚距299与探针感测器520的脚距530几乎相同。探针感测器520电性耦接至接脚297，并且测试信号260、270经由探针感测器520和接脚297传送至集成电路元件290。之后，测试信号260、270可在集成电路元件290中进行处理。
可以了解的是，方法100可经由加上其它步骤来完成集成电路元件290的测试。例如，在测试信号260、270经由集成电路元件290处理完成之后，集成电路元件290产生一个或多个回应信号720。回应信号720经由探针感测器520由探针头510接收。之后，测试信号720经由基板410和基板310传送回测试器210，且通过高频电路450并经由其进行处理。测试器依据回应信号720和测试信号260、270，测量一个或多个集成电路元件290中的执行效能特性。
本发明的具体实施例具有几个超过先前技术元件的优点。其中一个优点是探针头的脚距较小，可测量具有很多小脚距(例如，130μm)接脚的IC(例如，可超过150个接脚)。另一个优点在于可测试在高频范围操作的元件，例如，频率范围可高达3-5GHz。又一个优点在于，本发明的具体实施例的前置时间(lead time)为5-7星期，比先前技术元件的前置时间8-10星期缩短。本发明实施方式的再一个优点为易于实施。本发明实施方式的的还一个优点在于制造成本较低。
综上所述，本发明所揭露的有效且高效率的测试集成电路元件的方法和装置，其在基板上安装了一个具有阻抗匹配电路的高频电路。并且，这里所揭露的元件和装置价格较低且容易安装。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (20)
1.一种用以测试具有负载阻抗的集成电路的方法，其特征在于其包括以下步骤：
产生一具有一第一频率的第一测试信号及一具有一第二频率的第二测试信号，其中该第二频率大于该第一频率；
提供该第一测试信号给一第一基板，其中该第一基板具有一电路，该电路用于处理该第一测试信号；
提供该第二测试信号给一第二基板，其中该第二基板具有一阻抗匹配电路，该阻抗匹配电路将该负载阻抗转变为一适合该第二频率的一欲求阻抗；以及
将第一和第二测试信号经由该第二基板传送至该集成电路。
2.根据权利要求1所述的用以测试具有负载阻抗的集成电路的方法，其特征在于其中传送该第一和第二测试信号的步骤包含经由该第二基板绕送该第一测试信号至一探针头，并绕送该第二测试信号至该探针头，其中该探针头与该集成电路电性耦接。
3.根据权利要求2所述的用以测试具有负载阻抗的集成电路的方法，其特征在于更包含：
以该集成电路处理该第一及第二测试信号；
以该集成电路产生一回应信号；
经由该第二基板及该第一基板绕送该回应信号至一测试器，其中该测试器产生该第一及第二测试信号并接收该回应信号；
依据该第一及第二测试信号与该回应信号，来测量该集成电路的一特性。
4.根据权利要求3所述的用以测试具有负载阻抗的集成电路的方法，其特征在于其中所述的提供该第二测试信号给一第二基板的步骤包含，将该第二测试信号绕过该第一基板，且经由该阻抗匹配电路来绕送该第二测试信号。
5.根据权利要求4所述的用以测试具有负载阻抗的集成电路的方法，其特征在于更包含将该集成电路的该负载阻抗调整至近似于一传输线的一特征阻抗，其中该传输线将该阻抗匹配电路耦接于该集成电路和该测试器。
6.根据权利要求4所述的用以测试具有负载阻抗的集成电路的方法，其特征在于更包含将该集成电路的该负载阻抗调整至近似于该测试器的一源阻抗的共轭复数。
7.一种用以测试具有负载阻抗的集成电路的设备，其特征在于该集成电路具有多个彼此以一第一脚距间隔的接脚，其包含：
一第一基板，处理一具有一第一频率的第一测试信号；
一第二基板，耦接至该第一基板，其中该第二基板处理一具有一第二频率的第二测试信号，其中该第一频率不大于该第二频率；以及
一阻抗匹配电路，位于该第二基板之上，其中该阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗。
8.根据权利要求7所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中所述的第一基板包含多个衬垫，该些衬垫彼此以一第二脚距相间隔，其中该第二脚距大于该第一脚距。
9.根据权利要求8所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中所述的第二基板包含多个上表面衬垫和多个下表面衬垫，其中该些上表面衬垫中的一个或多个与该些下表面衬垫中的一个或多个彼此电性耦接。
10.根据权利要求9所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中该些上表面衬垫彼此以一脚距相间隔，且此脚距与该第二脚距相等。
11.根据权利要求9所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中该些下表面衬垫彼此以一脚距相间隔，且此脚距与该第一脚距相等。
12.根据权利要求10所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中该些上表面衬垫位于该第二基板的一球栅阵列侧，且其中该些下表面衬垫位于该第二基板的C4侧上。
13.根据权利要求12所述的用以测试具有负载阻抗的集成电路的设备，其特征在于更包含一高频处理电路，位于该第二基板之上，其中该高频处理电路在一RF频率范围内运作以处理该第二测试信号。
14.根据权利要求13所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中所述的高频处理电路包含一振荡器、一混频器、一滤波器、一低噪声放大器、一RF切换器、一RF衰减器、一RF放大器、或上述元件的组合。
15.根据权利要求14所述的用以测试具有负载阻抗的集成电路的设备，其特征在于其中所述的高频处理电路与该阻抗匹配电路位于该第二基板的C4侧。
16.根据权利要求15所述的用以测试具有负载阻抗的集成电路的设备，其特征在于更包含一连接构件，位于该第二基板的该球栅阵列侧，其中该连接构件将该第二基板耦接至一测试器。
17.一种用以测试具有负载阻抗的集成电路的系统，其特征在于该集成电路具有多个彼此以一第一脚距相间隔的接脚，此系统包括：
一测试器，具有一源阻抗，并产生一具有一第一频率的第一测试信号和一具有一第二频率的第二测试信号，以测试该集成电路，其中该第二频率大于该第一频率；
一第一基板，耦接至该测试器，用于处理该第一测试信号；
一第二基板，耦接至该第一基板，用于处理该第二测试信号，其中该第二基板包含一阻抗匹配电路，该阻抗匹配电路将该负载阻抗转换成适合该第二频率的一欲求阻抗；以及
一探针头，具有多个探针感测器，用以传送和接收第一及第二测试信号，其中该些探针感测器将该第二基板耦接至该集成电路。
18.根据权利要求17所述的用以测试具有负载阻抗的集成电路的系统，其特征在于其中所述的第二频率的范围包含从特高频至超高频的频率。
19.根据权利要求18所述的用以测试具有负载阻抗的集成电路的系统，其特征在于其中所述的第二基板包含一连接构件，用于绕送该第二测试信号，其中该第二测试信号在以该连接构件绕送之前，已先绕过了该第一基板。
20.根据权利要求19所述的用以测试具有负载阻抗的集成电路的系统，其特征在于其中所述的第二基板包含多个下表面衬垫，其彼此以该第一脚距相间隔，和多个上表面衬垫，其彼此以一第二脚距相间隔，其中该第二脚距大于该第一脚距；及
其中该第一基板包含多个衬垫，其彼此以该第二脚距相间隔，用以电性耦接至该第二基板上的多个上表面衬垫。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11809408P | 2008-11-26 | 2008-11-26 | |
| US61/118,094 | 2008-11-26 | ||
| US12/433,217 | 2009-04-30 | ||
| US12/433,217 US8134380B2 (en) | 2008-11-26 | 2009-04-30 | Test probe structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101738576A true CN101738576A (zh) | 2010-06-16 |
| CN101738576B CN101738576B (zh) | 2014-03-19 |
Family
ID=42195636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910223660.5A Expired - Fee Related CN101738576B (zh) | 2008-11-26 | 2009-11-20 | 用以测试具有负载阻抗的集成电路的方法、设备及系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8134380B2 (zh) |
| CN (1) | CN101738576B (zh) |
| TW (1) | TWI404945B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103018562A (zh) * | 2012-12-05 | 2013-04-03 | 上海电机学院 | 同步多频阻抗测量方法及装置 |
| CN104808029A (zh) * | 2014-01-24 | 2015-07-29 | 矽创电子股份有限公司 | 主动式探针装置 |
| CN105842553A (zh) * | 2014-11-25 | 2016-08-10 | 戴乐格半导体公司 | 负载连接检测 |
| CN106133531A (zh) * | 2014-04-01 | 2016-11-16 | 罗森伯格高频技术有限及两合公司 | 接触组件、特别是hf测量头 |
| CN108957059A (zh) * | 2017-05-18 | 2018-12-07 | 罗德施瓦兹两合股份有限公司 | 用于探查动态数据信号的动态探头、动态测量系统和方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201219806A (en) * | 2010-11-12 | 2012-05-16 | Raydium Semiconductor Corp | Integrated circuit testing apparatus |
| TWI471570B (zh) * | 2012-12-26 | 2015-02-01 | Mpi Corp | High frequency probe card |
| US10067163B2 (en) * | 2012-12-26 | 2018-09-04 | Mpi Corporation | Probe card capable of transmitting high-frequency signals |
| US9806714B2 (en) * | 2014-01-07 | 2017-10-31 | Advantest Corporation | Integrated RF MEMS on ATE loadboards for smart self RF matching |
| TWI512296B (zh) * | 2014-01-24 | 2015-12-11 | Sitronix Technology Corp | 主動式探針裝置 |
| US10096958B2 (en) * | 2015-09-24 | 2018-10-09 | Spire Manufacturing Inc. | Interface apparatus for semiconductor testing and method of manufacturing same |
| TWI616663B (zh) * | 2016-10-05 | 2018-03-01 | 中華精測科技股份有限公司 | 接頭結構及包含其之球格陣列測試裝置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501343B2 (en) * | 1999-02-25 | 2002-12-31 | Formfactor, Inc. | Integrated circuit tester with high bandwidth probe assembly |
| CN1615444A (zh) * | 2001-12-14 | 2005-05-11 | 因泰斯特Ip公司 | 柔性测试头接口 |
| CN2862045Y (zh) * | 2005-09-23 | 2007-01-24 | 北京华大泰思特半导体检测技术有限公司 | 集成电路并行测试适配器 |
| US7227371B2 (en) * | 2002-05-08 | 2007-06-05 | Formfactor, Inc. | High performance probe system |
| CN101105506A (zh) * | 2006-07-13 | 2008-01-16 | 旺矽科技股份有限公司 | 高频探针卡 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6562636B1 (en) * | 1999-07-14 | 2003-05-13 | Aehr Test Systems | Wafer level burn-in and electrical test system and method |
| US6617871B2 (en) * | 2001-07-09 | 2003-09-09 | Rambus Inc. | Methods and apparatus for bi-directional signaling |
| US6784674B2 (en) * | 2002-05-08 | 2004-08-31 | Formfactor, Inc. | Test signal distribution system for IC tester |
| US6724205B1 (en) * | 2002-11-13 | 2004-04-20 | Cascade Microtech, Inc. | Probe for combined signals |
| KR100505662B1 (ko) * | 2002-12-30 | 2005-08-03 | 삼성전자주식회사 | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 |
| JP3875254B2 (ja) * | 2005-05-30 | 2007-01-31 | 株式会社アドバンテスト | 半導体試験装置及びインターフェースプレート |
| US7458837B2 (en) * | 2006-01-13 | 2008-12-02 | Advantest Corporation | Connector housing block, interface member and electronic device testing apparatus |
-
2009
- 2009-04-30 US US12/433,217 patent/US8134380B2/en not_active Expired - Fee Related
- 2009-11-10 TW TW098138130A patent/TWI404945B/zh not_active IP Right Cessation
- 2009-11-20 CN CN200910223660.5A patent/CN101738576B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6501343B2 (en) * | 1999-02-25 | 2002-12-31 | Formfactor, Inc. | Integrated circuit tester with high bandwidth probe assembly |
| CN1615444A (zh) * | 2001-12-14 | 2005-05-11 | 因泰斯特Ip公司 | 柔性测试头接口 |
| US7227371B2 (en) * | 2002-05-08 | 2007-06-05 | Formfactor, Inc. | High performance probe system |
| CN2862045Y (zh) * | 2005-09-23 | 2007-01-24 | 北京华大泰思特半导体检测技术有限公司 | 集成电路并行测试适配器 |
| CN101105506A (zh) * | 2006-07-13 | 2008-01-16 | 旺矽科技股份有限公司 | 高频探针卡 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103018562A (zh) * | 2012-12-05 | 2013-04-03 | 上海电机学院 | 同步多频阻抗测量方法及装置 |
| CN103018562B (zh) * | 2012-12-05 | 2014-12-17 | 上海电机学院 | 同步多频阻抗测量方法及装置 |
| CN104808029A (zh) * | 2014-01-24 | 2015-07-29 | 矽创电子股份有限公司 | 主动式探针装置 |
| CN110146729A (zh) * | 2014-01-24 | 2019-08-20 | 矽创电子股份有限公司 | 主动式探针装置 |
| CN106133531A (zh) * | 2014-04-01 | 2016-11-16 | 罗森伯格高频技术有限及两合公司 | 接触组件、特别是hf测量头 |
| CN106133531B (zh) * | 2014-04-01 | 2020-10-20 | 罗森伯格高频技术有限及两合公司 | 接触组件、特别是hf测量头 |
| CN105842553A (zh) * | 2014-11-25 | 2016-08-10 | 戴乐格半导体公司 | 负载连接检测 |
| CN105842553B (zh) * | 2014-11-25 | 2019-07-23 | 戴乐格半导体公司 | 用于检测负载连接的设备和方法 |
| CN108957059A (zh) * | 2017-05-18 | 2018-12-07 | 罗德施瓦兹两合股份有限公司 | 用于探查动态数据信号的动态探头、动态测量系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201020560A (en) | 2010-06-01 |
| US8134380B2 (en) | 2012-03-13 |
| TWI404945B (zh) | 2013-08-11 |
| CN101738576B (zh) | 2014-03-19 |
| US20100127721A1 (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101738576B (zh) | 用以测试具有负载阻抗的集成电路的方法、设备及系统 | |
| US10852349B2 (en) | Wireless test system for testing microelectronic devices integrated with antenna | |
| CN206684193U (zh) | 射频芯片测试夹具 | |
| Kam et al. | Low-cost antenna-in-package solutions for 60-GHz phased-array systems | |
| TW201013887A (en) | High Q transformer disposed at least partly in a non-semiconductor substrate | |
| US20210341536A1 (en) | Antenna in Package Production Test | |
| May et al. | A 3 G-bit/s W-band SiGe ASK receiver with a high-efficiency on-chip electromagnetically-coupled antenna | |
| TW200526089A (en) | Methods for minimizing the impedance discontinuity between a conductive trace and a component and structures formed thereby | |
| US20220397600A1 (en) | Test kit for testing a device under test | |
| US8963569B2 (en) | Semiconductor chip probe and the conducted EME measurement apparatus with the semiconductor chip probe | |
| CN105826681B (zh) | 一种天线系统 | |
| CN112213565B (zh) | 电磁场无源探头和探测系统 | |
| CN101187675A (zh) | 可传输高频信号的探针 | |
| Salarpour et al. | A low cost-low loss broadband integration of a CMOS transmitter and its antenna for mm-wave FMCW radar applications | |
| CN101740850A (zh) | 基于阻抗匹配原理的高增益宽频带天线及其设计方法 | |
| CN102103149A (zh) | 测试线路板 | |
| CN207098027U (zh) | 一种新型射频同轴负载 | |
| Hwang et al. | Radiated electromagnetic immunity analysis of VCO using IC stripline method | |
| CN106053534B (zh) | 基于传输线结构的宽带非接触式镀层无源互调测试装置 | |
| CN109655733A (zh) | 无损测试毫米波bga封装组件的方法 | |
| CN110824261B (zh) | 一种采用混合偏置滤波网络的有源磁场探头 | |
| Rotaru et al. | Implementation of packaged integrated antenna with embedded front end for Bluetooth applications | |
| Zongjie et al. | High density microwave interface interconnection based on elastic fuzz buttons | |
| CN210725490U (zh) | 一种球栅阵列封装pcb基板 | |
| CN219834152U (zh) | 一种射频传输性能检测装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140319 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |