CN101727854B

CN101727854B - 输出级电路、栅极驱动模块及扫描线的控制方法

Info

Publication number: CN101727854B
Application number: CN2008102014785A
Authority: CN
Inventors: 方毓杰
Original assignee: CPT Video Wujiang Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: Suzhou Shengze Science And Technology Pioneer Park Development Co ltd
Priority date: 2008-10-21
Filing date: 2008-10-21
Publication date: 2012-07-04
Anticipated expiration: 2028-10-21
Also published as: CN101727854A

Abstract

一种栅极驱动模块，适于产生扫描信号至扫描线，以使能耦接至扫描线上数个像素。此栅极驱动模块包括输出级电路和比较回授单元。输出级电路依据频率信号而产生扫描信号至扫描的输入端。比较回授单元依据扫描信号在扫描线输出端的波形，以调变扫描信号的波形，使得每一像素从使能到禁能所经过的时间大致上相同。藉此，可降低显示面板的闪烁噪声，而达到提升液晶显示器所呈现的画面质量。

Description

输出级电路、栅极驱动模块及扫描线的控制方法

技术领域

本发明涉及一种输出级电路、栅极驱动模块以及扫描线的控制方法，尤其是涉及一种可调变扫描线的扫描信号波形的输出级电路与使用该电路的栅极驱动模块以及扫描线的控制方法。

背景技术

随着半导体技术的改良，使得液晶显示器(Liquid Crystal Display，LCD)具有低功率消耗、薄型量轻、分辨率高、色彩饱和度高、寿命长...等优点。因此，液晶显示器近年来已被广泛地使用，并且取代阴极射线管显示器(Cathode RayTube，CRT)成为下一代显示器的主流之一。

图1为现有薄膜晶体管液晶显示器的像素架构图。请参照图1，像素架构100包括薄膜晶体管101、液晶电容C_LC、储存电容Cs、共享电极CE，以及寄生电容C_gd。其中，由图1中像素架构100的电性连接关可明显看出，储存电容Cs为在共享电极CE上(Cs on Common)的设计。图2为现有薄膜晶体管液晶显示器之另一像素架构图。请同时参照图1及图2，像素架构200和像素架构100之最大不同处在于像素架构200的储存电容Cs为在栅极上(Cs onGate)的设计。

而无论采用上述哪一种像素架构，当栅极驱动器(gate driver，未绘示)所输出的扫描电压(V_G)由高准位电压(HV_G)迅速地降至低准位电压(LV_G)，而致使薄膜晶体管101关闭时，因寄生电容C_gd所造成的耦合效应(coupling effect)，使得薄膜晶体管101的漏极端的电压同时间也会下降一电压准位(ΔV_D)，其值可表示为：

Δ V_{D} = \frac{C_{gd}}{C_{gd} + C_{s} + C_{LC}} Δ V_{G} - - - (1)

其中，公式(1)之ΔV_G为高准位扫描电压HV_G减去低准位扫描电压LV_G，亦即ΔV_G＝HV_G-LV_G。此变动的电压准位(ΔV_D)称为馈通电压(feed-through voltage)，且并不是一个常数。

然而，因液晶分子的物理特性，故造成液晶电容C_LC会随着不同灰阶(graylevel)跨压而有不同的电容值。由此可知，每一个不同灰阶的像素(pixel)，其馈通电压(ΔV_D)值也会不同。此外，显示面板(未绘示)内的每一条扫描线会有寄生电容(parasitic capacitance)和寄生电阻(parasitic resistance)的存在，故上述ΔV_G会受扫描线寄生电容和寄生电阻的影响，也就是所谓的RC延迟(RCdelay)，而导致ΔV_G在显示面板离扫描电压输入端越远的位置，其值会越小。另外，显示面板内每一条扫描线的RC延迟又不尽相同，故显示面板内同一行(column)像素的馈通电压(ΔV_D)值也有可能会不同。

由上述所提及造成馈通电压(ΔV_D)值不同的两因素，其无论哪一因素都会提升显示面板的闪烁噪声(flicker noise)，而导致TFT-LCD所呈现的画面闪烁。为了要减轻上述馈通电压(ΔV_D)和闪烁噪声的问题，也对应的发展出解决的相关技术，如下所示：

1.根据馈通电压(ΔV_D)值，而调整显示面板内像素的共享电压(commonvoltage，V_com)。

2.使用3阶或4阶的扫描电压的驱动技术。

上述的技术1适用于上述所揭露的像素架构100和像素架构200，其通过设计者利用光学的测量，观察并调整显示面板内像素的共享电压V_com，以使显示面板中央部份的闪烁噪声降至最低。接着，将上述的共享电压V_com固定后，再微调源极驱动器(source driver)外部之伽玛(gamma)修正电压，以补偿因为不同灰阶跨压造成液晶电容C_LC值改变以及馈通电压(ΔV_D)的漂移。而值得一提的是，上述的技术1虽已使显示面板中央部份的闪烁噪声降至最低，但显示面板两侧的闪烁噪声并未完全得到解决。

图3为上述技术1的模拟波形图。请同时参照图1～图3，图3的仿真波形图包括扫描电压V_G的波形、数据电压V_S的波形(亦即薄膜晶体管101的源极端s接收源极驱动器所提供的数据电压)、显示电压V_D之波形(亦即薄膜晶体管101的漏极端d的显示电压)和共享电压V_com之波形。其中，由显示电压V_D的波形中可明显看出寄生电容C_gd所造成的耦合效应，而产生的馈通电压ΔV_D。

如上所述，应用上述的技术1来减轻馈通电压ΔV_D的问题时，必须进行繁复的手动量测，以找到最佳提供至显示面板内像素的共享电压V_com。此外，每一片显示面板的特性不尽相同，故上述所决定的最佳共享电压V_com和微调源极驱动器外部的伽玛修正电压，并不一定完全符合每一片显示面板。

除此之外，在上述的技术2仅适用于上述像素架构200。图4绘示为上述技术2的模拟波形图(采用3阶扫描电压的驱动技术)。请同时参照图2及图4，技术2藉由在前一条扫描线G_m-1的扫描电压V_G为低准位，也即为低准位扫描电压LV_G1(m-1)，且在扫描线G_m的扫描电压V_G发生馈通电压ΔV_D后，在扫描线G_m-1的低准位扫描电压LV_G1(m-1)提升一电压准位V_p至低准位扫描电压LV_G2(m-1)。此外，透过储存电容C_S的电压耦合效应，再加上扫描线G_m本身在低准位扫描电压LV_G1(m)所提升的一电压准位V_p至低准位扫描电压L_VG2(m)，并且透过寄生电容C_gd的电压耦合效应来同时进行补偿馈通电压ΔV_D的漂移问题。

关于上述的技术2所提及的提升一电压准位V_p，理论上可依据公式来计算产生，其公式如下所示：

Δ V_{D} = \frac{C_{gd}}{C_{gd} + C_{s} + C_{LC}} Δ V_{G} - - - (2)

Δ V_{D} = \frac{C_{s}}{C_{gd} + C_{s} + C_{LC}} Δ V_{G} - - - (3)

然而，设计者要想设计上述技术2则会产生以下的问题：

1.当设计者要想设计上述技术2的多阶(例如为3阶或4阶)扫描电压的驱动技术时，可想而知的是，栅极驱动器的设计复杂度将会增加。

2.当栅极驱动器不能准确的产生上述所提升的电压准位V_p时，则馈通电压ΔV_D将会被不足补偿或过度补偿，如此更增加了设计和量测上的不确定性。

3.上述的技术2也须配合微调源极驱动器外部的伽玛修正电压，以补偿因为不同灰阶跨压造成液晶电容C_LC值的改变，所造成馈通电压(ΔV_D)的漂移。

4.上述的技术2中，并未将扫描线因为寄生电容和寄生电阻的RC延迟造成的馈通电压(ΔV_D)飘移纳入考虑。

发明内容

本发明提供一种输出级电路与使用该电路的栅极驱动模块以及扫描线的控制方法，藉由调变扫描线中扫描信号的波形，来降低整体画面的闪烁噪声，进而提升液晶显示器所呈现画面的质量。

本发明提出一种输出级电路，其具有一输出端，而此输出级电路包括第一晶体管、第二晶体管、第三晶体管和第四晶体管。第一晶体管之第一源/漏极端耦接第一电压，其第二源/漏极端耦接输出级电路的输出端，而其栅极端接收频率信号。第二晶体管的第一源/漏极端耦接输出级电路的输出端，其栅极端接收频率信号。第三晶体管之第一源/漏极端耦接第一电压，其栅极端接收频率信号，而第二源/漏极端耦接至第二晶体管的第二源/漏极端。第四晶体管之第一源/漏极端耦接第二晶体管的第二源/漏极端，而第四晶体管的栅极端和第二源/漏极端则分别接收电流控制信号和耦接第二电压，其中第二电压小于第一电压。

本发明另提出一种栅极驱动模块，适用于产生扫描信号至扫描线，以使能耦接至扫描线上数个像素。此栅极驱动模块包括输出级电路和比较回授单元。输出级电路耦接该扫描线的输入端，并依据频率信号而产生扫描信号至扫描线。比较回授单元耦接扫描线的输出端，以依据扫描信号在扫描线的输出端的波形，而产生一电流控制信号至输出级电路，以调变扫描信号的波形，使得每一像素从使能到禁能所经过的时间大致上相同。

本发明再提出一种扫描线的控制方法，适用于控制扫描在线所耦接的多数个像素。此控制方法包括：从扫描线的输入端输入扫描信号，以分别使能多个像素；侦测扫描信号在扫描线的输出端的波形；依据扫描信号在扫描线的输出端的波形来调变扫描信号，使得每一像素从使能到禁能所经过的时间大致上相同。

本发明藉由栅极驱动模块，来调整扫描线中扫描信号的波形，使得扫描线输入端与输出端的电压波形大致上相同，以降低因为RC延迟所产生的闪烁噪声。再藉由扫描使能单元以产生新的使能信号，以避免相邻扫描线之间有数据重复(overlapping)写入的问题。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为现有薄膜晶体管液晶显示器的像素架构图；

图2为现有薄膜晶体管液晶显示器的另一像素架构图；

图3为上述技术1的模拟波形图；

图4为上述技术2的模拟波形图(采用3阶扫描电压的驱动技术)；

图5为本发明实施例的液晶显示器的方块图；

图6为依据本发明实施例说明图5液晶显示器的电路图；

图7A为本发明实施例的参考电压波形图；

图7B为本发明实施例的扫描线电压调变后的波形图；

图8A为本发明实施例的第一电容的电压波形图；

图8B为本发明实施例的第三电容的电压波形图；

图9A为本发明实施例的第二电容的电压波形图；

图9B为本发明实施例的第四电容的电压波形图；

图10为本发明实施例的输出级电路的时序图；

图11为本发明实施例的扫描使能单元的电路图；

图12为本发明实施例的扫描线控制方法的流程图。

具体实施方式

图5为本发明实施例的液晶显示器的方块图。请参照图5，本发明提供的液晶显示器500包括数个栅极驱动模块510_1～510_n和面板520，而面板520尚包括多条扫描线530_1～530_n。其中，每一栅极驱动模块分别产生扫描信号至对应的扫描线，以使能耦接在扫描线上的数个像素。

而为了方便说明，在本实施例中以栅极驱动模块510_1和扫描线530_1为例，如图6所示。图6为依据本发明实施例说明图5液晶显示器的电路图。请参照图6，此电路包括栅极驱动模块510_1和扫描线530_1(未绘示其耦接的像素电路)。

请继续参照图6，栅极驱动模块510_1包括输出级电路630和比较回授单元650。输出级电路630包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，并依据频率信号V_TC1而产生扫描信号至扫描线530_1。在本实施例中，第一晶体管M1和第三晶体管M3例如是PMOS晶体管，而第二晶体管M2和第四晶体管M4则可以是NMOS晶体管。

另外，第一晶体管M1之第一源/漏极端耦接第一电压V_DD，其第二源/漏极端耦接扫描线530_1的输入端，而其栅极端接收频率信号V_TC1。第二晶体管M2之第一源/漏极端耦接扫描线530_1的输入端，其栅极端接收频率信号V_TC1。第三晶体管M3的第一源/漏极端耦接第一电压V_DD，其栅极端接收频率信号V_TC1，而其第二源/漏极端耦接至第二晶体管M2的第二源/漏极端。第四晶体管M4的第一源/漏极端耦接第二晶体管M2的第二源/漏极端，其栅极端接收电流控制信号，而其第二源/漏极端耦接第二电压V_EE。其中，第二电压V_EE的电压值小于第一电压V_DD的电压值。

在本实施例中，比较回授单元650包括第一比较器651、第五晶体管M5、第六晶体管M6、第七晶体管M7、第一电容C1、第一单增益放大器652、第八晶体管M8、第二电容C2和高增益放大器655。其中，第一比较器651的正输入端接收参考信号V_ref，其负输入端则接收像素的临界电压V_th。而第五晶体管M5的第一源/漏极端耦接第一电流源I1，其栅极端耦接第一比较器651的输出端。第六晶体管M6的第一源/漏极端耦接第三电压V3，其第二源/漏极端耦接第一电流源I1，而其栅极端则耦接第一比较器651的输出端。

另外，第七晶体管M7的第一源/漏极端耦接第三电压V3，其栅极端耦接第一比较器651的输出端。第一电容C1用以将第五晶体管M5和第七晶体管M7的第二源/漏极端接地。第一单增益放大器652的正输入端耦接第七晶体管M7的第二源/漏极端，而负输入端和输出端彼此耦接，以作为一缓冲器(buffer)。

而第八晶体管M8的第一源/漏极端和栅极端分别耦接第一单增益放大器652和第一比较器651的输出端。第二电容C2用以将第八晶体管M8的第二源/漏极端接地。高增益放大器655的负输入端耦接第八晶体管M8的第二源/漏极端。

请继续参照图6，比较回授单元650尚包括第二比较器653、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第三电容C3、第二单增益放大器654、第十二晶体管M12和第四电容C4。其中，第二比较器653的正输入端耦接至扫描线530_1的输出端，其负输入端则耦接临界电压V_th。第九晶体管M9的第一源/漏极端耦接第二电流源I2，其栅极端耦接第二比较器653的输出端。

另外，第十晶体管M10的第一源/漏极端耦接第三电压V3，其第二源/漏极端耦接第二电流源I2，而其栅极端耦收第二比较器653的输出端。第十一晶体管M11的第一源/漏极端耦接第三电压V3，其栅极端耦接第二比较器653的输出端。第三电容C3用以将第九晶体管M9和第十一晶体管M11的第二源/漏极端接地。第二单增益放大器654的正输入端耦接第十一晶体管M11的第二源/漏极端，而负输入端与输出端则彼此耦接，以作为一缓冲器。

而第十二晶体管M12的第一源/漏极端和栅极端分别耦接至第二比较器653和第二单增益放大器654的输入端。第四电容C4的一端接地，另一端耦接至第十二晶体管M12的第二源/漏极端和高增益放大器655的正输入端。在本实施例中，第五晶体管M5、第八晶体管M8、第九晶体管M9和第十二晶体管M12例如是NMOS晶体管，而第六晶体管M6、第七晶体管M7、第十晶体管M10和第十一晶体管M11则可以是PMOS晶体管，并且第一电流源I1和第二电流源I2之电流值大小相同。

接着，设定参考电压V_ref的电压波形如图7A所示，为扫描线530_1的输出端失真的方波波形。其中，时间T1为参考电压V_ref的电位大于临界电压V_th的时间，也即像素使能到禁能所经过的时间。而第二比较器653正输入端接收的电压波形如图7B所示，为扫描信号经由栅极驱动模块510_1调变后传递到扫描线530_1末端时的波形。其中，时间T2为扫描信号的电位大于临界电压V_th的时间，亦即像素使能到禁能时间。而第一比较器651和第二比较器653的输出结果将分别控制第五晶体管M5和第九晶体管M9的导通或截止。

此外，当第一比较器651和第二比较器653输出为低准位电压时，则第五晶体管M5、第八晶体管M8、第九晶体管M9和第十二晶体管M12都处于关闭状态，而第六晶体管M6、第七晶体管M7、第十晶体管M10和第十一晶体管M11皆为导通状态。此时第六晶体管M6和第十晶体管M10上的电流分别为第一电流源I1和第二电流源I2所提供的电流。第七晶体管M7和第十一晶体管M11则分别把第一电容C1和第三电容C3都充电至第三电压V3的电压准位。

然而，当第一比较器651和第二比较器653输出为高准位电压时，则第五晶体管M5、第八晶体管M8、第九晶体管M9和第十二晶体管M12皆为导通状态，而第六晶体管M6、第七晶体管M7、第十晶体管M10和第十一晶体管M11都为关闭状态。此时第一电容C1和第三电容C3将分别以第一电流源I1和第二电流源I2进行充电，而增加的电压分别为I1*T1/C1和I2*T2/C3，并且以线性充电的形式上升，则如图8A和图8B所示。由于第八晶体管M8和第十二晶体管M12导通，因此第一电容C1和第三电容C3上的压降，将分别经由第一和第二单增益放大器652、654传送至第二电容C2和第四电容C4，其电压波形分别如图9A及9B所示。

另外，当第一和第二比较器651、653的输出又回到低准位电压时，则第一和第三电容C1、C3上的压降将回到第三电压V3的电压准位。而第二和第四电容C2、C4上的电压则分别被维持为V3+(I1*T1/C1)和V3+(I2*T2/C3)，并且分别输入高增益放大器655的负输入端和正输入端。由于高增益放大器655的增益非常大，因此高增益放大器655的正、负输入端会有虚短路效应，导致正、负输入端的电压大致上相同。藉此，图7B中像素使能到禁能的时间T2将和图7A中像素使能到禁能的时间T1大致上相同。

而高增益放大器655输出电流控制信号至输出级电路630的第四晶体管M4的栅极端，以控制第四晶体管M4成为一个定电流源，使得扫描线530_1放电时为一线性关系。因此，扫描线530_1放电时各点放电的波形的斜率皆相同，如此将可抑制馈通电压(ΔV_D)不一致的情形发生，以降低整体画面的闪烁噪声。

图10为本发明实施例的输出级电路的时序图。请同时参照图6和图10，在时间TC中，当频率信号V_TC1为低准位电压时，则第一晶体管M1和第三晶体管M3导通，使得扫描线530_1上的电压被充电至第一电压V_DD。而第二晶体管M2关闭，第四晶体管M4导通，则一电流经由第一电压V_DD流经第三晶体管M3、第四晶体管M4到第二电压V_EE。当频率信号V_TC1转换为高准位电压时，则第一晶体管M1和第三晶体管M3关闭，而第二晶体管M2和第四晶体管M4导通，扫描线530_1放电则经由第二晶体管M2、第四晶体管M4至第二电压V_EE，其中，第四晶体管M4为一定电流源。

在本实施例中，为了避免相邻两扫描线，在扫描线530_1的电压线性下降并使其关闭时，扫描线5302的电压就上升到第一电压V_DD，而发生重复(overlapping)写入的情形。因此，栅极驱动模块510_1～510_n还包括扫描使能单元1100，如图11所示，以产生新的使能信号来避免重复写入的问题。

图11为本发明实施例的扫描使能单元的电路图。请参照图11，此扫描使能单元1100包括第三比较器1110、第四比较器1120、反相器1130和与门1140，用以比较扫描线530_2输入端和扫描线530_1输出端的扫描信号的波形而产生使能信号，以决定扫描信号被使能的时间。其中，第三比较器1110的正输入端耦接至扫描线530_1的输出端，而负输入端耦接像素的临界电压V_th。第四比较器1120的正输入端耦接至扫描线530_2的输入端，而负输入端耦接临界电压V_th。反相器1130接收第四比较器1120的输出。与门1140接收第三比较器1110和反相器1130的输出，以产生使能信号OE。

请继续参照图11，首先，将扫描线530_1上最后一个像素使能时间的电压波形VS1输入至第三比较器1110的正输入端，而在和其负输入端接收的临界电压V_th比较后，以获得第一时间值信号X1。再将扫描线5302上第一个像素使能时间电压波形VS2输入至第四比较器1120的正输入端，而在和其负输入端接收的临界电压V_th比较后，以获得第二时间值信号X2。

另外，将电压波形VS1、VS2切割为四个区间I、II、III、IV(如图11所示)，并且第一和第二时间值信号X1、X2也同样分为相同的四个区间。接着，分析VS1和VS2的电压波形，可看出在第III区必须插入使能信号OE，否则将会有重复写入的情形。因此，将第二时间值信号X2经由反相器1130之后得到的信号和第一时间值信号X1同时输入至与门1140中进行“与”的运算后，即可产生在第III区所出现的使能信号OE。而此使能信号OE将可控制输出级电路的频率信号，以决定是否使能扫描线的扫描信号。

由上面的叙述中，可整理出本实施例较佳的运作流程，其描述如下。图12为本发明实施例的扫描线控制方法的流程图。请参照图12，在步骤S1201中，从扫描线的输入端输入扫描信号，以分别使能像素。在步骤S1202中，侦测扫描信号在扫描线的输出端的波形。在步骤S1203中，依据扫描信号在扫描线的输出端的波形来调变扫描信号，使得每一像素从使能到禁能所经过的时间大致上相同。

在步骤S1204中，侦测扫描在线最后一个像素使能的时间，并获得第一时间值信号。在步骤S1205中，侦测扫描在线第一个像素使能的时间，并获得第二时间值信号。在步骤S1206中，将第二时间值信号反相。在步骤S1207中，将第一时间值信号与反相之第二时间值信号进行逻辑“与”的运算，以产生使能信号。在步骤S1208中，依据使能信号而决定是否使能扫描信号。

接着，本技术领域具有通常知识者，可通过上述流程图和对应的电路，即可解决显示器中因为RC延迟所造成馈通电压的不一致而产生的闪烁噪声和重复写入的问题，进而提升液晶显示器所呈现画面的质量。

综上所述，本发明通过栅极驱动模块，并适当地调整扫描线中扫描信号的波形，以降低因为RC延迟所造成馈通电压不一致的情形以及消除闪烁噪声的问题。再藉由使能扫描单元来产生新的使能信号，以避免扫描线之间发生重复写入的情形。因此，可有效地提升显示器整体画面的质量。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些更动与润饰，因此本发明的保护范围当以申请专利范围所界定的为准。

Claims

1.一种输出级电路，具有一输出端，其特征在于，该输出级电路包括：

一第一晶体管，其第一源/漏极端耦接一第一电压，其第二源/漏极端耦接所述输出端，而其栅极端接收一频率信号；

一第二晶体管，其第一源/漏极端耦接所述输出端，其栅极端接收所述频率信号；

一第三晶体管，其第一源/漏极端耦接所述第一电压，其栅极端接收所述频率信号，而该第二源/漏极端耦接至所述第二晶体管的第二源/漏极端；以及

一第四晶体管，其第一源/漏极端耦接所述第二晶体管的第二源/漏极端，而该第四晶体管的栅极端和第二源/漏极端则分别接收一电流控制信号和耦接一第二电压，其中所述第二电压小于所述第一电压。

2.如权利要求1所述的输出级电路，其特征在于，所述第一晶体管和所述第三晶体管为PMOS晶体管。

3.如权利要求1所述的输出级电路，其特征在于，所述第二晶体管和所述第四晶体管为NMOS晶体管。