CN101727401B - 连接表的回复方法 - Google Patents

连接表的回复方法 Download PDF

Info

Publication number
CN101727401B
CN101727401B CN200810186829.XA CN200810186829A CN101727401B CN 101727401 B CN101727401 B CN 101727401B CN 200810186829 A CN200810186829 A CN 200810186829A CN 101727401 B CN101727401 B CN 101727401B
Authority
CN
China
Prior art keywords
memory block
memory
connection table
last
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810186829.XA
Other languages
English (en)
Other versions
CN101727401A (zh
Inventor
陈家新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Silicon Motion Technology Corp
Original Assignee
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huiguo (Shanghai) Software Technology Co Ltd, Silicon Motion Inc filed Critical Huiguo (Shanghai) Software Technology Co Ltd
Publication of CN101727401A publication Critical patent/CN101727401A/zh
Application granted granted Critical
Publication of CN101727401B publication Critical patent/CN101727401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明的一实施例提供一种连接表的回复方法，适用于具有多个存储区块的闪存，该方法包括自该等存储区块中选择一第一存储区块；选择该第一存储区块中包含数据的一最后存储页；检查该最后存储页是否有错误发生；若该第一存储区块的该最后存储页有错误发生，移动该第一存储区块中正确的数据至多个预备存储区块中的一个预备存储区块；更新该闪存的一连接表。

Description

连接表的回复方法
技术领域
本发明为一种连接表的回复方法，特别是一种适用于闪存在突然的电力失效之后的连接表的回复方法。
背景技术
闪存为一种非易失性存储器，可以被电性的抹除(erase)数据或是储存数据。闪存主要被使用在存储卡与USB闪存碟，用以在计算机与其它数字装置之间储存并传送数据。闪存的成本远低于电气可擦拭可编程只读存储器(Electrically-Erasable Programmable Read-Only Memory，EEPROM)，因此成了存储装置的主流。闪存的应用泛及于个人数字助理(personal digitalassistants，PDA)、笔记本计算机、数字音讯播放器、数字相机以及移动电话。
一般来说，闪存受控于一闪存控制器。但是，一旦闪存控制器再读取闪存时发生电力失效或是断电时，闪存中受到中断的存储区块或存储页的内容，可能会在快闪存储再次被供电后发生错误。这是因为闪存中被影响的部分位是正常，但部分位因为电力失效的原因而出现不正常的情形。因此，如何改善闪存的管理系统，可以处理闪存因为电力中断产生的问题可以获得解决是一极欲被达成的目标。
发明内容
本发明的一实施例提供一种连接表的回复方法，适用于具有多个存储区块的闪存，该方法包括自该等存储区块中选择一第一存储区块；选择该第一存储区块中包含数据的一最后存储页；检查该最后存储页是否有错误发生；若该第一存储区块的该最后存储页有错误发生，移动该第一存储区块中正确的数据至多个预备存储区块中的一个预备存储区块；更新该闪存的一连接表。
本发明的另一实施例提供一种连接表的回复方法，适用于具有多个存储区块的闪存在突然的电力失效之后，该方法包括选择一最后存取的存储区块；检查该最后存取的存储区块中的多个存储页，并判断该最后存取的存储区块是否有错误；当检测到该最后存取的存储区块的一第一存储页有出现错误时，将该最后存取的存储区块中正确的数据搬移到一预备存储区块中；更新该闪存的一连接表。
附图说明
图1为一快闪存储装置的方块示意图。
图2为根据本发明的一闪存的连接表回复方法的一实施例的流程图。
图3为根据本发明的一存储区块的实施例的结构示意图。
图4为根据本发明的连接表的一实施例的示意图。
图5为为根据本发明的一闪存的连接表回复方法的另一实施例的流程图。
图6为根据本发明的一闪存的系统的一实施例的方块图。
具体实施方式
图1为一闪存装置的方块示意图。闪存装置10包括一存储器控制器11以及一非易失性闪存12。存储器控制器11包括一接口逻辑13、一易失性缓冲器14、一控制逻辑16以及微处理器15，其中接口逻辑13传送数据至一主控装置(图上未绘出)或接收来自主控装置的数据。易失性缓冲器14用以暂存写入非易失性闪存12的数据或从非易失性闪存12读取的数据。接口逻辑13、易失性缓冲器14以及控制逻辑16皆受控于微处理器15。非易失性闪存12包含了多个存储区块(block)，标示为FBLK 0、FBLK 1...FBLK(N-1)，而且数据只能在存储区块被抹写后才能被覆写。换言之，数据只可以被写入空的存储区块。
图2为根据本发明的一闪存的连接表回复方法的一实施例的流程图。本方法着重闪存在被存取时发生电力中断情形后的闪存的连接表回复方法。要注意的是，当闪存在被存取时发生电力中断情形的话，因为闪存中同一时间内只会有一个存储区块被存取，因此可能会造成错误的部分只会出现在一个存储区块的某一个存储页(page)。但是也有可能在该存储区块中最后存取的存储页的相邻的多个存储页发生错误检查及校正(Error Checking and Correcting，ECC)错误。闪存包含了多个存储区块，且每一存储区块包含了多个存储页。在步骤S201中，闪存控制器选择该闪存的第一个存储区块。在步骤S202中，闪存控制器判断被选择的存储区块是否是最后一个存储区块，若是，则跳到步骤S210，若不是，则执行步骤S203。在步骤S203中，闪存控制器读取被选择的存储区块的预备区(spare region)，用以判断被选择的存储区块的类型。闪存的每一存储区块包含了多个存储页，且每一个存储页都包含了一预备区。预备区中储存了ECC检查位(ECC parity)、固件参数以及被选择的存储区块的识别码(ID)。请参考图3，图3为根据本发明的一存储区块的实施例的结构示意图。在本实施例中，一个存储区块包含了64个存储页，每一个存储页包括一数据区以及一预备区。预备区也被称做是管理数据(overheaddata)，用以储存存储区块相关的参数。图3所示的结构只是一实施例的说明，而存储区块的实际结构会依据闪存的标准或规格而有不同的变化。
在步骤S204中，闪存控制器根据预备区中的数据判断被选择的存储区块是否是第一型的存储区块。第一型的存储区块是用以储存数据，如一文件配置表(FAT)存储区块、一母存储区块(mother block)、一数据存储区块、一子存储区块(childblock)、一抹除信息存储区块、一连接存储区块或一暂存存储区块。如果被选择的区块是属于第一型的存储区块，闪存控制器则执行步骤S205。如果被选择的区块不是属于第一型的存储区块，闪存控制器执行步骤S206，闪存控制器会将被选择的存储区块标示为预备区块，并在步骤S206执行完后执行步骤S209。在步骤S205中，闪存控制器为了执行ECC检错，会寻找存有数据的最后一个存储页。这是因为当电力中断时，闪存中只会有一个存储页被存取，因此一般来说也只有一个存储页会出现错误。但在另一实施例中，闪存控制器可以检查存有数据的最后一个存储页的邻近的多个存储页，或是检查被选择的存储区块中的所有存储页。在步骤S207中，闪存控制器对被选择到的存储页执行ECC检查。闪存控制器读取储存在数据区的使用者数据与储存在预备区的ECC相关数据，并根据ECC相关数据验证使用者数据。如果被选择的存储页通过验证，则跳到步骤S209。如果被选择的存储页验证失败，闪存控制器执行步骤S208，用以储存被选择的存储页的错误类型信息。错误类型信息包括了被选择的存储区块的实体地址以及被选择的存储页的编号。
在储存完被选择的存储页的错误类型信息之后，闪存控制器执行步骤S209。在本实施例中，闪存的所有存储区块都被依序选择，但非将本发明限制于此。当被选择的存储区块是闪存中的最后一个区块时，执行步骤S210用以检查最后一个存储区块中是否有错误。如果最后一个存储区块没有错误，结束本实施例所述的闪存的连接表回复方法。若最后一个存储区块出现错误，闪存控制器会在步骤S211中将有错误的存储区块中正确的数据搬移到一个新的存储区块，如预备存储区块，其中正确的数据系指储存在该发生错误的存储区块中发生错误的存储页之前的多个存储页的数据。在步骤S211之后，闪存控制器在步骤S212中更新该闪存的一连接表。当读取闪存中的一个管理单元(management unit，MU)时，对应的连接表是需要的，而且会被储存在RAM中。闪存控制器存取并修正在RAM中的连接表，并且将修改后的连接表储存在MU中的RAM内。在步骤S212之后，闪存控制器再次重复本实施例的方法，并重建连接表。连接表请参考图4。
图4为根据本发明的连接表的一实施例的示意图。连接表是用使用在逻辑地址，且闪存控制器通过实体位置管理闪存。连接表的运作类似一查表，用以确定闪存可以正确的转换实体地址与逻辑地址。换言之，连接表用以确保数据能正确的在闪存的实体地址与闪存控制器使用的逻辑地址之间交换。在图4中，RAM地址表示逻辑地址，而RAM地址中储存的内容为存储区块中对应的实体地址。举例来说，RAM地址0x00，也就是逻辑存储区块地址，表上所示L.B.Address 0x00，储存了实体存储区块地址N。当闪存控制器存取逻辑存储区块地址为0x00的存储区块时，实际上闪存控制器存取的是了实体存储区块地址为N的存储区块。在图2的步骤S212中，闪存控制器改变的是RAM地址中储存的内容，并利用这样的方式来更新连接表。举例来说，逻辑存储区块地址为0x0Z的存储区块为预备存储区块，而逻辑存储区块地址为0x02的存储区块为错误的存储区块，闪存控制器会将错误存储区块中的正确的数据搬移到预备存储区块，并且将逻辑存储区块地址为0x02的内容与逻辑存储区块地址为0x0Z的内容交换。接着，当闪存控制器存取逻辑存储区块地址0x02时，闪存控制器实际存取的是实体存储区块地址为I的存储区块，而非实体存储区块地址为T的存储区块。
图5为为根据本发明的一闪存的连接表回复方法的另一实施例的流程图。在步骤S51时，闪存控制器检查最后一个存取的子存储区块的所有存储页，并判断是否最后存取的子存储区块出现错误。图5所揭露的实施例中系以一子存储区块为例说明，但并非将本发明限制于此。图5所示的连接表回复方法亦可适用于暂存存储区块(temp block)、FAT存储区块，子转FAT(child-to-FAT)存储区块或其它类型的存储区块。如果最后被存取的子存储区块并没有发现错误，则连接表回复方法结束或是继续检查相邻最后存取的子存储区块的一个或多个存储区块。如果最后被存取的子存储区块发现错误，执行步骤S52。在步骤S52中，闪存控制器自多个预备区块中选则一新的区块，并将最后被存取的子存储区块中正确的数据搬移到新的区块。举例来说，母存储区块与子存储区块都具有1024个存储页，而闪存控制器发现在子存储区块的第100个存储页出现错误，闪存控制器会先将该子存储区块中第1个到第99个存储页的数据搬移到新的存储区块中，接着复制并搬移母存储区块中第100个存储页到第1024个存储页的数据至该新的存储区块的对应的存储页中(步骤S53)。在步骤S54中，闪存控制器更新在连接表中该新的存储区块的实体地址。更新连接表的步骤类似于前一实施例中所述的连接表更新方法。在步骤S55中，闪存控制器抹写该子存储区块与该母存储区块的数据，并将该子存储区块与该母存储区块标示为预备存储区块。
图6为根据本发明的一闪存的系统的一实施例的方块图。闪存系统60包括RAM 62、闪存控制器61以及闪存63。闪存控制器61根据储存在RAM 62中的连接表来接收并写入数据至闪存63。当闪存控制器61存取闪存63中的管理单位(Management Unit，MU)时，如MU 0，闪存控制器61会将取得并储存对应的连接表。当闪存控制器61存取闪存63时发生电力中断的情形时，闪存控制器61执行如图2与图5所示的连接表回复方法，用以确保闪存63可以被正确的存取。

Claims (13)

1.一种连接表的回复方法，适用于具有多个存储区块的闪存，该方法包括：
自该多个存储区块中选择一第一存储区块；
选择该第一存储区块中包含数据的一最后存储页；
检查该最后存储页是否有错误发生，包括：
分别读取储存在该最后存储页的一数据区与一预备区的数据；
根据储存在该最后存储页的该预备区的数据来验证储存在该最后存储页的该数据区的数据；以及
根据验证结果判断该最后存储页是否有错误发生；
若该第一存储区块的该最后存储页有错误发生，移动该第一存储区块中正确的数据至多个预备存储区块中的一个预备存储区块；以及
更新该闪存的一连接表。
2.如权利要求1所述的连接表的回复方法，其特征在于，更包括：当检测到该第一存储区块的该最后存储页有错误发生时，记录一错误类型信息，其中该错误类型信息包括该第一存储区块的地址以及该最后存储页的编号。
3.如权利要求2所述的连接表的回复方法，其特征在于，移动该第一存储区块中正确的数据至多个预备存储区块中的一个预备存储区块以及更新该闪存的该连接表的步骤是在检查该闪存的全部存储区块是否有错误发生后才被执行。
4.如权利要求1所述的连接表的回复方法，其特征在于，更包括：
判断该第一存储区块的类型；以及
如果该第一存储区块不是属于一第一类型存储区块，则标记该第一存储区块为一预备存储区块。
5.如权利要求4所述的连接表的回复方法，其特征在于，该第一类型存储区块可能为一文件配置表存储区块、一母存储区块、一数据存储区块、一子存储区块、一抹除信息存储区块、一连接存储区块或一暂存存储区块。
6.如权利要求4所述的连接表的回复方法，其特征在于，判断该第一存储区块的类型的步骤是通过读取该第一存储区块的一预备区所完成。
7.如权利要求1所述的连接表的回复方法，其特征在于，更新该闪存的该连接表的步骤包括：
读取并修改预存在一易失性存储器的该连接表；以及
载入修改后的该连接表至该闪存。
8.一种连接表的回复方法，适用于具有多个存储区块的闪存在突然的电力失效之后，该方法包括：
选择一最后存取的存储区块；
检查该最后存取的存储区块中的多个存储页，并判断该最后存取的存储区块是否有错误，包括：
分别读取储存在该最后存储页的一数据区与一预备区的数据；
根据储存在该最后存储页的该预备区的数据来验证储存在该最后存储页的该数据区的数据；以及
根据验证结果判断该最后存储页是否有错误发生；
当检测到该最后存取的存储区块的一第一存储页有出现错误时，将该最后存取的存储区块中正确的数据搬移到一预备存储区块中；以及
更新该闪存的一连接表。
9.如权利要求8所述的连接表的回复方法，其特征在于，该最后存取的存储区块中正确的数据是指储存在该最后存取的存储区块中该第一存储页之前的多个存储页的数据。
10.如权利要求8所述的连接表的回复方法，其特征在于，更包括：当检测到该第一存储区块的该最后存储页有错误发生时，记录一错误类型信息，其中该错误类型信息包括该第一存储区块的地址以及该最后存储页的编号。
11.如权利要求8所述的连接表的回复方法，其特征在于，更包括：
当该最后存取的存储区块为一子存储区块时，自对应该子存储区块的一母存储区块中，搬移尚未传送到该子存储区块的数据至该预备存储区块。
12.如权利要求11所述的连接表的回复方法，其特征在于，更包括：
抹除该母存储区块与该最后存取的存储区块；以及
标示该母存储区块与该最后存取的存储区块的类型为预备存储区块类型，其中更新该闪存的该连接表的步骤是在标示该母存储区块与该最后存取的存储区块的类型为预备存储区块类型之后被执行。
13.如权利要求8所述的连接表的回复方法，其特征在于，更新该闪存的该连接表的步骤包括：
读取并修改预存在一易失性存储器的该连接表；以及
载入修改后的该连接表至该闪存。
CN200810186829.XA 2008-10-15 2008-12-12 连接表的回复方法 Active CN101727401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/251,810 2008-10-15
US12/251,810 US7962801B2 (en) 2008-10-15 2008-10-15 Link table recovery method

Publications (2)

Publication Number Publication Date
CN101727401A CN101727401A (zh) 2010-06-09
CN101727401B true CN101727401B (zh) 2013-02-27

Family

ID=42099978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810186829.XA Active CN101727401B (zh) 2008-10-15 2008-12-12 连接表的回复方法

Country Status (3)

Country Link
US (1) US7962801B2 (zh)
CN (1) CN101727401B (zh)
TW (1) TWI394170B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266481B2 (en) * 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
US8453021B2 (en) 2009-07-29 2013-05-28 Stec, Inc. Wear leveling in solid-state device
US9164887B2 (en) 2011-12-05 2015-10-20 Industrial Technology Research Institute Power-failure recovery device and method for flash memory
US9026893B1 (en) * 2012-12-13 2015-05-05 Western Digital Technologies, Inc. Dynamically assigning inactive pages not used in Reed-Solomon code in non-volatile solid-state storage array
US9286176B1 (en) 2013-11-08 2016-03-15 Western Digital Technologies, Inc. Selective skipping of blocks in an SSD
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
US9983811B2 (en) * 2016-05-25 2018-05-29 Seagate Technology Llc Save critical data upon power loss
TWI591533B (zh) * 2016-11-25 2017-07-11 慧榮科技股份有限公司 可用於資料儲存裝置之資料儲存方法與資料回復程序、以及採用這些方法的資料儲存裝置
CN109445815B (zh) * 2018-10-15 2019-11-26 恒宝股份有限公司 一种智能卡及其应用升级方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447243A (zh) * 2002-03-25 2003-10-08 太和科技股份有限公司 快闪存储器中快速且能防止不正常断电的演算法及其控制系统
CN1609798A (zh) * 2003-10-20 2005-04-27 三洋电机株式会社 复合程序及程序处理装置
CN1645516A (zh) * 2004-01-19 2005-07-27 三星电子株式会社 用于闪速存储器的数据恢复设备和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69334149T2 (de) * 1992-04-02 2008-02-14 Kabushiki Kaisha Toshiba, Kawasaki Speicherkarte
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
TW484064B (en) * 1999-07-12 2002-04-21 Feiya Technology Corp Flash memory management, data linking architecture and algorithm
US6742078B1 (en) * 1999-10-05 2004-05-25 Feiya Technology Corp. Management, data link structure and calculating method for flash memory
US6977847B2 (en) * 2001-11-23 2005-12-20 M-Systems Flash Disk Pioneers Ltd. Detecting partially erased units in flash devices
US6792501B2 (en) * 2002-01-31 2004-09-14 Phision Electronic Corp Universal serial bus flash memory integrated circuit device
WO2005066964A2 (en) * 2003-12-30 2005-07-21 Sandisk Corporation Non-volatile memory and method with phased program failure handling
US20050144516A1 (en) * 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units
US7275140B2 (en) * 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
US20070083697A1 (en) * 2005-10-07 2007-04-12 Microsoft Corporation Flash memory management
US7761740B2 (en) * 2007-12-13 2010-07-20 Spansion Llc Power safe translation table operation in flash memory
US7941692B2 (en) * 2007-12-31 2011-05-10 Intel Corporation NAND power fail recovery
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447243A (zh) * 2002-03-25 2003-10-08 太和科技股份有限公司 快闪存储器中快速且能防止不正常断电的演算法及其控制系统
CN1609798A (zh) * 2003-10-20 2005-04-27 三洋电机株式会社 复合程序及程序处理装置
CN1645516A (zh) * 2004-01-19 2005-07-27 三星电子株式会社 用于闪速存储器的数据恢复设备和方法

Also Published As

Publication number Publication date
US20100095148A1 (en) 2010-04-15
TWI394170B (zh) 2013-04-21
TW201015564A (en) 2010-04-16
US7962801B2 (en) 2011-06-14
CN101727401A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101727401B (zh) 连接表的回复方法
JP4079506B2 (ja) 不揮発性半導体メモリシステムの制御方法
US8510532B2 (en) Logical-to-physical address translation for a removable data storage device
US8671330B2 (en) Storage device, electronic device, and data error correction method
US8175012B2 (en) Decoding/encoding method for booting from a NAND flash and system thereof
US8806301B2 (en) Data writing method for a flash memory, and controller and storage system using the same
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
US8756398B2 (en) Partitioning pages of an electronic memory
CN109165115B (zh) 一种增强flash存储器可靠性的方法
US10489246B2 (en) Data storage device and data maintenance method thereof
CN108108261B (zh) 数据存储装置及其操作方法
CN105988722A (zh) 数据储存方法及嵌入式系统
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US20130091322A1 (en) Electronic System and Memory Managing Method Thereof
CN110688141B (zh) 固件更新方法
US9195582B2 (en) Data storing method and apparatus applied to flash memory storage device
US8762685B2 (en) Data writing method, memory controller and memory storage apparatus
CN103106148B (zh) 区块管理方法、存储器控制器与存储器存储装置
JP2007293917A (ja) メモリシステムの制御方法
CN108108118B (zh) 数据写入方法以及存储控制器
CN110471791A (zh) 一种对闪存的坏块信息的存储方法和装置以及设备
JP5786702B2 (ja) セキュリティトークン、セキュリティトークンにおける命令の実行方法及びコンピュータプログラム
KR20060068558A (ko) 휴대 단말기를 위한 펌웨어 업그레이드 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant