CN101727353A - 用于辅助处理器队列的中断设施的方法和系统 - Google Patents
用于辅助处理器队列的中断设施的方法和系统 Download PDFInfo
- Publication number
- CN101727353A CN101727353A CN200910178996A CN200910178996A CN101727353A CN 101727353 A CN101727353 A CN 101727353A CN 200910178996 A CN200910178996 A CN 200910178996A CN 200910178996 A CN200910178996 A CN 200910178996A CN 101727353 A CN101727353 A CN 101727353A
- Authority
- CN
- China
- Prior art keywords
- formation
- general
- purpose register
- pending
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
Abstract
一种促进处理环境中队列的处理的计算机实现方法和系统。响应于队列从无答复待决状态转变到答复待决状态,发起中断。此中断向处理器发信号:针对请求的答复在队列中等待。为了队列能够利用此中断能力,启用中断。
Description
技术领域
本发明总体上涉及促进处理环境中的处理,并且具体地涉及,通过支持针对队列的中断来促进处理环境中辅助处理器队列的处理。
背景技术
辅助处理器是隶属处理环境中央处理器的处理器或者作为其候补的处理器。去往辅助处理器的接口是异步的,并且辅助处理器使用队列来与中央处理器通信。请求由在一个或多个中央处理器上执行的一个或多个程序放入在队列中、发布开关(tap)以指示新工作、辅助处理器处理这些请求并将答复放入队列中,以及针对答复密切监视队列。
现今,在确定请求何时完成以及答复何时可用这方面存在困难。当前,用于确定答复可用性的机制是由运行在中央处理器上的程序盲目地发布出队指令。该指令是在不知道答复实际上是否可以从特定队列取回的情况下发布的。这是公知的轮询,并且这通常从间隔定时器机制发起。然而,轮询可能会对吞吐量造成负面影响,并且某些轮询没有效率。
发明内容
基于前述,需要一种增强机制,以便用信号通知队列中一个或多个先前请求的完成。具体地,需要一种使得请求的完成能用信号来通知的中断能力。
通过提供用于促进处理环境中的队列处理的计算机程序产品,现有技术的缺陷得以克服,并且提供了附加优势。该计算机程序产品包括处理电路可读的存储介质,并且其存储有供处理电路执行以实现方法的指令。该方法例如包括:确定处理环境的队列已经从无答复待决状态转变到答复待决(pending)状态,其中队列可由用户程序间接访问;以及响应于确定队列已从无答复待决状态转变到答复待决状态,而发起针对队列的中断。
还在此描述并要求保护涉及本发明一个或多个方面的方法和系统。
通过本发明的技术,可以实现附加特征和优势。本发明的其它实施方式和特征在此进行了具体描述,并且被视为要求保护的发明的一部分。
附图说明
本发明的一个或多个方面被特别指出,并且确切地要求作为在说明书结尾处的权利要求的示例。本发明的前述和其它目的、特征和优势从结合附图的下述具体描述中是显然的,其中:
图1a描述了用于并入和使用本发明一个或多个方面的处理环境的一个示例;
图1b描述了用于并入和使用本发明一个或多个方面的处理环境的另一示例;
图2描述了根据本发明一个方面、与使用中断来用信号通知队列中请求的完成相关联的逻辑的一个实施方式;
图3a-图3e描述了根据本发明一个方面、用于支持队列的中断的指令的组件;以及
图4描述了并入本发明一个或多个方面的计算机程序产品的一个实施方式。
具体实施方式
根据本发明的一个方面,提供了中断能力,其中响应于队列从无答复待决的状态转变到一个或多个答复待决的状态而发起中断。在一个示例中,队列是辅助处理器队列,而转变发生在完成的请求(即,答复)被放入不具有答复的队列中之时。
参照图1a描述用以并入和使用本发明一个或多个方面的处理环境的一个实施方式。在一个示例中,处理环境100包括至少一个中央处理单元102和至少一个辅助处理器104。中央处理单元是环境中的中央处理器,而辅助处理器是为一个或多个中央处理单元执行工作的隶属或候补处理器。每个中央处理单元可以耦合到主存储器和一个或多个I/O设备(未示出)。
至少一个中央处理单元和至少一个辅助处理器耦合到系统存储器106。作为一个示例,此存储器例如是硬件系统区域,其可由在中央处理器单元上执行的程序间接访问但不可见。(此处,间接访问的意思是硬件系统区域或队列仅可由特定有限指令访问,而不能以其它方式访问(例如,不能载入其中,程序不知道地址等)。)位于系统存储器内的是一个或多个队列108。这些队列对于用户程序而言并不直接可见,而是替代地被视为机器的一部分(即,机器包括中央处理器单元、系统存储器和辅助处理器)。中央处理单元例如通过发布将请求放入队列中和/或将答复移出队列的指令而有权访问系统存储器中的队列。然而,辅助处理器并不具有对队列的直接访问权,而是负责从队列取出请求、处理请求以及将针对请求的答复放入队列。
在一个示例中,机器基于国际商业机器公司提供的例如,机器是国际商业机器公司提供的系统企业类大型机。的一个实施方式在2008年2月的“z/Architecture-Principles of Operation”,SA22-7832-06第7版中描述,通过参考而在此将其全部内容并入。和是纽约、阿芒克的国际商业机器公司的注册商标。在此使用的其它名称可以是国际商业机器公司或其它公司的注册商标、商标或产品名称。
参照图1b描述用以并入和使用本发明一个或多个方面的处理环境的另一实施方式。在此实施方式中,机器包括虚拟支持,并且存在包括多个访客中央处理单元152的至少一个主机中央处理单元150。主机中央处理单元耦合到系统存储器154。另外,存在至少一个辅助处理器156,其也耦合到系统存储器154。系统存储器包括一个或多个队列158。在此示例中,系统存储器以及由此队列对于用户程序而言同样是不可见的。
在各种实施方式中,主机可以使整个队列专用于一个访客机,或者可以在多个访客机之间复用队列。如果队列是专用的,则主机CPU(例如,国际商业机器公司提供的)可以令访客机CPU直接发布解释性的请求(例如,指令),使得不涉及主机程序。(是国际商业机器公司的注册商标。)然而,如果队列将被共享,则存在复用/解复用状况,并且这些请求被主机程序截获。主机程序代表访客机重新发布那些请求。请求的有效载荷的一部分随后被加上标签,或者随其包括标识符,使得当该请求的完成被返回时,能够知道哪个访客机与该请求相关联。主机程序可以以这样的方式来仿真返回给访客机的响应,即,使得该访客机相信其具有专用队列,即使该队列是共享的。
尽管在此描述了处理环境的众多实施方式,但是很多其他环境可以并入和使用本发明的一个或多个方面。例如,其他环境可以包括逻辑上分区的一个或多个机器,并且每个逻辑分区耦合到系统存储器。其他实施方式也可以受益于本发明的一个或多个方面。
根据本发明的一个方面,通过提供用信号通知队列中请求的完成的中断能力,促进了对诸如队列108和/或队列158之类的系统存储器中队列的处理。参照图2描述与此中断能力相关联的处理的一个实施方式。
参考图2,最初,在可以为队列生成中断之前,在步骤200中针对该队列启用中断。在一个实例中,使用中央处理器发布的指令(下文描述)来启用中断。
随后,在步骤202中,执行一个或多个操作,诸如加密操作。例如,一个或多个加密请求由在一个或多个中央处理器上执行的一个或多个程序放置在队列中。辅助处理器取回请求、处理该请求,以及将答复放入队列中。在步骤204中,如果答复在队列处于无答复待决状态时被放入队列中,则对答复等待指示符置位,以指示队列从无答复待决状态转变到答复待决状态。如果该队列随后接收到其他答复,则答复等待指示符保持置位,并且不会发生转变。
在询问206中,确定队列的状态是否已经从无答复待决转变到答复待决。如果队列的状态未转变,则处理继续执行一个或多个操作,如果有操作的话。然而,在步骤208处,如果队列的状态已从无答复待决转变到答复待决,则辅助处理器生成去往中央处理器的中断。这向中央处理器发信号:可以发布出队指令以从队列中提取信息。每个出队指令从队列中提取一个答复。如果在出队之后,答复等待指示符仍然处于置位,则发布另一出队指令。这可以继续,例如直到指示符关闭(即,指示没有进一步的答复)或者直到预定数量的出队指令。
在一个示例中,启用中断的指令由耦合到系统存储器的中央处理单元发布。通过发布此指令,为队列启用中断,以允许辅助处理器为该队列生成去往CPU的中断。用于启用中断的指令的一个实施方式参照图3A-图3D进行描述。在一个示例中,该指令称为进程辅助处理器队列(PQAP)指令。
参照图3A描述PQAP指令的一个实施方式。在一个示例中,进程辅助处理器队列指令300包括指定PQAP指令的操作代码302。在一个示例中,PQAP指令使用用于输入和输出的各种通用寄存器,例如包括,通用寄存器0、1和2,如以下参照图3B-图3D所描述的。当执行时,该指令置位/重置队列的启用指示符,并向辅助处理器发信号(经由内部机器信令):启用/禁用了特定队列的中断。
参照图3B,通用寄存器0(GR0)304用作指令的输入,例如包括功能代码306,其确定将如何处理队列;以及辅助处理器队列编号字段308,其指示将被处理的辅助处理器的队列编号。在此示例中,功能代码指明AP队列中断控制(AQIC),其指定启用或禁用针对队列的中断。
图3C的通用寄存器1(GR1)310也用作输入例如包括中断请求指示符(IR)312,其指示请求是要启用还是禁用该队列;和中断子类别(ISC)字段315,在一个示例中,其指定中断子类别。通用寄存器1还用作输出,并且当用于输出时,其例如包括AP队列状态字(APQSW)314。AP指令的执行使得返回AP队列状态字。参照图3E描述AP队列状态字的一种格式。
在一个示例中,放置在AP队列状态字的E 316、R 318和F 320(例如,比特位置0-2)中的信息指示在完成指令时AP队列的内容状态。APQSW包括,例如:
队列空(E)316:当为1时,指示该队列没有未决请求。当E为1时,R和F为0。
答复等待(R)318:当为1时,指示该队列包括一个或多个答复处于答复待决状态并且由此等待从队列中出队。当R为1时,E为0。
队列满(F)320:当为1时,指示该队列已满。当F为1时,E为0。
中断启用(I)322:I控制(例如,比特7)指示中断和通知的启用状态。此后,中断状态还暗示通知状态。当I为1时,队列被启用。当I为0时,队列被禁用。在一个实施方式中,仅当队列被启用时,中断才可以处于待决。I位的重置状态为0。对于被重置或归零的队列,I位是0。
当AP队列启用中断时,在答复等待队列状态从答复待决状态中的无答复改变到答复待决状态中有一个或多个答复时,中断变为待决。换言之,在R位从0变为1的时间点,中断变为待决。一旦中断变为待决,无论其是否被呈现,后续中断也不会变为待决,直到没有更多处于答复待决状态的答复且队列保持启用为止。换言之,后续中断不会变为待决,直到下一次R位从0变为1为止。
当队列中断待决时,为队列禁用中断可以或者可以不清除中断待决条件。
当队列启用中断时,在例如(1)队列已经被指派了位于非零地址的通知指示符字节;(2)队列未进入答复待决状态(R是0);和(3)队列上的答复被置于答复待决状态(R变为1)时,答复通知字节被存储为非零值。该通知指示符字节在IR位为1时执行队列中断控制功能期间被归零。
响应代码324:此字段包括指令的响应代码。
通用寄存器2也用作指令的输入,其示例在图3D中由附图标记326描述。在一个示例中,其包括通知指示符字段(例如,64比特地址)的非零绝对地址328(例如,相对于主存储再定位区域的开始)。此地址与特定队列相关联。当针对此特定队列的中断处于待决时,将指示符(例如,任何非零值)放置在此地址,其表示此队列有中断待决。因此,当生成用于中央处理器的中断时,中央处理器检查此字段以确定是否为此队列发布了中断。如果是,则为此队列发布出队指令。否则,不为此队列发布出队指令。对此中央处理器所管理的其他队列进行相同检查。
通用寄存器2例如与测试APQ功能的成功完成一起使用。其包括AP类型和配置中每个APQ上队列条目的数目。
以下讨论关于AP队列中断功能控制(AQIC)的进一步细节。在一个实施方式中,当IR(图3C的31 2)为1时:
请求启用队列的中断。
在通用寄存器1的ISC字段中指定中断子类别。此字段指定用于此队列的中断启用的附加控制。(在其他实施方式中,不需要使用此字段)。
通用寄存器2包括通知指示符字节的非零绝对地址。在一个实施方式中,该字节并未受到秘钥控制(key control)保护或低地址保护。如果通用寄存器2的内容是0或者为无效,则利用AP队列状态字中的指定条件代码(例如,条件代码03)和指定响应代码(例如,06)来完成PQAP的执行。
当AP队列状态字的I位是1时,启用该队列,以呈现指定中断子类别上的中断。
如果队列已经启用了中断或者异步启用或禁用过程还未完成,则利用AP队列状态字中定义的条件代码(例如,03)和指定响应代码(例如,07)来完成PQAP的执行。
当IR为0时:
请求禁用队列的中断。
忽略通用寄存器1中的ISC字段。
忽略通用寄存器2的内容。
如果队列已经禁用了中断或者异步禁用或启用过程还未完成,则利用AP队列状态字中的特定条件代码(例如,03)和指定响应代码(例如,07)来完成PQAP的执行。
如此处所描述的,上述指令用于启用指定队列的中断,并且一旦启用,则可以令该队列的中断处于待决。这不需要轮询。
以上详细描述的是为队列提供中断,并且具体地为辅助处理器的队列提供中断的能力的一个实施方式,其中那些队列存储在用户程序间接可访问的系统存储器中。这种队列可以用于不同的数据有效载荷,例如包括加密数据或其他数据。根据本发明的一个方面,当完成的请求使得队列从无响应要出队改变到有一个或更多响应可以出队时,将中断置于待决。通过使用这样的中断机制,可以省去与轮询相关联的额外部分。
本发明的一个或多个方面可以用在多种机器上,包括但不限于机器和eClipz z6机器,并且具有各种操作系统,包括但不限于z/Linux和操作系统。是国际商业机器公司的注册商标。尽管将上述作为示例提供,但是在不脱离本发明精神的前提下,可以使用很多其他类型的机器和/或操作系统。此外,很多类型的处理环境可以使用本发明的一个或多个方面。例如,环境可以包括多个CPU和服务于此多个CPU的一个辅助处理器(AP);CPU和AP之间可以存在一一对应关系;可以有多个CPU和多个AP;或者其任何组合。
在使用的架构中,作为示例,主机程序是获取中断的程序,但是访客程序也使用该能力。然而,不执行去往访客机的中断。而是,主机程序通过富有成效的出队指令(例如,DQAP)来使用中断,并随后使用该信息响应与下一调度而向访客机插入中断。这给访客机其已被中断的印象,但实际上是在主机中收到中断,这也是针对增大访客机调度优先权的提议。
本发明的一个或者多个方面可以包括在例如具有计算机可用介质的制品中(例如,一个或者多个计算机程序产品)。其中所述介质例如具有计算机可读程序代码装置或者逻辑(例如,指令、代码、命令等),以便提供和促进本发明的能力。该制品可以包括在计算机系统中作为其一部分或者独立销售。
参考图4,其描述了结合本发明的一个或者多个方面的制品或者计算机程序产品的一个示例。计算机程序产品400例如包括一个或者多个计算机可用介质402,用以在其上存储计算机可读程序代码装置或者逻辑404,以便提供和促进本发明的一个或者多个方面。介质可以是电的、磁的、光的、电磁的、红外的或者半导体系统(或者装置或者设备)或者传播介质。计算机可读介质的示例包括半导体或者固态存储器、磁带、可移动计算机盘、随机访问存储器(RAM)、只读存储器(ROM)、刚性磁盘和光盘。光盘的示例包括压缩盘-只读存储器(CD-ROM)、压缩盘-读/写(CD-R/W)和DVD。
通过一个或者多个计算机可读程序代码装置或者逻辑限定的一个或者多个关联模块的逻辑集成或者程序指令的序列指导本发明的一个或者多个方面的执行。
有利地,提供了中断能力,其消除了为了确定答复是否存在于队列中而浪费的轮询。通过增大吞吐量,这促进了处理。
尽管以上描述了各种类型的实施方式,但是这些仅是示例。其他类型的计算环境可以从本发明的一个或多个方面受益。例如,环境可以包括仿真器(例如,软件或其他仿真机制),其中特定架构(例如,包括指令执行、架构化的功能(诸如地址翻译)、和架构化设施(诸如架构化的寄存器))或其子集被仿真(例如,在具有处理器和存储器的原始计算机系统上)。在这种环境中,仿真器的一个或多个仿真功能可以实现本发明的一个或多个方面,即使执行仿真器的计算机可能具有与仿真这些能力的架构不同的架构。作为一个示例,在仿真模式中,对被仿真的特定指令或操作进行解码,并且构建适当仿真功能以实现各个指令或操作。
在一个仿真环境中,主机例如包括存储器,用于存储指令和数据;指令取回单元,用于从存储器取回指令以及可选地为取回的指令提供本地缓冲;指令解码单元,用于接收指令取回单元并确定已被取回的指令类型;以及指令执行单元,用于执行这些指令。执行可以包括将数据加载至用于存储器的寄存器;将数据从寄存器存储回存储器;或者执行某种类型的算术或逻辑操作,如解码单元所确定的。在一个示例中,每个单元以软件实现。例如,单元执行的操作实现为仿真器软件内的一个或多个子例程。
此外,可以使用适用于存储和/或执行程序代码的数据处理系统,其包括通过系统总线直接或间接耦合到存储器元件的至少一个处理器。存储器元件例如包括在程序代码实际执行期间所使用的本地存储器、大容量存储器和高速缓存存储器,其为至少一些程序代码提供临时存储,以便减少在执行期间必须从大容量存储器取回代码的次数。
输入/输出或者I/O设备(包括但不限于键盘、显示器、指点设备、DASD、带子、CD、DVD、拇指驱动(thumb drive)以及其他存储器介质等)可直接地或者通过其间的I/O控制器来耦合至系统。网络适配器也可以耦合至系统,以使得数据处理系统能够通过其间的私人或者公共网络而耦合至其他数据处理系统或者远程打印机或者存储设备。调制解调器、线缆调制解调器以及以太网卡只是几种可用的网络适配器类型。
可以以软件、固件、硬件或者其某种结合来实现本发明的一个或者多个方面的能力。可以提供用以执行本发明能力的包含至少一个机器可执行指令程序的机器可读的至少一个程序存储设备。
在此描述的流程图仅仅是示例。可以在不脱离本发明精神的情况下对在此描述的这些图示或步骤(或者操作)进行多种变形。例如,可以以不同的顺序来执行步骤,或者可以添加、删除或者修改步骤。所有这些变形都被视为所要求的发明的一部分。
尽管已经在此详细描写和描述了实施方式,但是相关领域的技术人员显而易见地是,可以做出各种变形、添加、替换等,而并不脱离本发明的精神,并且由此认为这些都落入如下权利要求书所限定的本发明的范围之中。
Claims (20)
1.一种促进处理环境中队列的处理的计算机实现方法,所述方法包括:
确定所述处理环境的队列已经从无答复待决状态转变到答复待决状态,其中所述队列可由用户程序间接访问;以及
响应于确定所述队列已从所述无答复待决状态转变到所述答复待决状态,而发起针对所述队列的中断。
2.根据权利要求1所述的方法,进一步包括启用所述队列的中断。
3.根据权利要求2所述的方法,其中所述启用包括:使用进程辅助处理器队列(PQAP)指令来启用所述队列的中断。
4.根据权利要求3所述的方法,其中所述PQAP指令使用通用寄存器0、1和2以用于输入,并且通用寄存器1用于输出。
5.根据权利要求4所述的方法,其中对于输入,通用寄存器0包括指示中断控制的功能代码以及指定将被处理的队列的队列编号,通用寄存器1包括指定所述队列的启用或禁用的中断请求指示符,以及通用寄存器2包括通知指示符的地址。
6.根据权利要求5所述的方法,其中,对于输入,通用寄存器1进一步包括中断子类别的指示。
7.根据权利要求4所述的方法,其中,对于输出,通用寄存器1包括提供涉及所述PQAP指令的执行状态的状态指示符。
8.根据权利要求1所述的方法,进一步包括:当所述队列处于无答复待决状态时将对请求的答复放在所述队列中,从而将所述队列从所述无答复待决状态转变到所述答复待决状态。
9.根据权利要求1所述的方法,其中所述队列是辅助处理器队列,并且其中所述发起由辅助处理器来执行。
10.根据权利要求9所述的方法,其中所述辅助处理器队列位于耦合到所述辅助处理器和所述处理环境的中央处理器的系统存储器中。
11.根据权利要求1所述的方法,进一步包括启用所述队列的中断,其中所述启用包括使用进程辅助处理器队列(PQAP)来启用所述队列的中断。
12.根据权利要求1所述的方法,其中所述PQAP指令使用通用寄存器0、1和2以用于输入,并且通用寄存器1用于输出,并且其中对于输入,通用寄存器0包括指示中断控制的功能代码和指定将被处理的队列的队列编号,通用寄存器1包括指定所述队列的启用或禁用的中断请求指示符,以及通用寄存器2包括通知指示符的地址,并且其中对于输出,通用寄存器1包括提供涉及所述PQAP指令的执行状态的状态指示符。
13.一种促进处理环境中队列的处理的系统,所述系统包括:
系统存储器,包括用户程序可间接访问的队列;以及
耦合到所述系统存储器的辅助处理器,所述辅助处理器用于确定所述队列是否已从无答复待决状态转变到答复待决状态,以及用于响应于确定所述队列已从所述无答复待决状态转变到所述答复待决状态,发起用于所述队列的中断。
14.根据权利要求13所述的系统,进一步包括耦合到所述系统存储器的中央处理器,所述中央处理器用于启用所述队列的中断。
15.根据权利要求14所述的系统,其中所述中央处理器使用进程辅助处理器队列(PQAP)指令来启用所述队列的中断。
16.根据权利要求15所述的系统,其中所述PQAP指令使用通用寄存器0、1和2以用于输入,并且通用寄存器1用于输出。
17.根据权利要求16所述的系统,其中对于输入,通用寄存器0包括指示中断控制的功能代码和指定将被处理的队列的队列编号,通用寄存器1包括指定所述队列的启用或禁用的中断请求指示符,以及通用寄存器2包括通知指示符的地址,并且其中对于输出,通用寄存器1包括提供涉及所述PQAP指令的执行状态的状态指示符。
18.根据权利要求13所述的系统,进一步包括至少一个处理器,用于当所述队列处于空状态时将针对请求的答复放入队列中,从而将所述队列从所述空状态转变到非空状态。
19.根据权利要求13所述的系统,其中所述队列是辅助处理器队列。
20.一种促进处理环境中队列的处理的计算机程序产品,所述计算机程序产品包括处理电路可读的存储介质,其存储有供所述处理电路执行以实现权利要求1-12的任一方法的指令。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/254,892 | 2008-10-21 | ||
US12/254,892 US8019922B2 (en) | 2008-10-21 | 2008-10-21 | Interruption facility for adjunct processor queues |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101727353A true CN101727353A (zh) | 2010-06-09 |
CN101727353B CN101727353B (zh) | 2013-08-07 |
Family
ID=42109514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101789964A Active CN101727353B (zh) | 2008-10-21 | 2009-10-09 | 用于辅助处理器队列的中断设施的方法和系统 |
Country Status (4)
Country | Link |
---|---|
US (7) | US8019922B2 (zh) |
JP (1) | JP5466449B2 (zh) |
CN (1) | CN101727353B (zh) |
TW (1) | TWI484408B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019922B2 (en) | 2008-10-21 | 2011-09-13 | International Business Machines Corporation | Interruption facility for adjunct processor queues |
CN103257888A (zh) * | 2012-02-16 | 2013-08-21 | 阿里巴巴集团控股有限公司 | 一种对缓冲队列并发执行读、写访问的方法和设备 |
DE102012003563B4 (de) * | 2012-02-23 | 2017-07-06 | Drägerwerk AG & Co. KGaA | Einrichtung zur desinfizierenden Wundbehandlung |
US9442756B2 (en) | 2014-09-24 | 2016-09-13 | International Business Machines Corporation | Multi-processor command management in electronic components with multiple microcontrollers |
US10235055B1 (en) * | 2015-12-28 | 2019-03-19 | EMC IP Holding Company LLC | Storage performance testing to evaluate moving data among arrays |
US12026555B2 (en) | 2020-12-15 | 2024-07-02 | International Business Machines Corporation | Adjunct processor command-type filtering |
US11487556B2 (en) * | 2020-12-15 | 2022-11-01 | International Business Machines Corporation | Command-type filtering based on per-command filtering indicator |
US11645154B2 (en) * | 2021-06-08 | 2023-05-09 | International Business Machines Corporation | Enhanced recovery from externally initiated adjunct processor queue reset |
US11556345B2 (en) * | 2021-06-08 | 2023-01-17 | International Business Machines Corporation | Detecting and recovering lost adjunct processor messages |
US11593208B1 (en) * | 2021-11-16 | 2023-02-28 | International Business Machines Corporation | Managing machine failure |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5339449A (en) * | 1989-06-30 | 1994-08-16 | Digital Equipment Corporation | System and method for reducing storage channels in disk systems |
US6668314B1 (en) * | 1997-06-24 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Virtual memory translation control by TLB purge monitoring |
US7181548B2 (en) * | 1998-10-30 | 2007-02-20 | Lsi Logic Corporation | Command queueing engine |
JP3313655B2 (ja) * | 1998-12-16 | 2002-08-12 | エヌイーシーネクサソリューションズ株式会社 | データ送受信方式、データ送受信方法、および記録媒体 |
US20020103942A1 (en) * | 2000-06-02 | 2002-08-01 | Guillaume Comeau | Wireless java device |
JP2002024195A (ja) * | 2000-07-05 | 2002-01-25 | Nec Corp | 並列処理装置、及び、並列処理方法 |
US6745258B1 (en) * | 2000-08-22 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Raid system having multiple reply queues for use with multiprocessor host |
US7177963B2 (en) * | 2002-02-01 | 2007-02-13 | Broadcom Corporation | System and method for low-overhead monitoring of transmit queue empty status |
TW200502847A (en) * | 2003-07-08 | 2005-01-16 | Benq Corp | Control device and method for reducing number of interrupts in a processor |
US7581033B2 (en) * | 2003-12-05 | 2009-08-25 | Unisys Corporation | Intelligent network interface card (NIC) optimizations |
US7831979B2 (en) | 2004-04-28 | 2010-11-09 | Agere Systems Inc. | Processor with instruction-based interrupt handling |
TWI256591B (en) * | 2004-08-11 | 2006-06-11 | Benq Corp | Method of reducing interrupts |
US7917659B2 (en) * | 2005-03-02 | 2011-03-29 | Lsi Corporation | Variable length command pull with contiguous sequential layout |
US7547861B2 (en) * | 2006-06-09 | 2009-06-16 | Morten Jorgensen | Vortex generator for plasma treatment |
US8019922B2 (en) | 2008-10-21 | 2011-09-13 | International Business Machines Corporation | Interruption facility for adjunct processor queues |
-
2008
- 2008-10-21 US US12/254,892 patent/US8019922B2/en active Active
-
2009
- 2009-07-28 JP JP2009175805A patent/JP5466449B2/ja active Active
- 2009-09-10 TW TW098130591A patent/TWI484408B/zh active
- 2009-10-09 CN CN2009101789964A patent/CN101727353B/zh active Active
-
2011
- 2011-08-03 US US13/196,986 patent/US8316172B2/en active Active
-
2012
- 2012-11-08 US US13/672,212 patent/US8930603B2/en active Active
-
2014
- 2014-12-15 US US14/570,612 patent/US9251106B2/en active Active
-
2016
- 2016-02-01 US US15/011,827 patent/US10019393B2/en active Active
-
2018
- 2018-06-26 US US16/018,362 patent/US10409745B2/en active Active
-
2019
- 2019-07-23 US US16/519,142 patent/US10657085B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110289249A1 (en) | 2011-11-24 |
US20150143011A1 (en) | 2015-05-21 |
US9251106B2 (en) | 2016-02-02 |
US20190347228A1 (en) | 2019-11-14 |
US8930603B2 (en) | 2015-01-06 |
US20160147680A1 (en) | 2016-05-26 |
US20180300270A1 (en) | 2018-10-18 |
TW201017528A (en) | 2010-05-01 |
US20130086289A1 (en) | 2013-04-04 |
TWI484408B (zh) | 2015-05-11 |
US20100100656A1 (en) | 2010-04-22 |
US8316172B2 (en) | 2012-11-20 |
US10019393B2 (en) | 2018-07-10 |
US10409745B2 (en) | 2019-09-10 |
CN101727353B (zh) | 2013-08-07 |
JP5466449B2 (ja) | 2014-04-09 |
US10657085B2 (en) | 2020-05-19 |
US8019922B2 (en) | 2011-09-13 |
JP2010102688A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101727353B (zh) | 用于辅助处理器队列的中断设施的方法和系统 | |
JP5646750B2 (ja) | 周辺機器のページフォルト(pagefault)を処理する機構 | |
TWI511049B (zh) | 用於虛擬處理設備之中斷控制的方法及設備 | |
TWI727607B (zh) | 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品 | |
KR102672582B1 (ko) | 지시된 인터럽트 가상화를 위한 인터럽트 시그널링 | |
JPS61107434A (ja) | デ−タ処理装置 | |
TWI731554B (zh) | 用於多層虛擬化之經引導中斷 | |
CN102981808A (zh) | 用于持续性用户级线程的设备、系统和方法 | |
CN113454590A (zh) | 定向中断虚拟化 | |
US10564889B2 (en) | Method and apparatus for processing data based on physical host | |
WO2020180565A1 (en) | Device, processor, and method for splitting instructions and register renaming | |
US20190227833A1 (en) | Virtualization of storage buffers used by asynchronous processes | |
CN102576327B (zh) | 用于监控计算环境的方法和系统 | |
TW201725507A (zh) | 用於在遠端處理器上進行基元動作之硬體機制 | |
CN103649921B (zh) | 用于促进通信环境中的通信的方法、装置和计算机系统 | |
EP4177743A1 (en) | User-level interrupts in virtual machines | |
JP2007328597A (ja) | コンピュータシステム、コンピュータシステムのトレースデータ蓄積方法およびトレースデータ蓄積プログラム | |
JP2004127154A (ja) | 情報処理装置及び命令エミュレーション装置及び命令エミュレーション処理実行方法 | |
TWI280477B (en) | System, method and computer program product for correcting error of device connected to computer | |
Kaisler | Mainframe Computer Systems: The General Electric Corporation | |
JP2000112754A (ja) | データ処理装置 | |
JP2006268487A (ja) | エミュレーション装置及びエミュレーション方法、並びに、エミュレーションプログラム | |
JPH1021073A (ja) | レイテンシ付きロード命令を処理するプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |