CN101714869B

CN101714869B - 相倍增器

Info

Publication number: CN101714869B
Application number: CN2009102050004A
Authority: CN
Inventors: 裘卫红; C·张; E·陈; P·斯费拉扎; R·艾沙姆
Original assignee: Intersil Inc
Current assignee: Intersil Corp
Priority date: 2008-09-30
Filing date: 2009-09-29
Publication date: 2013-04-03
Anticipated expiration: 2029-09-29
Also published as: TW201108612A; TWI442701B; US20100079175A1; CN101714869A; US7898310B2

Abstract

一种相倍增器驱动器电路包括用于接收输入PWM驱动信号的第一输入。第一控制逻辑响应于该输入PWM驱动信号产生第一输出PWM驱动信号和第二输出PWM驱动信号。在第一工作模式下，输入PWM驱动信号的交变脉冲分别作为第一输出PWM驱动信号和第二PWM输出驱动信号输出。在第二工作模式下，当与第二输出PWM驱动信号相关联的第二相电流超过与第一输出PWM驱动信号相关联的第一相电流时，输入PWM驱动信号被提供作为第一输出PWM驱动信号，而当与第一输出PWM信号相关联的相电流超过与第二输出PWM信号相关联的相电流时，输入PWM驱动信号被提供作为第二输出PWM驱动信号。第二控制逻辑响应于与第一相电流相关联的第一电流与平均电流之差向第一输出PWM驱动信号的下降沿添加偏移，且响应于与第二相电流相关联的第二电流与平均电流之差向第二输出PWM信号的下降沿添加该偏移，其中平均电流包括第一电流与第二电流的平均值。驱动电路系统响应于第一输出PWM驱动信号和第二输出PWM驱动信号中的每一个生成驱动信号。

Description

相倍增器

相关申请参照

本申请要求2009年4月24日提交的题为“相倍增器(PHASEDOUBLER)”的美国专利申请No.12/429,238的优先权，该申请要求了2008年9月30日提交的题为“用于相倍增器中的相电流平衡改善的相交换方案(PHASE SWAPPER SCHEME FOR IMPROVED PHASE CURRENTBALANCE IN PHASE DOUBLER)”(律师卷号INTS-29,161)的美国临时专利申请S/N 61/101,377和2008年10月16日提交的题为“用于从单个PWM产生两个电流平衡相的技术(TECHNIQUE FOR GENERATING TWOCURRENT BALANCED PHASES FROM A SINGLE PWM)”(律师卷号No.INTS-29,183)的美国临时专利申请S/N 61/105,917的权益，以上专利申请的说明书整体结合于此。

附图说明

为了更全面地理解，现参考以下结合附图进行的描述，在附图中：

图1示出相倍增器驱动器的框图；

图2是示出一对相倍增器驱动器在电压调节电路中的应用的框图；

图3示出相倍增器驱动器的简化框图；

图4示出未使用相交换方案的相倍增器驱动器的工作波形；

图5示出使用相交换方案的相倍增器驱动器的工作波形；

图6是与相倍增器驱动器一起使用的相交换电路的实现的简化框图；

图7是描述图6的相交换电路的操作的流程图；

图8示出利用相交换功能的相倍增器驱动器的工作的模拟结果；

图9是用于从信号PWM输入产生两个PWM信号的电路系统的框图；

图10示出在两个独立的PWM输出之间来回切换的单个PWM脉冲；

图11示出使用下降沿调制的PWM脉冲；

图12示出图9的电流平衡块的工作方式的功能框图；

图13是下降沿调制电路的功能框图；

图14是描述下降沿调制电路的工作方式的流程图；

图15示出使用下降沿调制的电路的模拟结果；以及

图16示出一对被向着平衡驱动的相电流。

具体实施方式

现在参考附图，其中在全部附图中相同的附图标记用来指代相同的元件，说明和描述了相倍增器驱动器的各种视图和实施方式，还描述了其它可能的实施方式。这些附图不一定是按比例绘制的，而且只是为了说明起见，在某些实例中有几处已将附图放大和/或简化。本领域普通技术人员将可理解基于可能实施方式的以下示例的许多可能应用和变型。

相倍增器使电路设计者能够使用电流生成控制器来增大多相系统的相数。因此，可使用单个PWM信号从单个PWM输入生成一对PWM输出信号。输出相数量的增加产生多种好处，包括高负载电流时的效率更高、以及在电路设计中能够使用更便宜的组件——因为每个信道现在要处理的电流较少。用于提供相倍增的一种现有技术涉及在相同的上栅极和下栅极控制信号上设置两个功率系(power train)。因此，在一对具有上栅极和下栅极开关功率晶体管的电压调节电路中，第一PWM驱动信号(包括与从PWM控制器接收的PWM信号同相的PWM信号)被施加给该对电压调节电路中的每一个的上栅极，而第二PWM信号(包括与从PWM控制器接收的PWM信号反相的PWM信号)被施加给电压调节电路中的每一个的下栅极。然而，这带来多种缺点。由多种因素引起的不匹配会导致较大的电流不平衡，即使对于脉冲振幅小的PWM信号也是如此。此外，因为两个信道彼此同相，所以效率损失也是问题。

现参考附图，更具体地参考图1，示出了相倍增器驱动器电路的框图。PWM输入信号经由输入引脚103提供给控制逻辑102。电流平衡块104还向控制逻辑102提供控制信号，电流平衡块104经由相A输入端105和相B输入端107监测信道A和信道B中的每一个上的相电流。控制逻辑102生成用于信道A电路和信道B电路的上栅极和下栅极的栅极控制信号。从控制逻辑102向四个独立的与门106提供输出。与门106中的每一个与信道A和信道B中的每一个上的电压调节器的上栅极或下栅极之一相关联。

与门106的第二输入由击穿保护逻辑108提供。击穿保护逻辑108经由输入引脚110监测信道A和信道B上的相电流，而且被用来在击穿状况期间停用上和下栅极驱动信号的输出。与门106的输出被提供给驱动器电路112的输入端。驱动器电路112的输出端与相倍增器驱动器电路的栅极输出引脚130-133分别连接。相倍增器驱动器的信道A上的栅极130和栅极131被用于驱动信道A电压调节器的上栅极和下栅极，下面将更完整地予以说明。类似地，相倍增器驱动器的栅极132和栅极133输出被用于驱动信道B上的电压调节器的上栅极和下栅极。

现参考图2，示出了电压调节电路中的相倍增器驱动器202的实现，该电压调节电路包括两个独立信道上的一对电压调节器。相倍增器驱动器202被配置成经由输入端203从主控制块204接收输入PWM控制信号。主控制块204感测与各个相倍增器驱动器202的信道A相关联的相节点206处的输出和与各个相倍增器驱动器202的信道B相关联的相节点208处的输出。施加给各个相倍增器驱动器202的PWM信号被用来生成用于四个电压调节器电路中的每一个的上、下功率开关晶体管的上、下栅极控制信号。来自电压相倍增器驱动器202A的信道A栅极控制信号被施加给晶体管210，而用于信道B的栅极控制信号被施加给晶体管212。同样，用于相倍增器驱动器202B的信道A的栅极控制信号被施加给晶体管214，而与信道B相关联的栅极驱动信号被施加给与信道B相关联的晶体管216。连接至相倍增器驱动器202的四个电压调节电路中的每一个包括连接在节点206和208与输出电压节点220之间的电感器218。电容器222连接在输出电压节点220与接地之间。

图2示出在常规电流平衡方案情况下相倍增器的使用。常规的电流平衡方案可在稳定状态条件下保持相节点206和208各自的相电流彼此接近。通过感测各个相节点206和208处的相电流，可根据相电流与平均相电流之间的误差调节各相的占空比PWM。然而，该电路系统可能难以在高频瞬态事件情况下保持良好的相电流。常规的相平衡方案将调节相PWM脉冲的占空比以保持相电流平衡。为避免对电压调节的冲击，电流平衡回路增益和带宽均受到限制。因此，在高频瞬态事件下相电流平衡得不到改善。

现参考图3，其中示出了相倍增器电路的简化控制框图。如图2所示，PWM输入信号300从主控制块204施加给相倍增器电路302。相倍增器电路302还经由输入端303从信道A和信道B接收被监测的相电流。基于在输入端303上感测到的来自每一个相关联的相节点的电流ISENA和ISENB，相倍增器电路302分别产生用于相位A驱动器304和相位B驱动器306的PWM控制信号PWMA和PWMB。

现在来参照图4，其中示出了不包括如下所述的相交换功能的相倍增器的工作波形。输入PWM信号402的占空比可基于即时负载电流404而发生改变。当负载电流404以接近相电流切换频率的极高速率变化时，相电流可能远离平均电流，从而导致相A电流与相B电流之间的严重相电流不平衡。当负载电流以接近该切换频率的速率切换时，仅一侧(A或B)将承受大负载。即，较高的负载电流要求将始终出现在同一相上。其结果是，一个相将传导显著较多的电流，而相反的相将开始传导较少电流。这是关于由线406表示的相A电流和由线408表示的相B电流说明的。当负载电流404在点410处开始切换时，相A电流406与相B电流408之间的差别开始急剧增大。控制器不能改善相电流平衡，因为它只控制总电流。在不包括相交换功能的相倍增器中，输入PWM信号402仅在B信道-以PWM B信号412的形式-与A信道-以PWM A信号414的形式-之间切换。因此，PWM信号402的PWM脉冲仅在PWM B信号412与PWM A信号414之间交替。

现在同时参考图5，利用了相交换功能的相倍增器可提供如图5所示的工作波形。通过监测信道A相电流502和信道B相电流504，相倍增器控制器可实现一种相交换方案，将来自PWM输入信号506的PWM脉冲发送至信道A的PWM A信号508或信道B的PWM信号B 510。选择的信道是基于哪个相在特定的时间点上具有较小相电流，而不是以交替方式来选择这些相。因此，当使用相交换方案时，当负载电流512以接近切换频率的速率开始变化时，相A电流502与相B电流504之间的差将不会急剧增大。

例如，如图5所示，因为递增负载，相B电流504在时间T₅时小于相A电流502。利用相交换方案，相B信号510将在时间T₅时被再次开启，以提供附加的PWM脉冲514以将相B电流504推至更接近平均电流，而不是将PWM脉冲提供给信道A。同样，在时间T₉时，通过经由PWMA信号508施加第二PWM脉冲516将相位A电流502再次开启。这就阻止相位A电流502降落至过低的水平。将图4中的相电流A 406和相电流B 408与图5中的相电流A 502和相电流B 504相比，可以看出通过相交换方案显著改善了相电流差。

现在参考图6，其中示出了根据本发明内容用于在相倍增器控制器电路中实现相交换方案的电路的简化框图。电流比较电路602在电流源603处接收相A电流而生成I_SENA电流，并使用电流源605处的相B电流产生电流比较器602中感测到的I_SENB电流。如果I_SENA电流大于I_SENB电流，则电流比较器602的驱动端B输出被驱动至逻辑高电平。如果I_SENB电流大于I_SENA电流，则驱动端A输出取决于哪个相电流较低而被驱动至逻辑“高”电平。电流比较器602监测感测到的响应于监测到的相电流所生成的电流，并将驱动端A或驱动端B信号驱动至逻辑高电平。载有较少电流的相其驱动端信号将被置为高电平。驱动端A输出和驱动端B输出分别被提供给与非门604和606的输入端。SELA信道控制信号被提供给与非门604的第二输入端，而SELB信道信号被提供给与非门606。SELA和SELB控制信号从JK触发器608的Q和Q输出端提供。

与非门604和606的输出被提供给第三与非门610的输入端。与非门610的输出被施加给反相器612的输入端和JK触发器608的k输入端。反相器612的输出被提供给JK触发器608的J输入端。PWM信号PWM_输入被提供给JK触发器608的时钟输入端。JK触发器608控制向哪个相提供输入PWM时钟信号脉冲。JK触发器608的输出端分别包括相反极性的数字信道SELA和SELB。这些信号被用来选择向哪个相发送PWM信号。

在平衡良好的情况下，JK触发器608将在SELA＝1与SELB＝1之间来回切换。如果因为负载瞬态现象而在相A电流与相B电流之间出现相当大的不匹配电流水平，则相A或相B的相电流将需要在一行中启动两次或更多次，以使一个相的相电流赶上另一相的相电流。在此情况下，触发器608将不在A与B之间切换，但会将电流选择信号保持于逻辑高电平以便用于相电流太低的下一PWM脉冲。例如，如果相A电流刚完成启动，但仍比相B电流小，则驱动端A信号会保持在高电平。此外，SELA会保持在高电平，使J输入端为逻辑低电平，而k输入端为逻辑高电平，迫使JK触发器608保持前一状态。SELA信号会保持于逻辑高电平，而SELB信号会保持于逻辑低电平。

现在参考图7，示出的是对图6的电路系统的操作做一般性描述的流程图。最开始，在步骤702，电流源603和605响应于信道A和B中的每一个中的相电流产生电流感测信号。在询问步骤704，电流比较电路602确定是I_SENA还是I_SENB电流更大。如果确定I_SENA电流更大，则在步骤706将驱动端B控制信号驱动成逻辑高电平，表明在下一时钟周期期间应当开启相B电流，而且应当将来自PWM信号的相关脉冲施加给PWMB信号。查询步骤708确定相控制器电路系统当前开启的是哪个相。如果相A是当前开启的，则控制器在步骤710切换至相B。如果控制器当前开启的是相B，则控制前进至步骤712，而且相B保持开启。

如果询问步骤704确定I_SENB信号更大，则控制前进至步骤714以将驱动端A控制信号驱动为高。这就提供了一个指示：在下一PWM脉冲周期期间应当开启信道A的相。询问步骤716确定器件的当前活动相，而且如果相B当前开启，则控制器在步骤718切换至相A。如果当前在询问步骤716确定相A是活动的，则相A在步骤720保持活动，以进一步增大相A电流以限制相A与相B电流之间的差。从步骤710、712、718以及720，控制返回步骤720，以再次生成电流感测信号并控制下一PWM时钟周期的相选择。

现在参考图8，示出的是包括交换功能的PWM控制器的模拟结果。波形802示出相A电感器电流，而线804示出相B电感器电流。当系统突然需要如线806所示的更高输出电流时，相A电流802将启动较长时间以提供必须的电流。然而，当假定相B电流804启动时，它不会接收如此长的PWM脉冲。因此，相B将比相A承载较少电流。然后系统将交换启动顺序，并使相B能再次启动以赶上与相A的差距。这在负载瞬态现象下产生较好的电流平衡。

当相倍增电路中出现电流不匹配时，这两个相负载的电流不相等，从而妨碍了获得多相调节的全部好处。这会引起不均匀的热耗散，而且会损坏开关晶体管或负载电路系统。

现在参考图9，示出的是用于响应于单个PWM输入提供两个PWM输出信号的电路系统的框图。所提供的PWM信号彼此同相，而且可通过在相A和B之间切换PWM输入而获得。当执行此操作时，输出PWM频率是各相PWM输入频率的一半。这在其中在没有之前描述的负载瞬态现象时存在平衡电流的情况下是有好处的。使用该PWM控制器、关于图1公开的相倍增器驱动器和外部组件，电压调节器的相数可倍增。这使得电路设计者能够增加已经使用多相功率解决方案的相和系统的数量。通过集成电流平衡，将能减轻当使用单个PWM输出驱动多个电感器信道时可能会产生的问题。

图9是图1的控制逻辑102和电流平衡块104的框图。电流平衡块104的输出被提供给图1的输出驱动器112。控制逻辑部分102包括JK触发器902。反相器904的输入端接地，而其输出端连接至JK触发器902的J输入端。JK触发器902的k输出端也接地。连接JK触发器902的CLK输入端以接收PWM输入信号PWM输入。PWM输入信号还被提供给延时电路906。延时电路906的输出端连接至与门908和910的一个输入端。与门908的第二输入端连接至JK触发器902的Q输出端以接收SELA信号。与门910的第二输入端连接至JK触发器902的Q输入端以接收SELB信号。与门908的输出构成PWMA信号，而与门910上的输出构成PWMB信号，PWMA信号和PWMB信号中的每一个均被提供给电流平衡块104。

触发器902的输出包括相反极性的数字信号。因此，当SELA处于逻辑高电平时，SELB处于逻辑低电平。同样，当SELB处于逻辑高电平时，SELA处于逻辑低电平。当在PWM输入信号上检测到PWM上升沿时，触发器1302的状态切换。这使最近未启动的相的选择线变成逻辑高电平。例如，如果相A接收到前一PWM脉冲，则PWM输入信号的上升沿会将SELB切换至逻辑高电平，使相B接收即将到来的PWM脉冲。此控制逻辑可以多种方式来实现，而图9的示图仅包括其一种变化。最相关的特征是单个PWM脉冲可以在多个输出之间来回切换。

图10提供了在相A 1004与相B 1006之间切换的PWM脉冲1002的示图。PWM信号1002的脉冲1008在1010处被提供给相B。下一脉冲1012在1014处被提供给相A 1004。此过程继续，其中脉冲在相B与相A之间来回切换。然而，仅在多个输出之间切换PWM输入不足以建立相倍增驱动器，原因在于驱动器之间的传播延时和系统中会产生严重的电流不匹配的其它不匹配现象。此外，因为主PMM控制器仅监测到两相的平均电流，所以它不能确定电流在从原始信号产生的两个PWM脉冲应变之间是否不平衡。因此，需要电流平衡方案来解决该对相之间的电流共享。

图11示出通过调制PWM脉冲的后沿使一对相之间的电流平衡的方式。通过调节PWM脉冲1104的后沿1102可修正独立的功率系之间的不匹配。虽然不可能在不中断电压反馈的情况下缩短PWM脉冲，但可通过添加偏移(offset)使脉冲人为地缩短。为实现这一目的，对各个PWM脉冲1104添加固定的延长。这将对输出调节电压有暂时效果，直到电压回路修正它。然后，如果此延时被去除，则实际上看起来该脉冲已经被缩短。

现在参考图12，其中示出了图9中所示的电流平衡块104的功能框图。一对电流感测放大器(未示出)从各个相节点产生感测电流，该电流作为输入相A电流和相B电流被施加给多个电流源1200。各个电流源被用来响应于各个感测到的相电流信号产生感测电流。因此，电流I_SENA、I_SENA2、I_SENB2以及I_SENB从电流源1200中的每一个产生。感测电流I_SENA2和I_SENB2的一个镜像在1202处求和，并在1203处除以2以产生平均电流I_AVG。在求和节点1204从I_SENA减去I_AVG电流以产生差电流I_CORB。同样，在节点1206处从电流I_SENB减去平均电流I_AVG以产生差电流I_CORA。差电流I_CORA与差电流I_CORB大小相等极性相反。使差电流I_CORB和I_CORA中的每一个通过连接在节点1212与Vref节点1214之间连接的电阻器R_COR 1210来产生校正电压V_CORB和校正电压V_CORA。如果I_COR为正，则增大V_COR的电平。如果I_COR为负，则减小V_COR。

现在参考图13，其中示出了用于生成关于图11所描述的下降沿调制的电路系统的框图。同一电路系统可用于信道A和信道B中的每一个。相PWM信号PWMA或PWMB在输入节点1300处被施加给反相器1306的输入端和或门1308的输入端。反相器1306的输出端连接至斜坡发生器1302。斜坡发生器1302的输出端连接至比较器1304的反相输入端。连接比较器1304的非反相输入端，取决于正在处理信道A还是信道B，接收V_CORA或V_CORB电压校正信号。比较器1304的输出端连接至或门1308的另一个输入端。或门1308的输出端取决于正在处理哪个信道而为A或B信道提供PWM输出信号。当节点1300处出现上升沿时，脉冲的上升沿立刻传至或门1308的输出端。然而，当节点1300处的PWM信号走低时，PWM信号的下降沿启动固定速度上升斜坡发生器1302。输出的PWM信号将不再下降，直到比较器1304确定斜坡电压高于V_COR电压。因此，如果V_CORB高于V_CORA，相B的PWM脉冲将长于相A的PWM脉冲。

现在参考图14，其中示出了描述实现下降沿调制的方式的流程图。在步骤1402，根据之前关于图12所描述的方式生成校正电压V_COR。在步骤1404接收PWM信号，询问步骤1406确定是否已经接收到PWM信号的上升沿或下降沿。如果接收到PWM信号的上升沿，则在步骤1408自动使其通过。这是因为事实上如关于图11所描述调制仅对于信号的下降沿而不对前沿发生。如果询问步骤1406确定已经接收到PWM信号的下降沿，则在步骤1402启动斜坡发生器以产生斜坡信号。询问步骤1412确定斜坡发生器1302生成的斜坡电压是否超过校正电压V_COR。如果不是，控制返回步骤1412以继续比较斜坡电压和校正电压。一旦确定斜坡电压大于校正电压，则在步骤1416输出PWM信号的下降沿。这将在输出PWM信号的下降沿上提供一个等于斜坡电压超过校正电压所用时间的延时。

图15示出使用如上所述的PWM下降沿调制扩展的电路系统的模拟结果。波形1502包括斜坡发生器输出，而波形1504包括V_COR电压。在附图的下半部是PWM输入和输出信号。波形1506是原始信号，而波形1508是PWM输出，其已经使用所描述的电流平衡方案被扩展了量1510。

图16示出了模拟结果，表明电流平衡方案将有助于平衡由单个PWM信号驱动的一对相。最开始，这些相不平衡，相1602下移，而相1604缓慢上移。到曲线图结尾，已经去除了信号之间的不平衡，两相在相等的电流下运行。使用所描述的系统，可从单个PWM信号生成两个电流平衡的PWM信道。这有助于顾客方便地改进他们现有的系统，以处理更高的负载电流，或在板重新设计最小的情况下提高重负荷下的效率。

得益于本发明所公开的内容，本领域技术人员将能理解，此相倍增器提供处理更高负载电流的能力。应当理解的是，本文中的附图和详细描述应被认为是说明性而不是限制的，而且并不旨在受限于所公开的特定形式和示例。反之，，所包括的是未背离本发明如所附权利要求所限定的精神和范围的对本领域的普通技术人员而言明显的任何进一步修改、变化、重新排列、替换、替代物、设计选择以及实施方式。因此，旨在使所附权利要求被解释为包含所有这些进一步修改、变化、重新排列、替换、替代物、设计选择以及实施方式。

Claims

1.一种相倍增器驱动器电路，包括：

第一输入，用于接收输入PWM驱动信号；

第一控制逻辑，用于响应于所述输入PWM驱动信号生成第一输出PWM驱动信号和第二输出PWM驱动信号；

其中在第一工作模式下，所述输入PWM驱动信号的交变脉冲分别作为所述第一输出PWM驱动信号和所述第二PWM输出驱动信号输出；

其中在第二工作模式下，当与所述第二输出PWM驱动信号相关联的第二相电流超过与所述第一输出PWM驱动信号相关联的第一相电流时，所述输入PWM驱动信号被提供作为所述第一输出PWM驱动信号，而当与所述第一输出PWM信号相关联的所述第一相电流超过与所述第二输出PWM信号相关联的所述第二相电流时，所述输入PWM驱动信号被提供作为所述第二输出PWM驱动信号；

第二控制逻辑，用于响应于与所述第一相电流相关联的第一电流与平均电流之差向所述第一输出PWM驱动信号的下降沿添加偏移，且用于响应于与所述第二相电流相关联的第二电流与所述平均电流之差向所述第二输出PWM信号的下降沿添加所述偏移，其中所述平均电流是所述第一电流与所述第二电流的平均值；以及

驱动电路系统，用于响应于所述第一输出PWM驱动信号和所述第二输出PWM驱动信号中的每一个产生驱动信号。

2.如权利要求1所述的相倍增器驱动器电路，其特征在于，所述第一控制逻辑还包括比较器，所述比较器用于确定所述第一相电流与所述第二相电流中的较大者，并产生指示是所述第一相电流较大还是所述第二相电流较大的控制信号。

3.如权利要求2所述的相倍增器驱动器电路，其特征在于，所述第一控制逻辑还包括：

选择逻辑，其用于在所述第二工作模式下，响应于所述比较器的所述控制信号，当所述第二相电流超过所述第一相电流时，选择所述输入PWM驱动信号被提供作为所述第一输出PWM驱动信号，而当所述第一相电流超过所述第二相电流时，选择所述输入PWM驱动信号被提供作为所述第二输出PWM驱动信号；以及

锁存器，用于将PWM控制信号锁存为所述第一工作模式或所述第二工作模式。

4.如权利要求2所述的相倍增器驱动器电路，其特征在于，还包括感测电路系统，所述感测电路系统用于响应于所述第一相电流产生第一感测电流，响应于所述第二相电流产生第二感测电流。

5.如权利要求1所述的相倍增器驱动器电路，其特征在于，所述第二控制逻辑还包括：

感测电路系统，用于产生与所述第一相电流和所述第二相电流中的每一个相关联的感测电流；

求平均电路系统，用于确定与所述第一相电流和所述第二相电流中的每一个相关联的所述感测电流的平均值；以及

求和电路系统，用于从与所述第一相电流和所述第二相电流相关联的所述感测电流中的每一个中减去所述感测电流的平均值，以产生与所述第一相电流和所述第二相电流相关联的校正信号。

6.如权利要求5所述的相倍增器驱动器电路，其特征在于，所述第二控制逻辑还包括：

斜坡电路，用于响应于所述PWM输入驱动信号的下降沿生成斜坡电压；

比较器，用于将所述斜坡电压与与所述第一相电流和所述第二相电流中的一个相关联的校正信号比较，并在所述斜坡电压超过所述校正信号时产生控制输出；以及

门逻辑，用于在接收到所述PWM输入驱动信号时输出其前沿，且响应于所述控制输出延迟所述PWM输入驱动信号的后沿。

7.一种相倍增器驱动器电路，包括：

第一输入，用于接收输入PWM驱动信号；

第一控制逻辑，用于响应于所述输入PWM驱动信号产生第一输出PWM驱动信号和第二输出PWM驱动信号；

其中在第二工作模式下，当与所述第二输出PWM驱动信号相关联的第二相电流超过与所述第一输出PWM驱动信号相关联的第一相电流时，所述输入PWM驱动信号被提供作为所述第一输出PWM驱动信号，而当与所述第一输出PWM信号相关联的所述第一相电流超过与所述第二输出PWM信号相关联的所述第二相电流时，所述输入PWM驱动信号被提供作为所述第二输出PWM驱动信号；以及

8.如权利要求7所述的相倍增器驱动器电路，其特征在于，所述第一控制逻辑还包括比较器，所述比较器用于确定所述第一相电流与所述第二相电流中的较大者，并产生指示是所述第一相电流较大还是所述第二相电流较大的控制信号。

9.如权利要求8所述的相倍增器驱动器电路，其特征在于，所述第一控制逻辑还包括：

10.如权利要求8所述的相倍增器驱动器电路，其特征在于，还包括感测电路系统，所述感测电路系统用于响应于所述第一相电流产生第一感测电流，响应于所述第二相电流产生第二感测电流。

11.一种相倍增器驱动器电路，包括：

第一输入，用于接收输入PWM驱动信号；

12.如权利要求11所述的相倍增器驱动器电路，其特征在于，所述第二控制逻辑还包括：

感测电路系统，用于产生与所述第一相电流和所述第二相电流相关联的感测电流；

13.如权利要求12所述的相倍增器驱动器电路，其特征在于，所述第二控制逻辑还包括：

斜坡电路，用于响应于所述PWM输入驱动信号的下降沿产生斜坡电压；

比较器，用于将所述斜坡电压与与所述第一相电流和所述第二相电流中的一个相关联的所述校正信号比较，并在所述斜坡电压超过所述校正信号时产生控制输出；以及

14.一种用于从单个输入PWM驱动信号生成多相PWM信号的方法，包括以下步骤：

接收所述输入PWM驱动信号；

在第一工作模式中生成第一输出PWM驱动信号和第二输出PWM驱动信号，其中所述输入PWM驱动的交变脉冲响应于所述输入PWM驱动信号分别被输出作为所述第一输出PWM驱动信号和所述第二PWM输出驱动信号；

在第二工作模式中生成所述第一输出PWM驱动信号和所述第二PWM输出驱动信号，其中当与所述第二输出PWM驱动信号相关联的第二相电流超过与所述第一输出PWM驱动信号相关联的第一相电流时，所述输入PWM驱动信号被提供作为所述第一输出PWM驱动信号，而当与所述第一输出PWM信号相关联的所述第一相电流超过与所述第二输出PWM信号相关联的所述第二相电流时，所述输入PWM驱动信号被提供作为所述第二输出PWM驱动信号；

响应于与所述第一相电流相关联的第一电流与平均电流之差对所述第一输出PWM驱动信号的下降沿添加偏移；

响应于与所述第二相电流相关联的第二电流与所述平均电流之差向所述第二输出PWM信号的下降沿添加所述偏移，其中所述平均电流是所述第一电流与所述第二电流的平均值；以及

响应于所述第一输出PWM驱动信号和所述第二输出PWM驱动信号中的每一个产生驱动信号。

15.如权利要求14所述的方法，其特征在于，所述在所述第二模式中生成的步骤还包括确定所述第一相电流与所述第二相电流中的较大者、以及生成指示是所述第一相电流较大还是所述第二相电流较大的控制信号的步骤。

16.如权利要求15所述的方法，其特征在于，所述在所述第二模式中生成的步骤还包括以下步骤：

在所述第二工作模式下，响应于所述控制信号，当所述第二相电流超过所述第一相电流时，选择所述输入PWM驱动信号被提供作为所述第一输出PWM驱动信号，而当所述第一相电流超过所述第二相电流时，选择所述输入PWM驱动信号被提供作为所述第二输出PWM驱动信号；

将PWM控制信号锁存为所述第一工作模式或所述第二工作模式。

17.如权利要求15所述的方法，其特征在于，还包括响应于所述第一相电流生成第一感测电流、响应于所述第二相电流生成第二感测电流的步骤。

18.如权利要求14所述的方法，其特征在于，所述添加偏移的步骤还包括以下步骤：

生成与所述第一相电流和所述第二相电流相关联的感测电流；

确定与所述第一相电流和所述第二相电流中的每一个相关联的感测电流的平均值；

从与所述第一相电流和所述第二相电流相关联的感测电流中的每一个中减去所述感测电流的平均值，生成与所述第一相电流和所述第二相电流相关联的校正信号。

19.如权利要求18所述的方法，其特征在于，所述添加偏移的步骤还包括以下步骤：

响应于所述PWM输入驱动信号的下降沿生成斜坡电压；

将所述斜坡电压与与所述第一相电流和所述第二相电流之一相关联的校正信号比较；

当所述斜坡电压超过所述校正信号时生成控制输出；

当接收到所述PWM输入驱动信号时输出所述PWM输入驱动信号的前沿；以及

响应于所述控制输出延迟输出所述PWM输入驱动信号的后沿。