CN101710476B

CN101710476B - 显示面板

Info

Publication number: CN101710476B
Application number: CN 200910112844
Authority: CN
Inventors: 廖元亿; 卓世家; 陈益正
Original assignee: Fujian Huaying Display Technology Co Ltd; Chunghwa Picture Tubes Ltd
Current assignee: CPT DISPLAY TECHNOLOGY (SHENZHEN)CO., LTD.
Priority date: 2009-11-25
Filing date: 2009-11-25
Publication date: 2012-07-04
Anticipated expiration: 2029-11-25
Also published as: CN101710476A

Abstract

本发明提供一种显示面板。显示面板的多个第一移位缓存器输出多个第一驱动信号。显示面板的多个第二移位缓存器输出多个第二驱动信号。显示面板的多个第一与门输出多个第一扫描信号，其中第i个第一与门依据第i个第一驱动信号与第i个第二驱动信号产生第i个第一扫描信号。显示面板的多个第二与门输出多个第二扫描信号，其中第i个第二与门用以依据第i个第二驱动信号与第(i+1)个第一驱动信号产生第i个第二扫描信号，i为整数且1≤i≤N，且N为正整数。本发明在同一时间中只有一列的画素会被驱动，使显示数据只会写入一列的画素中，以避免画素充电不足而造成的画面异常的现象。

Description

显示面板

【技术领域】

本发明是有关于一种显示面板，且特别是有关于一种液晶显示面板。

【背景技术】

近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。

为了要将液晶显示器的制作成本压低，已有部份厂商提出直接在玻璃基板上利用薄膜晶体管制作成多级移位缓存器，用来取代传统所惯用的闸极驱动芯片，以降低液晶显示器的制作成本。依据电路设计的不同，可能会将基板中央作为显示区域，以致于会将闸极驱动电路分成两部份并设置在基板的两侧。

图1为一传统显示器的系统示意图。请参照图1，在显示器100中，闸极驱动电路130会分成两部份(即130_1及130_2)，并分别设置于显示面板110中画素数组120的两侧。闸极驱动电路130_1会输出驱动信号Sgate1、Sgate3、Sgate5、.....等，以驱动画素数组120中奇数列的画素。同样地，闸极驱动电路130_2会输出驱动信号Sgate2、Sgate4、Sgate6、.....等，以驱动画素数组120中偶数列的画素。源极驱动器150则会输出显示数据至显示面板110的画素数组120。

图2为图1中传统显示器的闸极驱动波形示意图。请参照图1及图2，当启动信号STV1形成脉波时，移位缓存器131、133、135、137、...等会位移启动信号STV1的脉波，以将启动信号STV1的脉波依序传送至移位缓存器131、133、135、137、...等。接着，启动信号STV2会形成脉波，并且移位缓存器132、134、136、138、...等会位移启动信号STV2的脉波，以将启动信号STV2的脉波依序传送至移位缓存器132、134、136、138、...等。

当移位缓存器131接收到启动信号STV1的脉波且时序信号CK1形成脉波时，移位缓存器131会输出形成脉波的驱动信号Sgate1以驱动画素数组120中奇数列的画素。同样地，当移位缓存器132接收到启动信号STV2的脉波且时序信号CK2形成脉波时，移位缓存器132会输出形成脉波的驱动信号Sgate2以驱动画素数组120中偶数列的画素。据此，其余移位缓存器(如133、134、...等)可参照上述说明理解并输出对应的驱动信号(如Sgate3、Sgate4、...等)。在驱动信号未形成脉波时，移位缓存器131、132、133、134、...等会输出低准位闸极电压VGL。

依照图2所示，奇数驱动信号(如Sgate1、Sgate3、...等)的脉波于时序上会与相邻的偶数驱动信号(如Sgate2、Sgate4、...等)的脉波重叠。由于驱动信号间脉波重叠的关系，会造成源极驱动器150的显示数据同时写入至两列画素中。因此，会增加源极驱动器150的电力负荷，以致于无法提供足够的电力而导致画素可能会充电不足。若画素充电不足的话，则显示面板110无法正常显示，进而会发生画面异常的现象。

【发明内容】

本发明所要解决的技术问题在于提供一种显示面板，可避免一显示数据写入至多个画素中，以避免画素充电不足而引起画面异常的情况。

本发明采用以下两个技术方案解决上述技术问题；

技术方案之一：

一种显示面板，包括：

一基板；

一画素数组，设置在该基板；

多个第一移位缓存器，设置在该基板，该些第一移位缓存器相互串接，以依据一第一时序信号与该第一时序信号的反相信号逐一位移一第一启动信号，并据以输出(N+1)个第一驱动信号，N为正整数；

多个第二移位缓存器，设置在该基板，该些第二移位缓存器相互串接，以依据一第二时序信号以及该第二时序信号的反相信号逐一位移一第二启动信号，并据以输出N个第二驱动信号；

N个第一与门，设置在该基板，并输出N个第一扫描信号，其中第i个第一与门依据第i个第一驱动信号与第i个第二驱动信号而产生第i个第一扫描信号，i为整数且1≤i≤N；以及

N个第二与门，设置在该基板，并输出N个第二扫描信号，其中第i个第二与门依据第(i+1)个第一驱动信号与第i个第二驱动信号而产生第i个第二扫描信号，其中，所述第一扫描信号及所述第二扫描信号用来驱动所述画素数组。

所述第一扫描信号与所述第二扫描信号在时序上为相互交叉且互不重叠。

所述第一扫描信号驱动所述画素数组中位于奇数列的画素，所述第二扫描信号驱动所述画素数组中位于偶数列的画素。

其中所述第i个第一驱动信号与第i个第二驱动信号在时序上部分重叠。

所述第一移位缓存器与所述第一与门分别设置在所述画素数组的一第一侧，所述第二移位缓存器与所述第二与门分别设置在所述画素数组的一第二侧。

还包括：

一第一信号配线，设置在该基板，并位于所述画素数组的第一侧，该第一信号配线传送所述第一时序信号至所述第一移位缓存器；

一第二信号配线，设置在该基板，并位于所述画素数组的第一侧，该第二信号配线传送所述第一时序信号的反相信号至所述第一移位缓存器；

一第三信号配线，设置在该基板，并位于所述画素数组的第二侧，该第三信号配线传送所述第二时序信号至所述第二移位缓存器；以及

一第四信号配线，设置在该基板，并位于所述画素数组的第二侧，该第四信号配线传送所述第二时序信号的反相信号至所述第二移位缓存器。

技术方案之二；

一种显示面板，包括：

一基板；

一画素数组，设置在该基板；

多个第一移位缓存器，设置在该基板，所述第一移位缓存器相互串接，以依据一第一时序信号与该第一时序信号的反相信号逐一位移一第一启动信号，并据以输出N个第一驱动信号，N为正整数；

多个第二移位缓存器，设置在该基板，所述第二移位缓存器相互串接，以依据一第二时序信号以及该第二时序信号的反相信号逐一位移一第二启动信号，并据以输出N个第二驱动信号；

N个第一与门，设置在该基板，并输出N个第一扫描信号，其中第(2i-1)个第一与门依据第(2i-1)个第一驱动信号与所述第二时序信号而产生第(2i-1)个第一扫描信号，且第(2i)个第一与门依据第(2i)个第一驱动信号与所述第二时序信号的反相信号而产生第(2i)个第一扫描信号，i为整数且1≤i≤(N/2)；以及

N个第二与门，设置在该基板，并输出N个第二扫描信号，其中第(2i-1)个第二与门依据第(2i-1)个第二驱动信号与所述第一时序信号的反相信号而产生第(2i-1)个第二扫描信号，第(2i)个第二与门依据第(2i)个第二驱动信号与所述第一时序信号而产生第(2i)个第二扫描信号，其中，所述第一扫描信号及所述第二扫描信号驱动所述画素数组。

其中所述第一扫描信号与所述第二扫描信号在时序上为相互交叉且互不重叠。

其中所述第一扫描信号驱动所述画素数组中位于奇数列的画素，且所述第二扫描信号驱动所述画素数组中位于偶数列的画素。

其中第i个第一驱动信号与第i个第二驱动信号在时序上部分重叠。

其中所述第一移位缓存器与所述第一与门分别设置在所述画素数组的一第一侧，且所述第二移位缓存器与所述第二与门分别设置在所述画素数组的一第二侧。

还包括：

一第三信号配线，设置在该基板，并位于所述画素数组的第二侧，该第三信号配线传送所述第二时序信号至所述第二移位缓存器；

一第四信号配线，设置在该基板，并位于所述画素数组的第二侧，该第四信号配线传送所述第二时序信号的反相信号至所述第二移位缓存器；

一第五信号配线，设置在该基板，并位于所述画素数组的第一侧，该第五信号配线传送所述第二时序信号的反相信号至第(2i)个第一与门；

一第六信号配线，设置在该基板，并位于所述画素数组的第一侧，该第六信号配线传送所述第二时序信号至第(2i-1)个第一与门；

一第七信号配线，设置在该基板，并位于所述画素数组的第二侧，该第七信号配线传送所述第一时序信号的反相信号至第(2i-1)个第二与门；以及

一第八信号配线，设置在该基板，并位于所述画素数组的第二侧，该第八信号配线传送所述第一时序信号至第(2i)个第二与门。

本发明所述的显示面板优点在于：每一第一与门依据对应的第一驱动信号及与其信号重叠的第二驱动信号或时序信号产生第一扫描信号，并且每一第二与门依据对应的第二驱动信号及与其信号重叠的第一驱动信号或时序信号产生第二扫描信号。因此，在同一时间中只有一列的画素会被驱动，以使显示数据只会写入一列的画素中，以避免画素充电不足而造成的画面异常的现象。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1为传统显示器的系统示意图。

图2为图1中传统显示器的闸极驱动波形示意图。

图3为依据本发明第一实施例的显示器的系统示意图。

图4为依据本发明第一实施例的驱动波形示意图。

图5为依据本发明第二实施例的显示器的系统示意图。

图6为依据本发明第二实施例的驱动波形示意图。

【具体实施方式】

第一实施例

图3为本发明第一实施例的显示器的系统示意图。请参照图3，显示器300包括显示面板310、源极驱动器350。显示面板310包括画素数组320、以与门极驱动电路330_1及330_2。在本实施例中，闸极驱动电路330_1设置于显示面板310的基板上，且位于画素数组320的右侧(即第一侧)。闸极驱动电路330_2设置于显示面板310基板上，且位于画素数组320的左侧(即第二侧)。并且，在显示面板310的基板上的画素数组320即为显示面板310的显示区域，而闸极驱动电路330_1及330_2的设置区域则为显示面板310的非显示区域。

源极驱动器350输出显示数据至显示面板310的画素数组320。闸极驱动电路330_1会输出扫描信号SSC1、SSC3、SSC5、.....等(即第一扫描信号)，以驱动画素数组320中奇数列的画素。同样地，闸极驱动电路330_2会输出驱动信号SSC2、SSC4、SSC6、.....等(即第二扫描信号)，以驱动画素数组320中偶数列的画素。在画素数组320中的画素被驱动后，源极驱动器350会输出对应的显示数据写入至驱动的画素中。

闸极驱动电路330_1包括移位缓存器331、333、335、337、...等(即第一移位缓存器)与与门A31、A33、A35、A37、...等(即第一与门)。移位缓存器331、333、335、337、...等同时接收时序信号CK1(即第一时序信号)、时序信号CKB1(即第一时序信号的反相信号)及低准位闸极电压VGL。其中，时序信号CK1透过显示面板310的基板上的信号配线LS1传送至移位缓存器331、333、335、337、...等，时序信号CKB1透过显示面板310的基板上的信号配线LS2传送至移位缓存器331、333、335、337、...等，低准位闸极电压VGL透过显示面板310的基板上的电压配线LV1传送至移位缓存器331、333、335、337、...等。并且，信号配线LS1、LS2及电压配线LV1可设置于闸极驱动电路330_1中。移位缓存器331、333、335、337、...等会相互串接以形成移位缓存器串行，并依据时序信号CK1及CKB1逐一位移第一启动信号STV1。

闸极驱动电路330_2包括移位缓存器332、334、336、338、...等(即第二移位缓存器)与与门A32、A34、A36、A38、...等(即第二与门)。移位缓存器332、334、336、338、...等接收时序信号CK2(即第二时序信号)、时序信号CKB2(即第二时序信号的反相信号)及低准位闸极电压VGL。其中，时序信号CK2透过显示面板310基板上的信号配线LS3传送至移位缓存器332、334、336、338、...等，时序信号CKB2透过显示面板310基板上的信号配线LS4传送至移位缓存器332、334、336、338、...等，低准位闸极电压VGL透过显示面板310基板上的电压配线LV2传送至移位缓存器332、334、336、338、...等。并且，信号配线LS3、LS4及电压配线LV2可设置于闸极驱动电路330_2中。移位缓存器332、334、336、338、...等会形成移位缓存器串行，并依据时序信号CK2及CKB2逐一位移第二启动信号STV2。

此外，移位缓存器331、333、335、337、...等则分别依据时序信号CK1、时序信号CKB1及启动信号STV1依序输出驱动信号SDR1、SDR3、SDR5、SDR7...等，其中时序信号CK1、时序信号CKB1及启动信号STV1的波形可参照图2所示。进一步来说，当移位缓存器331接收到启动信号STV1的脉波且时序信号CK1形成脉波时，移位缓存器331会输出形成脉波的驱动信号SDR1。

同样地，当移位缓存器333接收到启动信号STV1的脉波且时序信号CK1形成脉波时，移位缓存器333会输出形成脉波的驱动信号SDR3。而其余移位缓存器(如335、337、...等)则可参照上述说明，并分别输出对应的驱动信号(如SDR5、SDR7、...等)。其中，驱动信号SDR1、SDR3、...等的波形可分别参照图2所示驱动信号Sgate1、Sgate3、...等的波形。

移位缓存器332、334、336、338...等则分别依据时序信号CK2、时序信号CKB2及启动信号STV2依序输出驱动信号SDR2、SDR4、SDR6、SDR8、...等。其中，时序信号CK2、时序信号CKB2及启动信号STV2的波形可参照图2所示。进一步来说，当移位缓存器332接收到启动信号STV2的脉波且时序信号CK2形成脉波时，移位缓存器332会输出形成脉波的驱动信号SDR1。

同样地，当移位缓存器334接收到启动信号STV2的脉波且时序信号CK2形成脉波时，移位缓存器334会输出形成脉波的驱动信号SDR4。而其余移位缓存器(如336、338、...等)则可参照上述说明运作，分别输出对应的驱动信号(如SDR6、SDR8、...等)。其中，驱动信号SDR2、SDR4、...等的波形可参照图2所示驱动信号Sgate2、Sgate4、...等的波形。此外，当移位缓存器331、332、333、334、...等在输出未形成脉波的驱动信号时(亦即输出低电压准位时)，会输出低准位闸极电压VGL。

图4为本发明第一实施例的驱动波形示意图。请参照图3及图4，由于闸极驱动电路330_1及330_2为分别运作，因此闸极驱动电路330_1依序所输出的奇数驱动信号(如SDR1、SDR3、...等)的脉波，在时序上会与闸极驱动电路330_1依序所输出的偶数驱动信号(如SDR2、SDR4、...等)的脉波部份重叠。举例来说，驱动信号SDR1的脉波会与驱动信号SDR2的脉波部份重叠，驱动信号SDR2的脉波会与驱动信号SDR3的脉波部份重叠，其余则可由图示类推理解。

为了避免驱动画素的脉波相互重叠而增加源极驱动器350的电力负荷，本实施例由多个与门从驱动信号SDR1、SDR2、SDR3、SDR4中组合出互不重叠的扫描信号。其中，与门A31的输入端分别耦接移位缓存器331及332，当驱动信号SDR1及SDR2皆形成脉波(亦即驱动信号SDR1及SDR2皆处于高电压准位)时，输出形成脉波的扫描信号SSC1，驱动位在第一列的画素，并使显示数据只写入至第一列的画素中，其中扫描信号SSC1的脉波宽度为驱动信号SDR2的一半且位于驱动信号SDR2的后半部。

与门A32的输入端分别耦接移位缓存器332及333，当驱动信号SDR2及SDR3皆形成脉波(亦即驱动信号SDR2及SDR3皆处于高逻辑准位)时，输出形成脉波的扫描信号SSC2，驱动第二列的画素，并使显示数据只写入至第二列的画素中，其中扫描信号SSC2的脉波宽度约为驱动信号SDR2的一半且位于驱动信号SDR2的后半部。

其余与门(如A33、A34...等)的耦接关系及运作则可参照图3所示与与门A31、A32的说明，并分别输出形成脉波的扫描信号SSC3、SSC4、...等以驱动对应列数的画素。其中，扫描信号SSC1、SSC3、...等(亦即第一扫描信号)由闸极驱动电路330_1依序输出，扫描信号SSC2、SSC4、...等(亦即第二扫描信号)由闸极驱动电路330_2依序输出。并且，扫描信号SSC1、SSC2、SSC3、...等的脉波会依序输出且于时序上为互不重叠。

此外，若闸极驱动电路330_1及330_2具有相同的与门数的话，由于闸极驱动电路330_1的驱动信号SDR1不会传送至闸极驱动电路330_2中，亦即与门A32、A34、...等不会依据驱动信号SDR1进行运作，故闸极驱动电路330_1的驱动信号数必须比闸极驱动电路330_2的驱动信号数多1，以提供足够的驱动信号作为闸极驱动电路330_2的与门A32、A34、...等运作的依据。举例来说，若闸极驱动电路330_1具有与门A31、A33、A35、A37，且闸极驱动电路330_2具有与门A32、A34、A36、A38，则闸极驱动电路330_2会输出驱动信号SDR2、SDR4、SDR6、SDR8至闸极驱动电路330_1，以作为与门A31、A33、A35、A37运作的依据，闸极驱动电路330_1会输出驱动信号SDR3、SDR5、SDR7、SDR9至闸极驱动电路330_2作为与门A32、A34、A36、A38运作的依据。因此，闸极驱动电路330_1的驱动信号数有5个，而闸极驱动电路330_2的驱动信号数有4个。

第二实施例

图5为本发明第二实施例的显示器的系统示意图。请参照图3及图5，其不同之处在于显示面板510中的闸极驱动电路530_1的与门A51、A53、A55、...等与闸极驱动电路530_2的与门A52、A54、A56、...等。与门A51的输入端分别耦接移位缓存器331及时序信号CK2。与门A52的输入端分别耦接移位缓存器332及时序信号CKB1。与门A53的输入端分别耦接移位缓存器333及时序信号CKB2。与门A54的输入端分别耦接移位缓存器334及时序信号CK1。与门A55的输入端分别耦接移位缓存器335及时序信号CK2。其余与门(如A56、A57、...等)则可依据图示及上述说明类推得知。

并且，时序信号CK1透过显示面板510基板上的信号配线LS8传送至与门A54、A58、...等，时序信号CKB1透过显示面板510基板上的信号配线LS7传送至与门A52、A56、...等，时序信号CK2透过显示面板510基板上的信号配线LS6传送至与门A51、A55、...等，时序信号CKB2透过显示面板510基板上的信号配线LS5传送至与门A53、A57、...等。并且，信号配线LS5、LS6可设置于闸极驱动电路330_1中，信号配线LS7、LS8可设置于闸极驱动电路330_2中。

值得一提的是，由于时序信号CK1、CKB1、CK2、CKB2由显示面板510提供至闸极驱动电路530_1及530_2，所以时序信号CK1、CKB1、CK2、CKB2的信号传输可以设计在显示器510上，以致于闸极驱动电路530_1及530_2的电路设计可因此简化。

图6为本发明第二实施例的驱动波形示意图。请参照图5及图6，依据上述可知，本发明实施例主要为撷取驱动信号中脉波的后半部来驱动对应列的画素，以使显示数据只写入单一列中。因此，除了利用相邻编号的驱动信号外，亦可利用与驱动信号的脉波部份重叠的时序信号。依据上述，当驱动信号SDR1及时序信号CK2皆形成脉波(亦即驱动信号SDR1及时序信号CK2皆处于高逻辑准位)时，与门A51会输出形成脉波的扫描信号SSC1，以驱动第一列的画素，并使显示数据只写入至第一列的画素。

当驱动信号SDR2及时序信号CKB1皆形成脉波(亦即驱动信号SDR2及时序信号CKB1皆处于高逻辑准位)时，与门A52输出形成脉波的扫描信号SSC2，以驱动第二列的的画素，并使显示数据只写入至第二列的画素。当驱动信号SDR3及CKB2皆形成脉波(亦即驱动信号SDR3及时序信号CKB2皆处于高逻辑准位)时，与门A53输出形成脉波的扫描信号SSC3，以驱动第三列的画素，并使显示数据只写入至第三列的画素中。当驱动信号SDR4及CK1皆形成脉波(亦即驱动信号SDR4及时序信号CK1皆处于高逻辑准位)时，与门A54输出形成脉波的扫描信号SSC4，以驱动第四列的画素，并使显示数据只写入至第四列的画素中。其余与门(如A55、A56、...等)的动作则参照上述与门A51、A52、A53、A54的说明，并可由上述图示及说明类推得知。

综上所述，本发明实施例显示面板，每一与门其利用所对应的驱动信号及其相邻编号的驱动信号或与对应的驱动信号脉波部份重叠的时序信号撷取出脉波的后半部作为扫描信号，并以此驱动画素数组中的画素。因此，在同一时间中只有一列的画素会被驱动，使显示数据只会写入一列的画素中，避免画素充电不足而造成的画面异常的现象。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims

1.一种显示面板，其特征在于：包括：

一基板；

一画素数组，设置在该基板；

2.如权利要求1所述的显示面板，其特征在于：所述第一扫描信号与所述第二扫描信号在时序上为相互交叉且互不重叠。

3.如权利要求1所述的显示面板，其特征在于：所述第一扫描信号驱动所述画素数组中位于奇数列的画素，所述第二扫描信号驱动所述画素数组中位于偶数列的画素。

4.如权利要求1所述的显示面板，其特征在于：其中所述第i个第一驱动信号与第i个第二驱动信号在时序上部分重叠。

5.如权利要求1所述的显示面板，其特征在于：所述第一移位缓存器与所述第一与门设置在所述画素数组的一第一侧，所述第二移位缓存器与所述第二与门设置在所述画素数组的一第二侧。

6.如权利要求5所述的显示面板，其特征在于：还包括：

7.一种显示面板，其特征在于：包括：

一基板；

一画素数组，设置在该基板；

8.如权利要求7所述的显示面板，其特征在于：其中所述第一扫描信号与所述第二扫描信号在时序上为相互交叉且互不重叠。

9.如权利要求7所述的显示面板，其特征在于：其中所述第一扫描信号驱动所述画素数组中位于奇数列的画素，且所述第二扫描信号驱动所述画素数组中位于偶数列的画素。

10.如权利要求7所述的显示面板，其特征在于：其中第i个第一驱动信号与第i个第二驱动信号在时序上部分重叠。

11.如权利要求7项所述的显示面板，其特征在于：其中所述第一移位缓存器与所述第一与门设置在所述画素数组的一第一侧，且所述第二移位缓存器与所述第二与门设置在所述画素数组的一第二侧。

12.如权利要求11所述的显示面板，其特征在于：还包括：