TD-SCDMA RRU级联光纤时延补偿装置及方法
技术领域
本发明涉及一种TD-SCDMA RRU级联光纤时延补偿装置及方法。
背景技术
远端射频单元(RRU)是3G通信系统中重要的组成部分,为附属于基站(NODE B)的一个通信模块。远端射频单元主要功能是完成盲区覆盖,减少基站数量,该模块可以将数据通过光纤送到所依附的上级基站的基带单元(BBU),还可以将BBU或上一级RRU的数据通过光纤转发给所从属的下一级RRU。
RRU与BBU之间可以有星型、链型、环型等多种连接方式,以满足网络灵活组网的需求,适应广泛的应用场合。对于铁路、高速公路、海岸线等窄长底线,可以通过RRU间的级联,并采用定向天线覆盖,RRU级联示意图如附图1所示。RRU支持的最大级联数主要由如下四个因素决定:光口速率、光纤长度、单级RRU支持的天线载波(AxC)数、上行控制管理(C&M)通道带宽。由于TD-SCDMA BBU分配给各级RRU下行链路和上行链路的时延值均为300个码片(chip),在下行方向,为了保证各级RRU载波数据在空口同步,若光纤时延以每米5ns计算,则总的光纤长度应小于46.8km,且各级RRU均能够自动调整下行链路总的光纤时延。同样,在上行方向,为了保证各级RRU同一个5ms无线帧在BBU接收端对齐,各级RRU还需要自动调整上行链路总的光纤时延。通常情况下,RRU的上下行光纤时延由BBU计算,计算完成后通过C&M通道配置给RRU,RRU通过内部上下行时延调整单元补偿BBU配置的上下行光纤时延,以保证上下行链路的同步。但是,BBU配置给RRU的上下行光纤时延是基于RRU已经正常启动,上下行链路通信正常,否则该时延值必然不正确且无法传输给RRU,因此需要考虑各级RRU在光纤时延配置之前,由于RRU间光纤长度的差异导致本级RRU与下一级RRU上行5ms无线帧头在本级RRU数据合成处不在同一个时刻,且相差时间与光纤长度成正比,此时各级RRU是如何与BBU进行正常通信,从而顺利完成启动。
发明内容
本发明的目的是为了克服RRU间光纤长度而引起的时延差,提供一种快速、稳定的TD-SCDMA RRU级联光纤时延补偿装置及方法,以保证级联RRU能够与BBU进行正常通信。本发明方法是以数字信号处理技术为核心,利用现场可编程门阵列(FPGA)实现数字信号处理,其中以FPGA系统工作时钟122.88MHz为基准,测量本级RRU与下一级RRU这两个上行5ms帧头间的距离,通过扩展Ir(Interface between RRU and BBU)接口协议从物理层控制字通道传输给下一级RRU,下一级RRU根据该距离值动态调整光纤时延参数,以保证其上行5ms帧头与本级上行5ms帧头在数据合成时能够对齐,从而使级联的各RRU均能够与BBU进行正常通信,完成正常启动。
本发明TD-SCDMA RRU级联光纤时延补偿装置,由以下几个部分组成:二个激光器(0,1)、FPGA模块、CPU模块,FPGA模块分别与二个激光器、CPU模块相连。本发明的装置的结构技术方案参见图2。该装置中各个模块的功能如下:激光器0用于下行链路数据的接收和上行链路数据的发送,以完成本级RRU与上一级RRU或BBU的通信;FPGA模块,完成本级RRU和下一级RRU上行5ms无线帧头距离(FP_D)的测量,并将该距离通过下行物理层处理模块插入到Ir无线帧中的物理层控制字通道传输给下一级RRU;同时,下一级RRU的FPGA模块再通过下行物理层处理模块提取出FP_D,并将其发送给CPU模块;CPU模块,用于从FPGA寄存器读取光纤时延参数,并把当前的光纤时延偏差与前一次配置的光纤时延进行计算,得出新的光纤时延值再配置到FPGA的时延调整模块中,以完成上行5ms数据帧头的调整;激光器1用于下行链路数据的发送和上行链路数据的接收,以完成本级RRU与下一级RRU的通信。
本发明的一种TD-SCDMA RRU级联光纤时延补偿方法,包括以下步骤:
(1)激光器0负责下行链路数据的接收和上行链路数据的发送,以完成本级RRU与上一级RRU或BBU的通信;
(2)FPGA的二串/并单元(SerDes)负责完成高速差分串行信号与并行数据的转换,并完成8B/10B编解码;
(3)FPGA的上行数据处理模块负责将中频载波信号和CPU发送过来的控制管理(C&M)数据按照本级RRU的设备标识(ID)号组成上行5ms无线数据帧,发送给时延调整模块;
(4)FPGA的时延调整模块负责接收CPU配置的光纤时延参数,通过调整内部延时单元对5ms无线数据帧进行延时输出,以完成光纤时延的预补偿,然后将5ms无线数据帧发送给数据合成模块;
(5)FPGA的数据合成模块负责将本级RRU上行5ms无线数据帧和下一级RRU上行5ms无线数据帧进行数据合成,变换成一个5ms无线数据帧输出给SerDes模块,同时还负责实时计算上述两个5ms无线数据帧头之间的距离,若距离超过范围则给出标志信息以让下一级RRU继续调整光纤时延参数,直至满足要求,该标志信息、距离参数以及超前或滞后标志均通过下行物理层处理模块传输给下一级RRU;
(6)FPGA的下行物理层处理模块负责解析下行5ms无线帧,以提取上一级RRU传输来的两个5ms无线数据帧头之间的距离,并发送给CPU模块,同时还负责将数据合成模块发送来的两个5ms无线数据帧头之间的距离信息插入到Ir无线数据帧中的物理层控制字通道以传输给下一级RRU;
(7)CPU模块负责协助FPGA完成光纤时延的计算,首先从FPGA寄存器单元读取两个5ms无线数据帧头之间的距离FP_D,以及是否超出范围标志和超前滞后标志,若距离FP_D没有超出范围,则不进行光纤时延调整;若超出范围,则在前一次已配置给FPGA的光纤时延参数的基础上增加或减少FP_D,具体为若本级RRU上行5ms无线数据帧头滞后于前一级RRU上行5ms无线数据帧头,则在原光纤时延参数的基础上增加FP_D,否则减少FP_D,得出新的光纤时延参数后再配置给FPGA的时延调整模块;
(8)激光器1负责下行链路数据的发送和上行链路数据的接收,以完成本级RRU与下一级RRU的通信;
上述步骤(1)到步骤(8)重复执行,直至步骤(7)判断距离范围标志满足要求,就能实现RRU级联光纤时延补偿。
本发明具有快速、稳定的特点,以保证级联RRU能够与BBU进行正常通信。
附图说明
图1为3G系统中TD-SCDMA RRU多级级联示意图。
图2为本发明方法所采用的RRU级联光纤时延补偿的装置框图。
图3为本发明方法所采用的主要步骤流程图。
图4为3G系统中Ir接口速率为2.4576Gbps时5ms无线数据帧结构示意图。
具体实施方式
下面结合附图对本发明作进一步说明。
在图2所示,本发明的装置,由以下几个部分组成:二个激光器(0,1)、FPGA模块、CPU模块,FPGA模块分别与二个激光器、CPU模块相连。该装置中各个模块的功能如下:激光器0用于下行链路数据的接收和上行链路数据的发送,以完成本级RRU与上一级RRU或BBU的通信;FPGA模块,完成本级RRU和下一级RRU上行5ms无线帧头距离(FP_D)的测量,并将该距离通过下行物理层处理模块插入到Ir无线帧中的物理层控制字通道传输给下一级RRU;同时,下一级RRU的FPGA模块再通过下行物理层处理模块提取出FP_D,并将其发送给CPU模块;CPU模块,用于从FPGA寄存器读取光纤时延参数,并把当前的光纤时延偏差与前一次配置的光纤时延进行计算,得出新的光纤时延值再配置到FPGA的时延调整模块中,以完成上行5ms数据帧头的调整;激光器1用于下行链路数据的发送和上行链路数据的接收,以完成本级RRU与下一级RRU的通信。
本发明的具体步骤如图3所示,在对两个上行5ms无线数据帧头的距离进行测量时,需要使用FPGA内部系统工作时钟122.88MHz信号作为基准。FPGA的数据合成模块接收来自下一级RRU的上行数据,以下一级RRU的5ms无线数据帧头的上升沿启动FPGA内设置的计数器开始计数,同时数据合成模块还接收本级RRU的上行数据,以本级RRU的5ms无线数据帧头的上升沿终止计数器计数,此时计数器内所统计的122.88MHz时钟的数量就是两帧头之间的距离FP_D。理论上,由于BBU要求各级RRU上下行总的时延为300chip,也就是28800个122.88MHz时钟周期,若FP_D的值小于28800,则说明下一级RRU的上行5ms无线数据帧头超前于本级RRU的,两帧头的实际距离就是FP_D;若FP_D的值大于28800,则说明下一级RRU的上行5ms无线数据帧头滞后于本级RRU的,而实际的距离应为(614400-FP_D)。根据FP_D的值,数据合成模块判断两帧头的距离是否在允许的范围内,如果在允许范围内,就认为下一级RRU已经调整好光纤时延,其依附于本级RRU的主光口是合法的,接下来数据合成模块还将使用先进先出(FIFO)存储器对两个5ms无线数据帧的时延进行精调,使它们的帧头严格对齐以便于数据合成。如果两帧头的距离不再允许的范围内,则认为下一级RRU还没有调整好光纤时延,其接入也是不合法的,因而不转发其数据。
完成两帧头距离的计算后,下行物理层处理模块需要将距离信息通知给下一级RRU以便于其动态调整,其中距离信息包括该距离是否合法标志、下一级RRU上行5ms无线数据帧头相对于本级RRU的超前还是滞后、以及绝对距离值。由于Ir接口协议没有定义上述距离信息,因此本发明方法将Ir接口协议进行了扩展,利用Ir接口协议物理层控制字冗余字节传输距离信息,具体位置为Ir接口5ms无线数据帧中的第一个超组的第一个组的第21、22、23个字节,如附图4所示。
本级RRU的下行物理层处理模块将上述距离信息插入到Ir无线数据帧转发给下一级RRU后,下一级RRU的下行物理层处理模块在从数据帧中提取出距离信息,并通过寄存器发给CPU模块进行处理。
下一级RRU的CPU模块从FPGA寄存器单元读取两个5ms无线数据帧头之间的距离FP_D,以及是否超出范围标志和超前滞后标志,若距离FP_D没有超出范围,则不进行光纤时延调整;若超出范围,则在前一次已配置给FPGA的光纤时延参数的基础上增加或减少FP_D,具体为若本级RRU上行5ms无线数据帧头滞后于前一级RRU上行5ms无线数据帧头,则在原光纤时延参数的基础上增加FP_D,否则减少FP_D,得出新的光纤时延参数后再配置给FPGA的时延调整模块。时延调整模块接收CPU配置的光纤时延参数后,通过调整内部延时单元对5ms无线数据帧进行延时输出,以完成光纤时延的预补偿。
本级RRU的FPGA数据合成模块根据下一级RRU传输来的新的上行5ms无线数据帧头,结合本级RRU的上行5ms无线数据帧头重新计算出两个帧头之间的距离,以进行新一轮调整,直到两帧头距离满足要求。
在实际的光纤时延调整中,当下一级RRU进行光纤时延补偿时,本级RRU与前一级RRU的光纤时延应调整完成,且在正常启动后通过维护管理(OM)流程完成了BBU配置下来的总的上下行光纤链路时延调整,此时本级RRU上行5ms无线数据帧头的位置短期内不会改变,这就有利于下一级RRU快速准确地调整其与本级RRU之间的光纤时延,从而完成正常启动。
本发明的上述实施例仅仅为说明本发明的方法,本发明保护范围由权利要求书所限定。