CN101686042B - T型开关结构的64选1模拟开关电路 - Google Patents

Abstract

本发明公开了一种T型开关结构的64选1模拟开关电路，电路主要由四个16选1模拟开关单元、构成4选1模拟开关单元的四个模拟开关单元、七个电平转换电路单元和一个译码器组成。本发明电路的工作电压为±15V，传输的模拟信号范围±10V，电路分为四组，每组由一个16选1模拟开关单元和4选1模拟开关单元中的一个传输开关单元级联而成，在内部连接点有一个开关接地，构成T型开关结构；电路的选择控制功能由两种译码器来实现，能在同一时刻只能选通64路中的任一路。本发明电路可提高开关的通断比10dB以上，降低各路通道之间的串扰10dB以上，同时，还十分有利于版图布局。本发明电路应用于数据采集系统的前端，实现对64路模拟输入的选择切换处理；还可对64路的数码信号进行分时采集，实现对多路数码的采编处理。

Description

T型开关结构的64选1模拟开关电路

技术领域

本发明涉及一种64选1模拟开关电路，特别是涉及一种具有T型开关结构的64选1模拟开关。它直接应用的领域是数据采集系统的前端，实现对64路模拟输入的选择切换处理；还可对64路的数码信号进行分时采集，实现对多路数码的采编处理。

背景技术

常见的多路模拟开关是16路及以下的多通道开关电路，通常的16选1开关是16个模拟开关组成，16个输出端连接在一起，16个模拟开关的输入连接不同的模拟输入信号，四位地址码结合使能信号通过4-16线译码器产生16个数字输出，选通16路开关中的任一路。具有T型开关结构的64输入选1模拟开关电路还未见国内外的报道。

发明内容

本发明所要解决的技术问题在于发明一种具有T型开关结构的64输入选1模拟开关电路。本发明解决上述技术问题所采取的技术方案在于，本发明的一种T型开关结构的64选1模拟开关电路，它包括：

四个16选1模拟开关单元1of16_1、1of16_2、1of16_3、1of16_4，它们的输入端分别为in1～in16、in17～in32、in33～in48、in49～in64；和

组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4，每个模拟开关单元分别包含一个传输开关单元和一个接地开关单元，每个传输开关单元的输入端分别与四个16选1模拟开关1of16_1～1of16_4的四个输出端out_i中对应的一个连接，四个传输开关单元的输出端与所述T型开关结构的64选1模拟开关电路的输出端out相连；在传输开关单元的输入端和对应out_i端的连接点上有一个接地开关单元连接到地，即在每个信号通路的两个开关的中间连接点有一个接地开关单元，构成了T型开关结构，

所述组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4均为相同结构，每个模拟开关单元内含一个传输开关单元和一个接地开关单元，

传输开关单元，包括：NMOS管NSa、PMOS管PSa、NMOS管N6a、PMOS管P6a、电阻R3a、电阻R4a，和作第一级倒相的PMOS管P1a、NMOS管N1a，和作第二级触发器结构的PMOS管P2a、PMOS管P3a、NMOS管N2a、NMOS管N3a、电阻R1a、电阻R2a，和作第三级触发器结构的PMOS管P4a、PMOS管P5a、NMOS管N4a、NMOS管N5a，

其中，NSa和PSa的源漏极分别连在一起构成CMOS开关，其输入端为in_2i，并与P6a的源极相连，其输出端与64选1模拟开关电路的总的输出端out相连，N6a的源极与负电源V_EE连接，P6a、N6a的漏极通过限流电阻R3a、R4a接在一起，R3a、R4a之间的连接点与NSa的衬底连接，PSa的衬底与正电源V_CC连接，PSa的栅极与P6a、N6a的柵极连接在一起，并与P4a和N4a漏极的连接点相连，还与N5a的柵极相连，NSa的柵极与P5a和N5a漏极的连接点相连，还与N4a的柵极相连；N4a和N5a的源极与负电源V_EE连接，P4a和P5a的源极与正电源Vcc连接，P5a的柵极与P2a的柵极连接在一起，并与P3a漏极和R2a之间的连接点相连，P4a的柵极与P3a的柵连接在一起，并与P2a漏极和R1a之间的连接点相连，N2a的漏极与R1a相连，N3a的漏极与R2a相连，N2a和N3a的源极连接到地，P2a和P3a的源极连接到正电源Vcc，N3a的柵级与P1a和N1a的柵极连接在一起，并与数字输入端Di相连，Di对应于译码器decode1的输出端，N2a的柵极与N1a和P1a漏极的连接点相连，N1a的源极连接到地，P1a的源极连接到正电源Vcc，

接地开关单元，包括：NMOS管NSb、PMOS管PSb、NMOS管N6b、PMOS管P6b、电阻R3b、电阻R4b，和作第一级触发器结构的PMOS管P2b、PMOS管P3b、NMOS管N2b、NMOS管N3b、电阻R1b、电阻R2b，和作后一级触发器结构的PMOS管P4b、PMOS管P5b、NMOS管N4b、NMOS管N5b，

其中，NSb和PSb的源漏极分别连在一起构成CMOS开关，其输入端接地，并与P6b的源极相连，其输出端与第一组开关单元的输入端in_2i相连，N6b的源极与负电源V_EE连接，P6b、N6b的漏极通过限流电阻R3b、R4b接在一起，R3b、R4b之间的连接点与NSb的衬底连接，PSb的衬底与正电源V_CC连接，PSb的栅极与P6b、N6b的柵极连接在一起，并与P5b和N5b漏极的连接点相连，还与N4b的柵极相连，NSb的柵极与P4b和N4b漏极的连接点相连，还与N5b的柵极相连；N4b和N5b的源极与负电源V_EE连接，P4b和P5b的源极与正电源Vcc连接，P5b的柵极与P2b的柵极连接在一起，并与P3b漏极和R2b之间的连接点相连，P4b的柵极与P3b的柵连接在一起，并与P2b漏极和R1b之间的连接点相连，N2b的漏极与R1b相连，N3b的漏极与R2b相连，N2b和N3b的源极连接到地，P2b和P3b的源极连接到正电源Vcc，

两组开关单元之间，接地开关单元中的N2b的柵极与传输开关单元中的N2a的柵极相连，接地开关单元中的N3b的柵极与传输开关单元中的N3a的柵极相连，即N3b的柵极也与数字输入端Di相连，使加在接地开关单元的控制时序与加在传输开关单元的控制时序相反；和

三个电平转换电路单元D5、D6、D7和一个译码器decode1，其中，D5、D6、D7的输入端是六位地址码的最高两位A5、A6和地址使能信号AE这三个TTL电平信号，输出三个0V～V_CC的CMOS电平信号An5、An6、AEn，并连接到译码器decode1的输入端，译码器decode1输出的四个输出数字信号分别与四个开关单元SW1～SW4的控制输入端连接，译码器decode1输出的这四个数字信号同时又分别与四个16选1模拟开关1of16_1～1of16_4的地址使能控制端en连接；和

四个电平转换电路单元D1、D2、D3、D4，其中，D1、D2、D3、D4的输入端分别与六位地址码的低四位地址码A4、A3、A2、A1相连，它们将TTL电平转换为0V～V_CC的CMOS电平输出信号An4、An3、An2、An1，并行地连接到四个16选1模拟开关1of16_1～1off6_4中的译码器“decode2”的输入端；

当译码器decode1输出的四个输出数字信号中某一个有效时，4选1模拟开关中的四个开关单元SW1～SW4中的相应的一路传输开关导通，同时与之对应的这个16选1模拟开关的地址使能控制信号也有效，并结合六位地址码的低四位地址码A4、A3、A2、A1，选通四个16选1模拟开关1of16_1～1off6_4中的某一路开关导通，形成了一个由两开关串接的信号通道，在六位地址码结合使能信号AE的控制下，所述T型开关结构的64选1模拟开关电路可以选通64路开关通路的任一路。

所述四个16选1模拟开关单元1of16_1～1off6_4均为相同结构，包括：

16个开关单元cell1～cell16和一个译码器decode2，其中，译码器decode2的输入端分别与en、An4、An3、An2、An1相连，译码器decode2的数字输出端分别与16个开关单元cell1～cell16相连，16个开关单元cell1～cell16的模拟信号输入端分别与in1～in16相连，16个开关单元cell1～cell16的模拟信号输出端与out_i相连，译码器decode2采用单电源V_CC，开关单元cell1～cell16采用双电源即正电源V_CC和负电源V_EE。

所述16个开关单元cell1～cell16均为相同结构，包括：

NMOS管NS、PMOS管PS、NMOS管N6、PMOS管P6、电阻R3、电阻R4，和作第一级倒相的PMOS管P1、NMOS管N1，和作第二级触发器结构的PMOS管P2、PMOS管P3、NMOS管N2、NMOS管N3、电阻R1、电阻R2，和作第三级触发器结构的PMOS管P4、PMOS管P5、NMOS管N4、NMOS管N5；

其中，NS和PS的源漏极分别连在一起构成CMOS开关，其输入端in_i就是16选1模拟开关单元的一个模拟输入端，并与P6的源极相连，其输出端为out_i，N6的源极与负电源V_EE连接，P6、N6的漏极通过限流电阻R3、R4接在一起，R3、R4之间的连接点与NS的衬底连接，PS的衬底与正电源V_CC连接，PS的栅极与P6、N6的柵极连接在一起，并与P4和N4漏极的连接点相连，还与N5的柵极相连，NS的柵极与P5和N5漏极的连接点相连，还与N4的柵极相连；N4和N5的源极与负电源V_EE连接，P4和P5的源极与正电源Vcc连接，P5的柵极与P2的柵极连接在一起，并与P3漏极和R2之间的连接点相连，P4的柵极与P3的柵连接在一起，并与P2漏极和R1之间的连接点相连，N2的漏极与R1相连，N3的漏极与R2相连，N2和N3的源极连接到地，P2和P3的源极连接到正电源Vcc，N3的柵级与P1和N1的柵极连接在一起，并与数字输入端Dn相连，Dn对应于译码器decode2的输出端，N2的柵极与N1和P1漏极的连接点相连，N1的源极连接到地，P1的源极连接到正电源Vcc。

所述译码器decode2为常规的4-16线译码器。

所述译码器decode1为常规的2-4线译码器。

所述电平转换电路单元D1～D7均为相同结构，包括：

作第一级倒相器的PMOS管P01、NMOS管N01，和作第二级倒相器的PMOS管P02、NMOS管N02，和作为加速管的PMOS管P03，其中，输入端An_in与所述六位地址码A1～A6以及地址使能信号AE中的任一个连接，输出端An是An1～An6及AEn中的任一个，P02、N02的柵极与P01、N01的漏极相连，输出端An还与P03的柵极相连，P03的漏极与P01和N01漏极连接点相连，P03的源极接正电源V_CC。

有益效果：

本发明的T型开关结构的64选1模拟开关电路具有以下特点：

1)本发明电路的工作电压为±15V，传输的模拟信号范围±10V，电路分为四组，每组由一个16选1模拟开关单元和4选1模拟开关单元中的一个传输开关单元级联而成，在内部连接点有一个开关接地，构成T型开关结构。

2)本电路的选择控制功能由两种译码器来实现，第一种是一个2-4线译码器decode1，其输入端是An6、An5和使能端AEn，四个输出信号选通4选1开关中的任一路，四个输出信号是模拟开关单元SW1～SW4的控制信号Di和相对应的16选1模拟开关单元的使能信号en；第二种译码器是四个4-16线译码器decode2，每个16选1模拟开关中都包含一个译码器decode2，每个译码器具有相同的地址输入An4～An1和不同的使能信号输入，在同一时刻只能选通64路中的任一路。

因此，本发明的T型开关结构的64选1模拟开关电路，可提高开关的通断比10dB以上，降低各路通道之间的串扰10dB以上，同时，由于本发明电路的这种结构，还十分有利于版图布局，可使64个输入端分布在芯片的四周。

附图说明

图1是本发明的T型开关结构的64选1的模拟开关电路的电路框图；

图2是本发明图1中的16选1模拟开关单元11of16_1～1of16_4之一的电路框图；

图3是本发明图2中的开关单元cell1～cell16之一的电路图；

图4是本发明图2中的译码器decode2的电路框图；

图5是本发明图1中的组成4选1模拟开关单元的四个模拟开关单元SW1～SW4之一的电路图；

图6是本发明图1中的译码器decode1的电路框图；

图7是本发明图1中的电平转换电路单元D1～D7之一的电路图。

具体实施方式

本发明具体实施的T型开关结构的64输入选1模拟开关电路的电路框图如图1所示，它主要由四个16选1模拟开关单元1of16_1～1of16_4、构成4选1模拟开关单元的四个开关单元SW1～SW4、七个电平转换电路单元D1～D7和一个译码器decode1组成。它的具体结构和连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明的T型开关结构的64选1的模拟开关电路的电路框图如图1所示。整个电路分为四组，每组由1of16_1～1of16_4中的一个16选1模拟开关单元和4选1模拟开关单元SW1～SW4中的一个传输开关单元级联而成，在传输开关单元的输入端和对应out_i端的连接点上有一个接地开关单元连接到地，即在每个信号通路的两个开关的中间连接点有一个接地开关单元，构成了T型开关结构，即组成了T型开关结构的64输入选1模拟开关电路。

图1中，decode1的四个输出数字信号不仅是4选1模拟开关的四个开关单元SW1～SW4的控制信号，也是相应的四个16选1模拟开关单元1of16_1～1of16_4的使能信号en，在同一时刻，它只能选通64路中的任一路。图1中的D1～D7是电平转换电路，将地址使能端AE和地址码A6～A1的TTL或5VCMOS电平的输入信号转换成0～V_DD的CMOS电平信号。

本发明图1中的16选1模拟开关单元11of16_1～1off6_4之一的电路框图如图2所示。图2中，4-16线译码器decode2有四个地址码输入端An1、An2、An3、An4和使能信号端en，产生16个输出，选通16选1模拟开关单元1of16_1～1off6_4中的任一路开关，四位地址码为四个16选1模拟开关单元共用，使能信号en分别来自2-4线译码器decode1的相应输出。开关单元cell1～cell16的信号输入端分别是in1、in2......in16，所有输出端都连接到out_i。

本发明图2中的开关单元cell1～cell16之一的电路图如图3所示。图3中，NMOS管NS和PMOS管PS构成传输开关，P6、N6、R3、R4构成偏置电压产生电路，使NS的衬底偏置电压在开关导通时等于输入电压，在开关截止时，等于负电源电压V_EE，以消除开关的衬偏效应。在开关的前面有三级时钟驱动电路，第一级包括PMOS管P1、NMOS管N1，构成倒相器，第二级包括PMOS管P2、PMOS管P3、NMOS管N2、NMOS管N3、电阻R1、电阻R2，构成触发器结构，它们的NMOS管源端接地，输入数字信号Dn来自所在16选1模拟开关单元中的4-16线译码器decode2的输出，第二级触发器结构中的R1、R2取值不同，产生两相不交叠时钟，使16路开关的导通时间不交叠，第三级包括PMOS管P4、PMOS管P5、NMOS管N4、NMOS管N5，也为触发器结构，NMOS管源端接负电源V_EE，产生正负脉冲驱动模拟开关。

本发明图2中的译码器decode2的电路框图如图4所示。图4中，所述译码器decode2为常规的4-16线译码器，包括：四个缓冲输入电路单元B1～B4和16个译码单元a1～a16，其中，B1～B4功能结构完全相同，均有两个输入端，其中一端接使能输入端en，en信号来自2-4线译码器decode1输出，另一端接An1～An4中的任一个，两个输出端产生四组互补脉冲信号，分别与a1～a16的输入端连接，连接关系与常规的4-16线译码器的连接相同，a1～a16中，a1是五输入与门，其中有一个输入端接en，其余均为四输入与门，它们的输出分别与对应的16选1模拟开关单元的控制信号输入端Dn相连。

本发明图1中的组成4选1模拟开关单元的四个开关单元SW1～SW4之一的电路图如图5所示，四个模拟开关单元SW1、SW2、SW3、SW4均为相同结构，每个模拟开关单元内含一个传输开关单元和一个接地开关单元；

传输开关单元，包括开关管和衬底偏置产生电路，即包括NSa、PSa、P6a、N6a、R3a、R4a，三个控制时钟驱动级包括P1a、P2a、P3a、P4a、P5a、N1a、N2a、N3a、N4a、N5a、R1a、R2a。传输开关单元与所述开关单元cell1～cell16的电路结构完全相同，内部连接也相同，其输出端与64选1模拟开关单元的输出端out相连，其输入端为in_2i，与对应的16选1模拟开关单元的输出out_i相连，其数字输入端Di与对应的译码器decode1的输出端连接；和

接地开关单元，包括开关管和衬底偏置产生电路，即包括NSb、PSb、P6b、N6b、R3b、R4b，两个控制时钟驱动级包括P2b、P3b、P4b、P5b、N2b、N3b、N4b、N5b、R1b、R2b。接地开关单元除没有传输开关单元的作一级倒相器用的P1a、N1a外，其余部分与传输开关单元完全相同，不同之处是接地开关单元中的NSb和P6b、N6b的柵极与P5b、N5b漏极的连接点相连，NSb的柵极与P4b、N4b漏极的连接点相连，使接地开关单元中驱动开关管的控制时序与传输开关单元中驱动开关管的控制时序相反，接地开关管与P6b的漏端连接的一端接地，另一端与in_2i相连。

两组开关单元中，接地开关单元的N2b的柵极与传输开关单元中N2a的柵极相连，接地开关单元的N3b的柵极与传输开关单元中N3a的柵极相连。

当4选1模拟开关单元中的四个开关单元SW1～SW4中的某一路开关单元内的传输开关单元导通时，与该路传输开关单元对应的16选1模拟开关单元中也有一路开关单元被选通，处于导通状态，形成一个由两个开关单元级联的信号传输通道；其余三路开关单元内的传输开关断开，这三路开关单元中的接地开关单元导通接地，因此，大大减小了对该路处于导通状态的开关通道的耦合串扰；当4选1模拟开关的四个模拟开关单元SW1～SW4中的传输开关管都断开时，此时对应连接的四个16选1开关中的所有开关也都断开，四个模拟开关单元SW1～SW4中的接地开关都接地，此时就屏蔽了输入信号对输出端的耦合干扰，提高了开关的通断比。

本发明图1中的译码器decode1的电路框图如图6所示。图6中，所述译码器decode1为常规的2-4线译码器，包括：两个缓冲输入电路单元d1、d2和4个译码单元C1～C4，其中，d1、d2功能结构完全相同，均有两个输入端，其中一端接AEn，另一端接An6或An5，两个输出端产生两对互补脉冲信号，分别与C1～C4的输入端连接，连接关系与常规的2-4线译码器的连接关系相同，C1～C4中，C1是三输入与门，其中有一个输入端接AEn，其余均为二输入与门，它们的四个输出D01、D02、D03、D04分别与对应的4选1模拟开关单元的数字输入端Di和对应的16选1模拟开关单元的使能控制端相连。

本发明图1中的电平转换电路单元D1～D7之一的电路图如图7所示。第一级倒相器的是PMOS管P01、NMOS管N01，作第二级倒相器的是PMOS管P02、NMOS管N02，与P01并联了一个PMOS管P03，以加快电平转换的下降速度，它的柵极与第二极倒相的输出连接。P01、P03这两个PMOS管为倒比管，宽长比分别为14μm/20μm，14μm/42μm，NMOS管N01为比值大的正比管如140μm/9μm，利用第一级倒相器的分压原理，当输入为TTL或5VCMOS电平信号时，第二级输出0-15V的CMOS电平信号。

本发明的制造工艺为通用的硅栅P阱的6μm CMOS工艺。

本发明电路中的PMOS、NMOS管的基本参数为：

增强型NMOS管的阈值电压V_T：0.8～1.2V，源漏间电压V_DS≥34V；

增强型PMOS管的阈值电压V_T：-1.2～-1.6V，源漏间电压V_DS≥34V；

增强型NMOS管、PMOS管的栅氧厚度90nm～100nm；

P01的宽长比：14μm/20μm；

P03的宽长比：14μm/42μm。

Claims (6)

1.一种T型开关结构的64选1模拟开关电路，其特征在于包括：

四个16选1模拟开关单元1of16_1、1of16_2、1of16_3、1of16_4，它们的输入端分别为in1～in16、in17～in32、in33～in48、in49～in64；和

组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4，每个模拟开关单元分别包含一个传输开关单元和一个接地开关单元，每个传输开关单元的输入端分别与四个16选1模拟开关1of16_1～1of16_4的四个输出端out_i中对应的一个连接，四个传输开关单元的输出端与所述T型开关结构的64选1模拟开关电路的输出端out相连；在传输开关单元的输入端和对应out_i端的连接点上有一个接地开关单元连接到地，即在每个信号通路的两个开关的中间连接点有一个接地开关单元，构成了T型开关结构，

所述组成4选1模拟开关单元的四个模拟开关单元SW1、SW2、SW3、SW4均为相同结构，每个模拟开关单元内含一个传输开关单元和一个接地开关单元，

传输开关单元，包括：NMOS管NSa、PMOS管PSa、NMOS管N6a、PMOS管P6a、电阻R3a、电阻R4a，和作第一级倒相的PMOS管P1a、NMOS管N1a，和作第二级触发器结构的PMOS管P2a、PMOS管P3a、NMOS管N2a、NMOS管N3a、电阻R1a、电阻R2a，和作第三级触发器结构的PMOS管P4a、PMOS管P5a、NMOS管N4a、NMOS管N5a，

其中，NSa和PSa的源漏极分别连在一起构成CMOS开关，其输入端为in_2i，并与P6a的源极相连，其输出端与64选1模拟开关电路的总的输出端out相连，N6a的源极与负电源V_EE连接，P6a、N6a的漏极通过限流电阻R3a、R4a接在一起，R3a、R4a之间的连接点与NSa的衬底连接，PSa的衬底与正电源V_CC连接，PSa的栅极与P6a、N6a的柵极连接在一起，并与P4a和N4a漏极的连接点相连，还与N5a的柵极相连，NSa的柵极与P5a和N5a漏极的连接点相连，还与N4a的柵极相连；N4a和N5a的源极与负电源V_EE连接，P4a和P5a的源极与正电源Vcc连接，P5a的柵极与P2a的柵极连接在一起，并与P3a漏极和R2a之间的连接点相连，P4a的柵极与P3a的柵连接在一起，并与P2a漏极和R1a之间的连接点相连，N2a的漏极与R1a相连，N3a的漏极与R2a相连，N2a和N3a的源极连接到地，P2a和P3a的源极连接到正电源Vcc，N3a的柵级与P1a和N1a的柵极连接在一起，并与数字输入端Di相连，Di对应于译码器decode1的输出端，N2a的柵极与N1a和P1a漏极的连接点相连，N1a的源极连接到地，P1a的源极连接到正电源Vcc，

接地开关单元，包括：NMOS管NSb、PMOS管PSb、NMOS管N6b、PMOS管P6b、电阻R3b、电阻R4b，和作第一级触发器结构的PMOS管P2b、PMOS管P3b、NMOS管N2b、NMOS管N3b、电阻R1b、电阻R2b，和作后一级触发器结构的PMOS管P4b、PMOS管P5b、NMOS管N4b、NMOS管N5b，

其中，NSb和PSb的源漏极分别连在一起构成CMOS开关，其输入端接地，并与P6b的源极相连，其输出端与第一组开关单元的输入端in_2i相连，N6b的源极与负电源V_EE连接，P6b、N6b的漏极通过限流电阻R3b、R4b接在一起，R3b、R4b之间的连接点与NSb的衬底连接，PSb的衬底与正电源V_CC连接，PSb的柵极与P6b、N6b的柵极连接在一起，并与P5b和N5b漏极的连接点相连，还与N4b的柵极相连，NSb的柵极与P4b和N4b漏极的连接点相连，还与N5b的柵极相连；N4b和N5b的源极与负电源V_EE连接，P4b和P5b的源极与正电源Vcc连接，P5b的柵极与P2b的柵极连接在一起，并与P3b漏极和R2b之间的连接点相连，P4b的柵极与P3b的柵连接在一起，并与P2b漏极和R1b之间的连接点相连，N2b的漏极与R1b相连，N3b的漏极与R2b相连，N2b和N3b的源极连接到地，P2b和P3b的源极连接到正电源Vcc，

两组开关单元之间，接地开关单元中的N2b的柵极与传输开关单元中的N2a的柵极相连，接地开关单元中的N3b的柵极与传输开关单元中的N3a的柵极相连，即N3b的柵极也与数字输入端Di相连，使加在接地开关单元的控制时序与加在传输开关单元的控制时序相反；和

三个电平转换电路单元D5、D6、D7和一个译码器decode1，其中，D5、D6、D7的输入端是六位地址码的最高两位A5、A6和地址使能信号AE这三个TTL电平信号，输出三个0V～V_CC的CMOS电平信号An5、An6、AEn，并连接到译码器decode1的输入端，译码器decode1输出的四个输出数字信号分别与四个开关单元SW1～SW4的控制输入端连接，译码器decode1输出的这四个数字信号同时又分别与四个16选1模拟开关1of16_1～1of16_4的地址使能控制端en连接；和

四个电平转换电路单元D1、D2、D3、D4，其中，D1、D2、D3、D4的输入端分别与六位地址码的低四位地址码A4、A3、A2、A1相连，它们将TTL电平转换为0V～V_CC的CMOS电平输出信号An4、An3、An2、An1，并行地连接到四个16选1模拟开关1of16_1～1off6_4中的译码器decode2的输入端；

当译码器decode1输出的四个输出数字信号中某一个有效时，4选1模拟开关中的四个开关单元SW1～SW4中的相应的一路传输开关导通，同时与之对应的这个16选1模拟开关的地址使能控制信号也有效，并结合六位地址码的低四位地址码A4、A3、A2、A1，选通四个16选1模拟开关1of16_1～1of16_4中的某一路开关导通，形成了一个由两开关串接的信号通道，在六位地址码结合使能信号AE的控制下，所述T型开关结构的64选1模拟开关电路可以选通64路开关通路的任一路。

2.根据权利要求1所述的T型开关结构的64选1模拟开关电路，其特征在于所述四个16选1模拟开关单元1of16_1～1of16_4均为相同结构，包括：

16个开关单元cell1～cell16和一个译码器decode2，其中，译码器decode2的输入端分别与en、An4、An3、An2、An1相连，译码器decode2的数字输出端分别与16个开关单元cell1～cell16相连，16个开关单元cell1～cell16的模拟信号输入端分别与in1～in16相连，16个开关单元cell1～cell16的模拟信号输出端与out_i相连，译码器decode2采用单电源V_CC，开关单元cell1～cell16采用双电源即正电源V_CC和负电源V_EE。

3.根据权利要求2所述的T型开关结构的64选1模拟开关电路，其特征在于所述16个开关单元cell1～cell16均为相同结构，包括：

NMOS管NS、PMOS管PS、NMOS管N6、PMOS管P6、电阻R3、电阻R4，和作第一级倒相的PMOS管P1、NMOS管N1，和作第二级触发器结构的PMOS管P2、PMOS管P3、NMOS管N2、NMOS管N3、电阻R1、电阻R2，和作第三级触发器结构的PMOS管P4、PMOS管P5、NMOS管N4、NMOS管N5；

其中，NS和PS的源漏极分别连在一起构成CMOS开关，其输入端in_i就是16选1模拟开关单元的一个模拟输入端，并与P6的源极相连，其输出端为out_i，N6的源极与负电源V_EE连接，P6、N6的漏极通过限流电阻R3、R4接在一起，R3、R4之间的连接点与NS的衬底连接，PS的衬底与正电源V_CC连接，PS的柵极与P6、N6的柵极连接在一起，并与P4和N4漏极的连接点相连，还与N5的柵极相连，NS的柵极与P5和N5漏极的连接点相连，还与N4的柵极相连；N4和N5的源极与负电源V_EE连接，P4和P5的源极与正电源Vcc连接，P5的柵极与P2的柵极连接在一起，并与P3漏极和R2之间的连接点相连，P4的柵极与P3的柵连接在一起，并与P2漏极和R1之间的连接点相连，N2的漏极与R1相连，N3的漏极与R2相连，N2和N3的源极连接到地，P2和P3的源极连接到正电源Vcc，N3的柵级与P1和N1的柵极连接在一起，并与数字输入端Dn相连，Dn对应于译码器decode2的输出端，N2的柵极与N1和P1漏极的连接点相连，N1的源极连接到地，P1的源极连接到正电源Vcc。

4.根据权利要求2所述的T型开关结构的64选1模拟开关电路，其特征在于所述译码器decode2为常规的4-16线译码器。

5.根据权利要求1所述的T型开关结构的64选1模拟开关电路，其特征在于所述译码器decode1为常规的2-4线译码器。

6.根据权利要求1所述的T型开关结构的64选1模拟开关电路，其特征在于所述电平转换电路单元D1～D7均为相同结构，包括：

作第一级倒相器的PMOS管P01、NMOS管N01，和作第二级倒相器的PMOS管P02、NMOS管N02，和作为加速管的PMOS管P03，其中，输入端An_in与所述六位地址码A1～A6以及地址使能信号AE中的任一个连接，输出端An是An1～An6及AEn中的任一个，P02、N02的柵极与P01、N01的漏极相连，输出端An还与P03的柵极相连，P03的漏极与P01和N01漏极连接点相连，P03的源极接正电源V_CC。

Images