CN101655731A - 一种开关电源、计算机主板及计算机 - Google Patents
一种开关电源、计算机主板及计算机 Download PDFInfo
- Publication number
- CN101655731A CN101655731A CN200810118792A CN200810118792A CN101655731A CN 101655731 A CN101655731 A CN 101655731A CN 200810118792 A CN200810118792 A CN 200810118792A CN 200810118792 A CN200810118792 A CN 200810118792A CN 101655731 A CN101655731 A CN 101655731A
- Authority
- CN
- China
- Prior art keywords
- electronic switch
- memory
- chip
- bus
- phases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供了一种开关电源、计算机主板及计算机,该开关电源包括用于向至少两个内存插槽供电的供电模块,供电模块所能提供的最大相数为大于1的第三数目,还包括:内存条数目确定模块,判断所述至少两个内存插槽的内存插设状态,并根据至少两个内存插槽的内存插设状态确定至少两个内存插槽中插设的内存条的第一数目;相数确定模块,根据第一数目确定第二数目,所述第二数目为能够满足第一数目的内存的供电需求的开关电源的最少相数;相数控制模块,用于在第二数目小于第三数目时,降低供电模块的相数到第四数目,第四数目大于或等于第二数目且小于第三数目。本发明提高了内存开关电源的供电效率。
Description
技术领域
本发明涉及计算机的供电控制,特别是一种开关电源、计算机主板及计算机。
背景技术
随着计算机技术的不断进步,现有的计算机系统中,主板上的内存插槽越来越多,系统能执行越来越复杂的任务。
然而,由于内存插槽的增加,系统所能提供的最大内存也随着增加,从电源方来考虑,为内存供电的电源必须能够满足该最大内存的功耗。
假设在主板上设置有3个内存插槽,此时,对内存供电的开关电源的相数设置为一相即可满足供电要求,但在主板上设置有6个内存插槽时,开关电源的相数设置为两相才能满足供电要求,相应的,主板上设置的内存插槽越多,开关电源的相数也需要对应增加。
然而,主板上设置有一定数目的内存插槽,并不代表内存插槽就一定插设有内存,假设主板上设置有12个内存插槽,仅代表了主板的内存扩展能力,并不是所有的用户都会把所有的内存插槽全部插上内存。
但现有技术的主板中,如果主板上设置有12个内存插槽,则开关电源的相数被设置为能够满足所有内存插槽都插设有内存时的相数需求,而且在正常工作时,开关电源的所有相都处于工作状态,因此,在主板上的部分内存插槽没有插设内存时,开关电源有能耗的损失,降低了开关电源的效率。
发明内容
本发明实施例的目的是提供一种开关电源、计算机主板及计算机,提高开关电源的供电效率。
为了实现上述目的,本发明实施例提供了一种开关电源,包括用于向至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目,其中,还包括:
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
上述的开关电源,其中,所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块具体包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
上述的开关电源,其中,所述供电模块具体包括:
设置有DBO总线和DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
上述的开关电源,其中,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
上述的开关电源,其中,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
为了实现上述目的,本发明实施例还提供了一种计算机主板,包括电路板、设置在所述电路板上的至少两个内存插槽;和用于为所述至少两个内存插槽供电的开关电源,其中,所述开关电源包括:
用于向所述至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目;
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
上述的计算机主板,其中,
所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
上述的计算机主板,其中,所述供电模块具体包括:
设置有DBO总线和DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
上述的计算机主板,其中,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
上述的计算机主板,其中,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
为了实现上述目的,本发明实施例还提供了一种计算机,包括计算机主板,所述计算机主板包括电路板、设置在所述电路板上的至少两个内存插槽;和用于为所述至少两个内存插槽供电的开关电源,其中,所述开关电源包括:
用于向所述至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目;
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
上述的计算机,其中,
所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
上述的计算机,其中,所述供电模块具体包括:
设置有DBO总线和DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目且小于所述第三数目。
上述的计算机,其中,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
上述的计算机,其中,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
本发明实施例具有以下的有益效果:
本发明实施例中,确定实际插设的内存条数目后,在实际的内存条数目所需的电源相数小于开关电源的最大相数时,降低开关电源的相数,提高了开关电源的供电效率。
本发明实施例中,通过改造内存插槽上的现有接地管脚,不会影响现有内存条的正常使用,实现简单;
本发明实施例中,通过控制PWM控制芯片与CSP芯片之间的信号通断来控制开关电源的相数,实现简单。
附图说明
图1为本发明实施例的开关电源的结构示意图;
图2为本发明实施例的对内存插槽修改的电路结构;
图3为本发明实施例的内存条数目确定模块与图2中电路的连接示意图;
图4为本发明实施例的一种供电模块的结构示意图;
图5为本发明实施例的电子开关设置位置的示意图;
图6为本发明实施例的电子开关和通断控制模块的连接示意图;
图7为本发明实施例的另一种供电模块和电子开关的结合示意图;
具体实施方式
本发明实施例的开关电源、计算机主板及计算机,通过检测内存插槽的内存插设状态,控制开关电源以合适的相数为内存供电,以提高开关电源的供电效率。
如图1所示,本发明实施例的开关电源包括:
内存条数目确定模块,用于判断计算机主板上的所有内存插槽的内存插设状态,并根据所有内存插槽的内存插设状态确定内存插槽中所插设的内存条的数目;
相数确定模块,用于根据当前插设的内存条的数目确定能够满足内存供电需求的开关电源的最少相数;
供电模块,用于向所述内存插槽供电;
相数控制模块,用于控制所述供电模块以所述需求相数向所述内存插槽供电,其在能够满足内存供电需求的开关电源的最少相数小于供电模块所能提降低供电模块的相数至大于或等于所述最少相数。
从上述的描述可以发现,首先需要判断计算机主板上的所有内存插槽的内存插设状态,下面对如何获取内存插槽的内存插设状态进行详细说明。
现有的内存的金手指中有许多为用于接地的管脚(GND PIN),对应的内存插槽上的管脚也是接地的管脚。
然而,现有的内存和内存插槽上由于具有多个接地管脚(PIN),因此其中一个接地管脚不接地,也不会对插设于内存插槽的内存的正常使用造成影响。
因此在本发明的具体实施例中,对其中任意一个接地管脚进行改造,使之能用于判断内存插槽的内存插设状态。
如图2所示,为本发明实施例中的做了变更后的内存插槽的结构示意图,其中,在每个内存插槽的一个接地管脚使其不接地,而是通过电阻R连接到高于0的电压Vcc。
在本发明的具体实施例中,内存条数目确定模块首先通过Net的输出电平来判断该内存插槽是否插设有内存,详细解释如下。
当内存插槽中没有插设内存时,GND1没有接地,受Vcc和电阻R的影响,被拉高,因此Net的输出电平为高电平,但当内存插槽中插设内存时,GND1通过内存条的地网络与内存插槽上的另外的接地管脚连通,实现接地,因此,Net的输出电平为低电平。
因此,本发明的具体实施例中,判断模块获取内存插槽上的一个第一管脚的输出电平来判断内存插槽是否插设内存条,该第一管脚通过电阻R连接到高于0的电压Vcc,在所述内存插槽插设有内存时,该第一管脚通过内存条的地网络与内存插槽上的另外的接地管脚连通。
主板上有多个内存插槽,在本发明的具体实施例中,该内存条数目确定模块如图3所示,其获取所有的内存插槽的第一管脚的输出电平,将输出电平中值为0的输出电平的数目确定为内存插槽中所插设的内存条的数目。
当然,在上述的描述中,是以现有内存插槽的一个接地管脚为例进行的说明,随着内存的不断变化,当然也可以是另外设置一个管脚来实现这个功能,只需要该管脚在内存插槽中插设内存时,能够通过内存条的地网络与内存插槽上的另外的接地管脚连通即可。
在确定了内存插槽中所插设的内存条的数目后,即需要根据内存插槽中所插设的内存条的数目来确定为内存条供电的开关电源的相数,在本发明的具体实施例中,通过多种方式来实现,如下所述:
方式一、预先保存内存条数目与开关电源相数之间的关系,如下表所示:
内存条数目 | 开关电源相数 |
[1,a] | 1 |
(a,2a] | 2 |
…… | … |
(na-a,na] | n |
其中,a为大于或等于1的整数,a的取值可根据实际的需求进行确定。
在获取内存插槽中所插设的内存条的数目后,判断该数目所在的区间,进而得到该区间对应的开关电源相数。
方式二、实时计算。
如采用以下公式进行实时的计算:
其中,x表示内存条的数目,而f(x)表示电源相数。
本发明实施例一种供电模块如图4所示,包括:
PWM(Pulse Width Modulation,脉宽调制)控制芯片;
串联的至少两个CSP(Chip Scale Package,芯片级封装)芯片(图4中以4相开关电源为例,CSP芯片为4个),每个CSP芯片都设置有DBI(Digital BusInput,数字总线输入)总线和DBO(Digital Bus Output,数字总线输出)总线;该CSP芯片可以是VT1135S芯片,当然还可以为其它型号的芯片。
PWM控制芯片控制所述至少两个CSP芯片形成4相开关电源,向内存插槽供电。
从图4可以看出,由于每个CSP芯片都靠DBO/DBI总线与PWM协调,所以只需要控制PWM控制芯片的控制信号不通过对应的CSP芯片就能控制该CSP芯片所对应的开关电源的相不工作。
因此,本发明实施例的相数控制模块如图5和图6所示,包括:
至少一个电子开关,所述至少一个电子开关中的每个电子开关分别与一个CSP芯片对应,电子开关的两端通过电阻连接到对应的CSP芯片的DBI总线和DBO总线;
所述电子开关的数目比CSP芯片数目少1,每个电子开关对应一个CSP芯片,当然,也可以是少其他的数目,但少一个可以形成所有可能的相数组合。
通断控制模块(图5中未示出),用于在能够满足内存供电需求的开关电源的最少相数小于所述CSP芯片数目时,控制所述至少一个电子开关中的至少一个电子开关导通,且供电模块的实际工作相数大于或等于所述最少相数。
举例说明如下,假设当前的电源能提供4相,当前有6个内存插槽插设有内存,则能够满足内存供电需求的开关电源的最少相数为2相,此时控制2个电子开关导通,则电源的实际相数为2相,能够满足需求,当然,出于安全的考虑,也可以仅导通一个电子开关,则电源的实际相数为3相,也能够满足需求。
上述是一种供电模块的说明,另外一种可能的供电模块的结构如图7所示,包括:
PWM(Pulse Width Modulation,脉宽调制)控制芯片;
至少两个相互独立的CSP芯片(图4中以4相开关电源为例,CSP芯片为4个),;
PWM控制芯片控制所述至少两个CSP芯片形成4相开关电源,向内存插槽供电。
这种电源结构下的相数控制模块也包括:
至少一个电子开关,所述至少一个电子开关中的每个电子开关分别与一个CSP芯片对应,电子开关的两端连接对应的CSP芯片和PWM(Pulse WidthModulation,脉宽调制)控制芯片;
所述电子开关的数目比CSP芯片数目少1,每个电子开关对应一个CSP芯片,当然,也可以是少其他的数目,但少一个可以形成所有可能的相数组合。
第一通断控制模块(图5中未示出),用于在能够满足内存供电需求的开关电源的最少相数小于所述CSP芯片数目时,控制所述至少一个电子开关中的至少一个电子开关导通,至少一个电子开关导通后,供电模块的实际工作相数大于或等于所述最少相数。
本发明实施例的计算机主板包括:
电路板;
设置在所述电路板上的至少两个内存插槽;和
开关电源,用于为所述至少两个内存插槽供电;
其中,开关电源包括:
内存条数目确定模块,用于判断计算机主板上的至少两个内存插槽的内存插设状态,并根据所有内存插槽的内存插设状态确定内存插槽中所插设的内存条的数目;
相数确定模块,用于根据当前插设的内存条的数目确定能够满足内存供电需求的开关电源的最少相数;
供电模块,用于向所述内存插槽供电;
相数控制模块,用于控制所述供电模块以所述需求相数向所述内存插槽供电。
本发明实施例的计算机包括主机,其中主机包括:
设置有至少两个内存插槽的主板;
设置于所述主板上的用于为所述至少两个内存插槽供电的开关电源;
其中,开关电源包括:
内存条数目确定模块,用于判断计算机主板上的至少两个内存插槽的内存插设状态,并根据所有内存插槽的内存插设状态确定内存插槽中所插设的内存条的数目;
相数确定模块,用于根据当前插设的内存条的数目确定能够满足内存供电需求的开关电源的最少相数;
供电模块,用于向所述内存插槽供电;
相数控制模块,用于控制所述供电模块以所述需求相数向所述内存插槽供电。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种开关电源,包括用于向至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目,其特征在于,还包括:
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
2.根据权利要求1所述的开关电源,其特征在于,所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块具体包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
3.根据权利要求1所述的开关电源,其特征在于,所述供电模块具体包括:
设置有数字总线输出DBO总线和数字总线输入DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的芯片级封装CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
4.根据权利要求1所述的开关电源,其特征在于,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
5.根据权利要求3或4所述的开关电源,其特征在于,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
6.一种计算机主板,包括电路板、设置在所述电路板上的至少两个内存插槽;和用于为所述至少两个内存插槽供电的开关电源,其特征在于,所述开关电源包括:
用于向所述至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目;
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
7.根据权利要求6所述的计算机主板,其特征在于,
所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
8.根据权利要求6所述的计算机主板,其特征在于,所述供电模块具体包括:
设置有DBO总线和DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
9.根据权利要求6所述的计算机主板,其特征在于,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
10.根据权利要求8或9所述的计算机主板,其特征在于,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
11.一种计算机,包括计算机主板,所述计算机主板包括电路板、设置在所述电路板上的至少两个内存插槽;和用于为所述至少两个内存插槽供电的开关电源,其特征在于,所述开关电源包括:
用于向所述至少两个内存插槽供电的供电模块,所述供电模块所能提供的最大相数为大于1的第三数目;
内存条数目确定模块,用于判断所述至少两个内存插槽的内存插设状态,并根据所述至少两个内存插槽的内存插设状态确定所述至少两个内存插槽中插设的内存条的第一数目;
相数确定模块,用于根据所述第一数目确定第二数目,所述第二数目为能够满足所述第一数目的内存的供电需求的开关电源的最少相数;
相数控制模块,用于在所述第二数目小于所述第三数目时,降低所述供电模块的相数到第四数目,所述第四数目大于或等于所述第二数目且小于所述第三数目。
12.根据权利要求11所述的计算机,其特征在于,
所述内存插槽具有第一管脚,所述第一管脚通过电阻连接到高于0的电压,所述第一管脚能通过插设于所述内存插槽内的内存条的地网络与所述内存插槽上的接地管脚连通;
所述内存条数目确定模块包括:
插设状态判断单元,与所述第一管脚连接,用于在所述第一管脚的输出电平为低时判断所述内存插槽的内存插设状态为插设有内存条。
13.根据权利要求11所述的计算机,其特征在于,所述供电模块具体包括:
设置有DBO总线和DBI总线的脉宽调制控制芯片;
第三数目的设置有DBO总线和DBI总线的CSP芯片;
所述脉宽调制控制芯片和所述第三数目的CSP芯片通过DBO总线和DBI总线形成环状连接;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关的两端连接到对应的所述CSP芯片的DBI总线和DBO总线;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目且小于所述第三数目。
14.根据权利要求11所述的计算机,其特征在于,所述供电模块具体包括:
脉宽调制控制芯片;
相互独立的分别与所述脉宽调制控制芯片连接的第三数目的CSP芯片;
所述相数控制模块具体包括:
对应于所述CSP芯片设置的至少一个电子开关,所述电子开关连接所述脉宽调制控制芯片和对应的所述CSP芯片;
通断控制模块,用于在所述第二数目小于所述第三数目时,控制所述至少一个电子开关中的至少一个电子开关导通,所述至少一个电子开关中的至少一个电子开关导通后,受所述脉宽调制控制芯片控制的所述CSP芯片的数目大于或等于所述第二数目,且小于所述第三数目。
15.根据权利要求13或14所述的计算机,其特征在于,所述对应于所述CSP芯片设置的至少一个电子开关的数目为所述第三数目减1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101187927A CN101655731B (zh) | 2008-08-22 | 2008-08-22 | 一种开关电源、计算机主板及计算机 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101187927A CN101655731B (zh) | 2008-08-22 | 2008-08-22 | 一种开关电源、计算机主板及计算机 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101655731A true CN101655731A (zh) | 2010-02-24 |
CN101655731B CN101655731B (zh) | 2011-09-21 |
Family
ID=41710040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101187927A Active CN101655731B (zh) | 2008-08-22 | 2008-08-22 | 一种开关电源、计算机主板及计算机 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101655731B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102890553A (zh) * | 2011-07-19 | 2013-01-23 | 鸿富锦精密工业(深圳)有限公司 | 内存及具有该内存的内存供电系统 |
CN102902334A (zh) * | 2011-07-28 | 2013-01-30 | 鸿富锦精密工业(深圳)有限公司 | Cpu供电调节方法及系统 |
CN104991615A (zh) * | 2015-06-18 | 2015-10-21 | 浪潮电子信息产业股份有限公司 | 一种电源模块以及一种主板系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6288951B1 (en) * | 2000-09-29 | 2001-09-11 | Advanced Micro Devices | Method and apparatus for continuously regulating a charge pump output voltage using a capacitor divider |
-
2008
- 2008-08-22 CN CN2008101187927A patent/CN101655731B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102890553A (zh) * | 2011-07-19 | 2013-01-23 | 鸿富锦精密工业(深圳)有限公司 | 内存及具有该内存的内存供电系统 |
CN102902334A (zh) * | 2011-07-28 | 2013-01-30 | 鸿富锦精密工业(深圳)有限公司 | Cpu供电调节方法及系统 |
CN104991615A (zh) * | 2015-06-18 | 2015-10-21 | 浪潮电子信息产业股份有限公司 | 一种电源模块以及一种主板系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101655731B (zh) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101025641B (zh) | 计算机系统运作时动态增加其数据处理率的方法及芯片组 | |
CN103744803B (zh) | 一种电源组件及存储系统 | |
CN103809724A (zh) | 机柜与其电源控制方法 | |
CN101655731B (zh) | 一种开关电源、计算机主板及计算机 | |
CN105098718A (zh) | 电源供应装置与过电压保护方法 | |
CN102880269B (zh) | 内存供电系统 | |
CN101907914A (zh) | 电脑电源开启信号控制电路 | |
CN101581960A (zh) | Cpu供电电路 | |
CN100383706C (zh) | 具保护电路的中央处理器供电电路 | |
CN101359305B (zh) | 电脑功率测量装置 | |
CN201222222Y (zh) | 电源监控芯片 | |
CN103309422A (zh) | 电源装置 | |
CN108762456A (zh) | 一种机架式服务器供电架构及其实现方法 | |
CN208781221U (zh) | 刀片服务器控制装置 | |
CN205540550U (zh) | 基于数字电源的atx电源转换结构 | |
CN102213971B (zh) | 时序控制电路及具有该时序控制电路的前端总线电源 | |
CN102890553A (zh) | 内存及具有该内存的内存供电系统 | |
CN201181590Y (zh) | 测试模块与测试系统 | |
CN103529338A (zh) | 一种串列式的熔丝上电状态读取电路及方法 | |
CN102164030B (zh) | 一种单端口通讯电路及其通讯方法 | |
CN101907919A (zh) | 电脑休眠保护电路 | |
CN202217199U (zh) | 一种电源模块和供电系统 | |
CN103686017A (zh) | 供电控制电路和实现智能设备快速开机的方法 | |
CN201222769Y (zh) | 复位电路及具有所述复位电路的电视机 | |
CN202153707U (zh) | 一种电源模块和供电系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |