CN101647092A - 在ⅳ族半导体基底上形成外延层的方法 - Google Patents

在ⅳ族半导体基底上形成外延层的方法 Download PDF

Info

Publication number
CN101647092A
CN101647092A CN200780045929A CN200780045929A CN101647092A CN 101647092 A CN101647092 A CN 101647092A CN 200780045929 A CN200780045929 A CN 200780045929A CN 200780045929 A CN200780045929 A CN 200780045929A CN 101647092 A CN101647092 A CN 101647092A
Authority
CN
China
Prior art keywords
method described
family
nano particle
semiconductor
particle group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200780045929A
Other languages
English (en)
Inventor
D·波普拉夫斯基
F·莱米
M·克尔曼
A·梅泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovalight Inc
Original Assignee
Innovalight Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovalight Inc filed Critical Innovalight Inc
Publication of CN101647092A publication Critical patent/CN101647092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Abstract

本发明公开在腔体中形成外延层的方法。该方法包括将IV族半导体基底置于腔体中；并沉积纳米颗粒墨，所述纳米颗粒墨包括IV族纳米颗粒组和溶剂，其中形成多孔坯块。该方法也包括利用加热装置加热该多孔坯块至大约100℃到大约1100℃之间的温度，并且加热大约5分钟到大约60分钟的时间，其中形成外延层。

Description

在Ⅳ族半导体基底上形成外延层的方法
相关申请的交叉参考文献
[0001]本申请要求2006年12月13日公开的发明名称为“在天然IV族半导体基底上用IV族半导体纳米颗粒进行外延薄膜的制备”的美国专利申请U.S.Pat.AppNo.60/874,873为优先权，并以引入本申请作为参考。
技术领域
[0002]本发明大体上广义上是关于IV族半导体的制造方法，尤其是在IV族半导体基底上形成外延层的方法。
背景技术
[0003]外延通常是进行许多半导体材料高晶体质量生长的唯一实用方法，包括工艺上重要的材料，诸如硅-锗、氮化镓、砷化镓和磷化铟。外延通常是一种在薄膜和基底之间的界面，并且通常描述在单晶基底上的有序晶体生长。
[0004]通常外延膜或层从气体或液体前体生长，其被沉积以使其晶格结构和取向与基底晶格的相匹配。这与沉积多晶或非晶膜的其它薄膜沉积方法有显著的不同，即便是在单晶基底上。但是，当前外延技术也趋于昂贵，因为必须使用高成本的设备，诸如化学气相沉积(CVD)、气相外延(VPE)、分子束外延(MBE)以及液相外延(LPE)。
[0005]因此，使用较低费用的技术以在基底上沉积外延层将大有裨益。
发明内容
[0006]在一个实施例中，本发明涉及在腔体中形成外延层的方法。该方法包括将IV族半导体基底置于腔体中；并沉积纳米颗粒墨，所述纳米颗粒墨包括IV族纳米颗粒组和溶剂，其中形成多孔坯块。该方法也包括利用加热装置加热该多孔坯块至大约100℃到大约1100℃之间的温度，并且加热大约5分钟到大约60分钟的时间，其中形成外延层。
[0007]在另一个实施例中，本发明涉及在腔体中形成外延层的方法。该方法包括将IV族半导体基底置于腔体中；并沉积纳米颗粒墨，所述纳米颗粒墨包括IV族纳米颗粒组和溶剂，其中形成多孔坯块。该方法也包括加热基底到至少250℃的温度；并利用从激光装置发出的激光脉冲组(a set of laser pulses)加热多孔坯块，其中所述激光脉冲组中的每一激光脉冲具有脉冲宽度和能流；其中形成外延层。
附图简要说明
[0008]附图1A-1C示出了利用IV族半导体纳米颗粒由天然IV族半导体基底上外延生长薄膜的具体实施例示意图。
详细描述
[0009]现将参考一些优选实施例以及相应的附图来对本发明进行详细介绍。在下面的描述中，对许多具体细节进行了说明以便于提供对本发明的整体理解。但是，没有这些具体细节的部分或全部本发明是可以实施的，这对于本领域技术人员来说是显然的。在其它的例子中，并没有详细描述公知的工艺步骤和/或结构，以避免引起对本发明不必要的混淆。
[0010]不希望被理论所约束，发明人相信从悬浮在墨中的IV族纳米颗粒组形成的薄膜可以用于在天然IV族基底上形成外延层，这比传统沉积技术具有较低的费用。
IV族纳米颗粒的特性
[0011]IV族半导体纳米颗粒通常是指具有平均粒径在大约1.0nm到100.0nm之间的氢封端的纳米颗粒，包括硅、锗和α-锡及其组合物。
[0012]就形状而言，IV族半导体纳米颗粒的实施例包括细长颗粒形状例如纳米线，或不规则形状，此外还有更多的规则形状，例如球形、六角形和立方体(cubic)纳米颗粒及其混合物。此外，纳米颗粒可以是单晶、多晶或天然非晶。同样的，不同种类的IV族半导体纳米颗粒材料可以通过改变IV族半导体纳米颗粒的组分、粒径、形状和结晶度的属性来制备。IV族半导体纳米颗粒材料的示例种类由下面的改变来获得，包括但不限于此：1)单一或混合元素组分；包括合金、核/壳结构体、掺杂的纳米颗粒，及其组合；2)单一或混合形状和粒径，及其组合；以及3)单一形式的结晶度或一定范围或混合的结晶度，及其组合。
[0013]通常，IV族半导体纳米颗粒具有单原子和宏观上散粒体(bulk solid)之间的中间尺寸。在一些实施例中，IV族半导体纳米颗粒具有大约波尔激子(Bohrexciton)半径(例如4.9nm)或德布罗意波长(de Broglie wavelength)的粒径，其允许单个IV族半导体纳米颗粒捕获粒子中的单个或分散的多个电荷载体，可以是电子或空穴或激子。
[0014]此外，由于量子限域效应和表面能效应，IV族半导体纳米粒子可以呈现出一系列独特的电子的、磁的、催化的、物理的、光电的和光学的特性。例如，IV族半导体纳米颗粒呈现出发光效应，所述发光效应显著优于且所述纳米颗粒的熔点大大低于互补的(complementary)IV族体材料(bulk material)。这些独特的效应随着纳米颗粒的诸如粒径和元素组成的性能而变化。
[0015]例如，锗纳米颗粒的熔点显著低于类似粒径的硅纳米颗粒的熔点。关于量子限域效应，对于硅纳米颗粒，发生量子限域行为的纳米颗粒粒径范围在大约1nm到大约15nm之间，但是对于锗纳米颗粒，发生量子限域行为的纳米颗粒粒径范围在大约1nm到大约35nm之间，对于α-锡纳米颗粒，发生量子限域行为的纳米颗粒粒径范围在大约1nm到大约40nm之间。
[0016]考虑到IV族半导体薄膜材料工艺中的术语，术语“非晶形的”通常定义为缺少长程周期有序的非晶材料，而术语“多晶”通常定义为由不同晶体学取向的晶粒组成的材料，其中非晶状态是不存在的或者最少化的(例如，在晶界中和具有原子级单层的厚度)。对于术语“微晶”，在一些当前的定义中，这代表具有介于非晶和多晶之间的特性的薄膜，其中晶体体积分数介于百分之几到大约90％。在那方面，对上述的这样一个定义，在所说的微晶和多晶之间的连续体存在争议。通常，微晶是晶粒(crystallite)嵌入到非晶基质的薄膜。相反，多晶是其中晶粒不由晶粒尺寸所限制，而是被具有反映其高结晶性质的性能的薄膜限制的薄膜。
[0017]通常，IV族半导体纳米颗粒可以根据任何适合的方法，以及在任何适合的环境，例如惰性环境(例如，氩气、氮气等)、大气环境、或者真空环境来制备。本发明中，“惰性”并不限于仅是基本上无氧的。例如，一种等离子体相方法，其中颗粒在惰性气体中形成，基本上无氧环境，在2005年6月17日公开的美国专利申请No.11/155,340中公开，其全部以引用的方式并入本申请中。
IV族纳米颗粒墨的特性
[0018]在IV族半导体纳米颗粒材料制备完成之后，IV族半导体纳米颗粒材料可以转移到极性溶剂或溶液中，其用于纳米颗粒的分散体和悬浮体实施例的制备，或墨的制备。通常，这种转移可以在真空或其它惰性环境下发生。在分散体制备术语中，使用的颗粒分散法例如超声波、高剪切搅拌器和高压/高剪切均质机被考虑用于促使在所选的溶剂或溶剂混合物中进行颗粒的分散。
[0019]溶剂的例子包括醇、醛、酮、羧酸类、酯、胺、有机硅氧烷、卤代烃和其它烷烃溶剂。此外，可以对溶剂进行混合以优化例如粘性、密度、极性等物理特性。
[0020]此外，为了更好地将IV族纳米颗粒分散在胶质分散体或墨中，纳米颗粒封端基团可以通过加入有机化合物例如醇、醛、酮、羧酸类、酯和胺以及有机硅氧烷形成。可选的，封端基团可以通过添加气体到等离子腔体中来进行原位添加。这些封端基团可以在随后的烧结工序、或在烧结工序之前的较低温度下的预热中去除。
[0021]例如，适用于封端IV族半导体纳米颗粒的制备的大的封端剂包括C4-C8支化醇、环状醇、醛和酮，例如叔丁醇、异丁醇、环己醇、甲基环己醇、正丁醛、异丁醛、环己酮，和有机硅氧烷，例如甲氧基(三(三甲基甲硅烷基)硅烷)(MTTMSS)、三(三甲基甲硅烷基)硅烷(TTMSS)、十甲基四硅氧烷(DMTS)和三甲基甲氧基硅烷(TMOS)。
[0022]此外，IV族半导体纳米颗粒墨的不同实施例可以通过不同类型的IV族半导体纳米颗粒的选择混合而配制。例如，改变沉积薄层中的IV族半导体纳米颗粒的填充密度对于形成IV族光电导薄膜的不同实施例是有理想的。基于此，IV族半导体纳米颗粒墨可以通过对不同粒径的单分散IV族半导体纳米颗粒进行特定混合达到对目标纳米颗粒填充的控制级程度的分散性来制备。进一步，IV族半导体纳米颗粒墨可以通过对不同粒径和形状的以控制的方式来混合以控制填充密度而制备。
[0023]此外，颗粒粒径和组成可以影响制造工艺，因此墨的不同实施例可以配制成专门适合于外延制造。这是因为在纳米颗粒粒径和熔点温度之间具有直接的关联。例如，对于粒径范围在大约1nm到大约15nm的硅纳米颗粒，相比于1420℃熔点温度的体硅，其熔点温度在大约400℃到大约1100℃范围之间。对于锗，类似粒度范围在大约1nm到大约15nm的纳米颗粒，在大约100℃到大约800℃之间的较低的温度下熔化，其同样明显低于体锗的大约935℃的熔点。所以，作为粒径和组成的函数，IV族纳米颗粒材料的熔点温度可以在墨的实施例中被利用以确定IV族半导体外延层的制造温度。
[0024]可选地，可配制掺杂和未掺杂的混合IV族半导体纳米颗粒墨。例如，可以制备不同实施方式的IV族半导体纳米颗粒墨，其中通过混合掺杂和未掺杂IV族半导体纳米颗粒来确定目标器件设计的特定薄层的掺杂程度以满足该层的需求。
外延层的形成
[0025]如前所述，为形成外延层，一旦配置好合适的墨，则利用多种技术将IV族半导体纳米颗粒的薄膜沉积在天然IV族半导体基底上。
[0026]这种IV族半导体纳米颗粒的薄膜称为多孔坯块或生膜(green film)。取决于所使用的纳米颗粒的种类(即颗粒的尺寸和组成)，形成外延层可以在惰性(例如氩气、氮气等)、大气或真空环境中完成，使用大约100℃到大约1100℃的温度。
[0027]考虑使用的热源包括传统的接触热源例如电阻加热器，和辐射热源例如激光和微波处理装置。更特别的，在280nm和大约1064nm之间波长范围内操作的激光处理装置以及在甚至更长的波长范围内操作的微波处理装置与本申请中描述的IV族半导体薄膜实施方式的制造要求相匹配。这些种类的装置具有有效穿透薄膜厚度的波长以及制造这些薄膜器件的功率需求。
[0028]考虑到将沉积IV族纳米颗粒薄膜制造成外延层所需的时间，所需的时间作为相对于加工温度的反函数变化。例如，在快速热处理(RTP)的情况下，如果加工温度为大约800℃，加工时间例如是在大约5分钟到大约15分钟之间。但是，如果加工温度为大约400℃，则加工时间例如是在大约1小时到大约10小时之间。制造工艺同样任选地包括使用至达到大约7000psig之间的压力。使用IV族半导体纳米颗粒材料制备IV族半导体薄膜的工艺已经在美国专利申请No.60/842,818中进行描述，公开日为2006年9月7日，发明名称为“使用IV纳米颗粒形成的半导体薄膜”，并以引用的方式加入本申请。
[0029]可选地，如果使用脉冲激光制造外延层，可以使用在大约1ns到大约100ns的范围之间的脉冲宽度，大约在1Hz到大约1000Hz之间的重复率，和在大约1mJ/m2到大约200mJ/m2之间的能流。如果使用连续激光制造外延层，可以使用在大约1秒到大约10秒的范围之间的脉冲宽度，和在大约1mJ/m2到大约200mJ/m2之间的能流。
[0030]此外，IV族半导体基底可以在至少250℃下预热以帮助外延层制模。制模是指在IV族半导体基底表面上形成一最初的或外延层种(seed epitaxial layer)的工艺，并且与IV族半导体基底的晶格取向相匹配。
[0031]考虑用于IV族半导体纳米颗粒的天然IV族半导体基底包括多种取向的晶体硅晶片(wafer)。例如，在外延生长的IV族半导体薄膜的一些实施方式中，考虑使用硅(100)晶片，而在另一些实施方式中，考虑使用硅(111)晶片，还有在另一些实施方式中，考虑使用硅(110)晶片。
[0032]这种晶体基底晶片可以用p型掺杂剂进行掺杂，例如硼、锗和铝。可选的，可以使用n型掺杂剂掺杂，例如砷、磷和锑。如果晶体硅基底是掺杂的，掺杂程度必须保证体电阻率达到大约100欧姆·厘米。考虑的其它天然硅基底包括多晶硅基底，例如那些通过PECVD、激光结晶或SSP工艺形成的多晶硅基底。除了硅，这类基底也可以由锗、α-锡，以及硅、锗和α-锡的组合来制造。
实施例1
[0033]现在如图1A中所示，多孔坯块或生膜38表示为沉积在天然IV族半导体基底30上，其具有代表晶体材料的原子周期性间距。
[0034]现在如图1B中所示，示出了第一外延晶体薄膜。首先，大约1nm到大约15nm之间的晶体硅纳米颗粒沉积在硅晶片基底上形成多孔坯块。接着，多孔坯块被加热到大约400℃到大约1100℃之间的温度，并且持续大约15分钟到大约1小时，以形成大体上不能从基底30上区分出的外延晶体膜。
[0035]现在如图1C中所示，示出了第二外延晶体膜。首先，大约1nm到大约15nm之间的非晶硅纳米颗粒沉积在硅晶片基底上形成多孔坯块。接着，多孔坯块被加热到大约300℃大约800℃之间的温度，并且持续大约1小时到大约15分钟，以形成大体上不能从基底30上区分出的外延多晶膜。
[0036]在这里，形成的外延层40通常具有代表多晶材料的晶界(grain boundary)42，其区别于基底30。因此，可以使用从晶体到多晶范围内的天然IV族半导体基底。
[0037]此外，前述的任何种类的墨能够用于在天然IV族半导体基底上形成外延层。例如，在天然IV族半导体基底上的各种配置(configuration)的外延层中，可以使用p型或n型掺杂的IV族半导体纳米颗粒以形成外延层。在其它的配置中，可以使用具有不同熔融曲线的颗粒的混合物的墨配制剂以形成外延层。例如，大约1nm到大约15nm之间的锗纳米颗粒，其具有比硅纳米颗粒较低的熔融曲线，可以与相同粒径的硅纳米颗粒进行混合。此外，大约1nm到大约15nm之间的非晶硅纳米颗粒，具有比晶体硅纳米颗粒低的熔融曲线，可以与大约1nm到大约15nm之间的晶体硅纳米颗粒进行混合。
实施例2
[0038]1″×1″×0.2″的硅基底首先使用电阻率为大约0.005欧姆·厘米的砷进行掺杂，接着通过浓缩的氢氟酸蒸汽处理2分钟来清洗。
[0039]此外，在惰性环境中使用大约8.0nm+/-0.5nm的硅纳米颗粒在20mg/ml氯仿/氯苯(4∶1v/v)溶液中制备硅纳米颗粒墨，并使用超声波角在35％功率下进行15分钟的超声波处理。
[0040]可选地，发明者相信可以使用其它的溶剂，例如C4-C8支化醇、环状醇、醛和酮，例如叔丁醇、异丁醇、环己醇、甲基环己醇、正丁醛、异丁醛、环己酮和有机硅氧烷。
[0041]施加足量的硅纳米颗粒墨以基本上覆盖晶片表面，利用在700rpm下自旋浇铸(spin casting)60秒形成硅纳米颗粒多孔坯块。
[0042]形成大约1200nm的硅纳米颗粒多孔坯块之后，利用在氮气气氛下在100℃下焙烤多孔坯块4小时的整理步骤制备外延层，随后在大约10-4Torr到大约10-7Torr的压力下、在765℃下进行6分钟的薄膜制备，其中在15分钟的升温后达到目标制造温度。形成的外延层为大约300-350nm。如SEM截面图中所见，在硅基底和致密硅薄膜之间没有观察到任何区别。
实施例3
[0043]在TEM图像中，其示出了外延层可以由硅纳米颗粒在硅基底上在765℃下形成，其显著低于体硅的约1420℃的熔点。
实施例4
[0044]在SEM图像中，其示出了由实施例2和实施例3中所使用的硅纳米颗粒墨的沉积形成的外延层，其在1″×1″×0.2″硅基底上沉积，掺杂砷并具有大约0.005欧姆·厘米的电阻率。
[0045]施加足量的硅纳米颗粒墨以基本上覆盖晶片表面，利用在1000rpm下的自旋浇铸60秒以形成硅纳米颗粒多孔坯块。多孔坯块的一部分大体上随后从硅晶片的边缘部分除去，使用表面光度仪测量的膜厚度大约为700nm。
[0046]总之，外延层随后形成。首先，在氮气气氛下在100℃下整理多孔坯块30分钟。接着，进一步在1050℃(大约＞10℃/秒的快速升温)和大约10-4到大约10-7Torr的压力下加热多孔坯块7分钟。因此，形成的致密膜为大约300-350nm，在硅基底和致密硅薄膜之间没有显示大的区别。
[0047]本发明的优点包括在IV族基底上形成外延层的能力。另外的优点包括比传统沉积技术低成本方式的外延层的形成。
[0048]本发明已经揭露示例性实施例和最佳实施例，在保留下述权利要求所限定的本发明的主题和精神下，对所揭露的实施例可以进行修改和改变。

Claims (33)

1、在腔体中形成外延层的方法，包括：
将IV族半导体基底置于腔体中；
沉积纳米颗粒墨，所述纳米颗粒墨包括IV族纳米颗粒组和溶剂，其中形成多孔坯块；
利用加热装置加热所述多孔坯块至大约100℃到大约1100℃之间的温度，并且加热大约5分钟到大约60分钟的时间；
其中形成外延层。
2、如权利要求1中所述的方法，其中所述IV族纳米颗粒组包括硅，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约15nm之间的粒径。
3、如权利要求1中所述的方法，其中所述IV族纳米颗粒组包括锗，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约35nm之间的粒径。
4、如权利要求1中所述的方法，其中所述IV族纳米颗粒组包括锡，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约40nm之间的粒径。
5、如权利要求1中所述的方法，其中所述IV族半导体基底为硅(100)、硅(111)和硅(110)中的一种。
6、如权利要求1中所述的方法，其中所述IV族半导体基底至少掺杂一种p型掺杂剂。
7、如权利要求6中所述的方法，其中所述p型掺杂剂为硼、镓和铝中的一种。
8、如权利要求1中所述的方法，其中所述IV族半导体基底掺杂至少一种n型掺杂剂。
9、如权利要求6中所述的方法，其中所述n型掺杂剂为砷、磷和锑中的一种。
10、如权利要求1中所述的方法，其中所述加热装置为电阻热源装置和辐射热源装置中的一种。
11、如权利要求1中所述的方法，其中所述溶剂为醇、醛、酮、羧酸类、酯、胺、有机硅氧烷和卤代烃中的一种。
12、如权利要求1中所述的方法，其中所述腔体配置以真空环境，所述真空环境具有大约10-4Torr到10-7Torr之间的压力。
13、如权利要求1中所述的方法，其中所述腔体配置以惰性环境，所述惰性环境具有氮气和氩气中的一种。
14、如权利要求1中所述的方法，其中所述腔体配置以大气环境。
15、在腔体中形成外延层的方法，包括：
将IV族半导体基底置于腔体中；
沉积纳米颗粒墨，所述纳米颗粒墨包括IV族纳米颗粒组和溶剂，其中形成多孔坯块；
将IV族半导体基底加热到至少250℃的温度；
利用从激光装置发出的激光脉冲组加热所述多孔坯块，其中所述激光脉冲组中的每一激光脉冲具有脉冲宽度和能流；
其中形成外延层。
16、如权利要求15中所述的方法，其中所述激光装置具有约280nm到约1064nm之间的放射(emission)。
17、如权利要求15中所述的方法，其中所述激光脉冲组具有大约1Hz到大约1000Hz的重复率。
18、如权利要求17中所述的方法，其中所述脉冲宽度在大约1ns到大约100ns。
19、如权利要求15中所述的方法，其中脉冲曝光从大约1秒到大约10秒。
20、如权利要求15中所述的方法，其中所述能流在大约1mJ/m2到200mJ/m2之间。
21、如权利要求15中所述的方法，其中所述IV族纳米颗粒组包括硅，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约15nm之间的粒径。
22、如权利要求15中所述的方法，其中所述IV族纳米颗粒组包括锗，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约35nm之间的粒径。
23、如权利要求15中所述的方法，其中所述IV族纳米颗粒组包括锡，以及其中所述IV族纳米颗粒组中的每一种具有1nm到大约40nm之间的粒径。
24、如权利要求15中所述的方法，其中所述IV族半导体基底为硅(100)、硅(111)和硅(110)中的一种。
25、如权利要求15中所述的方法，其中所述IV族半导体基底掺杂至少一种p型掺杂剂。
26、如权利要求25中所述的方法，其中所述p型掺杂剂为硼、镓和铝中的一种。
27、如权利要求15中所述的方法，其中所述IV族半导体基底掺杂至少一种n型掺杂剂。
28、如权利要求27中所述的方法，其中所述n型掺杂剂为砷、磷和锑中的一种。
29、如权利要求15中所述的方法，其中所述加热装置为电阻热源装置和辐射热源装置中的一种。
30、如权利要求15中所述的方法，其中所述溶剂为醇、醛、酮、羧酸类、酯、胺、有机硅氧烷和卤代烃中的一种。
31、如权利要求15中所述的方法，其中所述腔体配置以真空环境，所述真空环境具有大约10-4Torr到10-7Torr之间的压力。
32、如权利要求15中所述的方法，其中所述腔体配置以惰性环境，所述惰性环境具有氮气和氩气中的一种。
33、如权利要求15中所述的方法，其中所述腔体配置为大气环境。
CN200780045929A 2006-12-13 2007-12-12 在ⅳ族半导体基底上形成外延层的方法 Pending CN101647092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87487306P 2006-12-13 2006-12-13
US60/874,873 2006-12-13

Publications (1)

Publication Number Publication Date
CN101647092A true CN101647092A (zh) 2010-02-10

Family

ID=39323978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780045929A Pending CN101647092A (zh) 2006-12-13 2007-12-12 在ⅳ族半导体基底上形成外延层的方法

Country Status (4)

Country Link
US (1) US20080171425A1 (zh)
EP (1) EP2102901A1 (zh)
CN (1) CN101647092A (zh)
WO (1) WO2008076744A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782810A (zh) * 2010-03-01 2012-11-14 英诺瓦莱特公司 形成低电阻硅金属触点的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226966B2 (en) 2001-08-03 2007-06-05 Nanogram Corporation Structures incorporating polymer-inorganic particle blends
US20090075083A1 (en) 1997-07-21 2009-03-19 Nanogram Corporation Nanoparticle production and corresponding structures
US6599631B2 (en) 2001-01-26 2003-07-29 Nanogram Corporation Polymer-inorganic particle composites
US8568684B2 (en) * 2000-10-17 2013-10-29 Nanogram Corporation Methods for synthesizing submicron doped silicon particles
EP2089897A2 (en) 2006-12-07 2009-08-19 Innovalight, Inc. Methods for creating a densified group iv semiconductor nanoparticle thin film
US7718707B2 (en) 2006-12-21 2010-05-18 Innovalight, Inc. Method for preparing nanoparticle thin films
CN103333526A (zh) 2007-01-03 2013-10-02 内诺格雷姆公司 基于硅/锗的纳米颗粒油墨、掺杂型颗粒、用于半导体应用的印刷和方法
EP2140483A1 (en) * 2007-04-04 2010-01-06 Innovalight, Inc. Methods for optimizing thin film formation with reactive gases
US8968438B2 (en) 2007-07-10 2015-03-03 Innovalight, Inc. Methods and apparatus for the in situ collection of nucleated particles
US7851336B2 (en) 2008-03-13 2010-12-14 Innovalight, Inc. Method of forming a passivated densified nanoparticle thin film on a substrate
US8247312B2 (en) 2008-04-24 2012-08-21 Innovalight, Inc. Methods for printing an ink on a textured wafer surface
US7910393B2 (en) * 2009-06-17 2011-03-22 Innovalight, Inc. Methods for forming a dual-doped emitter on a silicon substrate with a sub-critical shear thinning nanoparticle fluid
US8900915B2 (en) 2010-04-06 2014-12-02 Thin Film Electronics Asa Epitaxial structures and methods of forming the same
US8895962B2 (en) 2010-06-29 2014-11-25 Nanogram Corporation Silicon/germanium nanoparticle inks, laser pyrolysis reactors for the synthesis of nanoparticles and associated methods
KR101386271B1 (ko) * 2010-12-10 2014-04-18 데이진 가부시키가이샤 반도체 적층체, 반도체 디바이스, 및 그들의 제조 방법
US20130189831A1 (en) * 2012-01-19 2013-07-25 Weidong Li Silicon/germanium nanoparticle inks and methods of forming inks with desired printing properties
US9082684B2 (en) 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
WO2014189886A1 (en) * 2013-05-24 2014-11-27 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
US11404270B2 (en) 2018-11-30 2022-08-02 Texas Instruments Incorporated Microelectronic device substrate formed by additive process
US10861715B2 (en) 2018-12-28 2020-12-08 Texas Instruments Incorporated 3D printed semiconductor package
US10910465B2 (en) 2018-12-28 2021-02-02 Texas Instruments Incorporated 3D printed semiconductor package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4040849A (en) * 1976-01-06 1977-08-09 General Electric Company Polycrystalline silicon articles by sintering
US5057163A (en) * 1988-05-04 1991-10-15 Astropower, Inc. Deposited-silicon film solar cell
US5336335A (en) * 1992-10-09 1994-08-09 Astropower, Inc. Columnar-grained polycrystalline solar cell and process of manufacture
US5576248A (en) * 1994-03-24 1996-11-19 Starfire Electronic Development & Marketing, Ltd. Group IV semiconductor thin films formed at low temperature using nanocrystal precursors
US5556791A (en) * 1995-01-03 1996-09-17 Texas Instruments Incorporated Method of making optically fused semiconductor powder for solar cells
WO1998039804A1 (en) * 1997-03-04 1998-09-11 Astropower, Inc. Columnar-grained polycrystalline solar cell substrate and improved method of manufacture
WO1999031719A1 (fr) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
DE19854269B4 (de) * 1998-11-25 2004-07-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnschichtsolarzellenanordnung sowie Verfahren zur Herstellung derselben
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
KR20050026692A (ko) * 2002-08-23 2005-03-15 제이에스알 가부시끼가이샤 실리콘막 형성용 조성물 및 실리콘막의 형성 방법
US7396569B2 (en) * 2003-02-10 2008-07-08 Nanoscale Materials, Inc. Rapidly self-assembled thin films and functional decals
US7238595B2 (en) * 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
US7879696B2 (en) * 2003-07-08 2011-02-01 Kovio, Inc. Compositions and methods for forming a semiconducting and/or silicon-containing film, and structures formed therefrom
US20050265935A1 (en) * 2004-05-28 2005-12-01 Hollingsworth Jennifer A Semiconductor nanocrystal quantum dots and metallic nanocrystals as UV blockers and colorants for suncreens and/or sunless tanning compositions
FR2878407B1 (fr) * 2004-11-29 2008-11-28 Bernard Herve Balet Dispositif mecanique autonome de commande d'arrosage
CN103333526A (zh) * 2007-01-03 2013-10-02 内诺格雷姆公司 基于硅/锗的纳米颗粒油墨、掺杂型颗粒、用于半导体应用的印刷和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102782810A (zh) * 2010-03-01 2012-11-14 英诺瓦莱特公司 形成低电阻硅金属触点的方法
CN102782810B (zh) * 2010-03-01 2015-08-12 英诺瓦莱特公司 形成低电阻硅金属触点的方法

Also Published As

Publication number Publication date
US20080171425A1 (en) 2008-07-17
EP2102901A1 (en) 2009-09-23
WO2008076744A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
CN101647092A (zh) 在ⅳ族半导体基底上形成外延层的方法
TWI751115B (zh) 形成矽鍺錫膜的方法
CN107658212B (zh) 半导体层叠体、半导体装置，以及它们的制造方法
JP6006729B2 (ja) グラファイト基板上のナノワイヤエピタキシー
CN104145340B (zh) 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
CN101276791B (zh) 半导体晶片及其制造方法
CN100459181C (zh) 纳米结构、具有这种纳米结构的电子器件和纳米结构的制造方法
US20080107876A1 (en) Zinc Oxide Microstructures and a Method of Preparing the Same
US20080213603A1 (en) Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
Borgström et al. Interface study on heterostructured GaP–GaAs nanowires
Ben‐Ishai et al. A Route to High‐Quality Crystalline Coaxial Core/Multishell Ge@ Si (GeSi) n and Si@(GeSi) n Nanowire Heterostructures
CN107507895A (zh) 含有半导体纳米晶体的发光器件
CN109964302A (zh) 集成的外延金属电极
KR101538688B1 (ko) 열전성능지수가 향상된 ＳｉＧｅ 매트릭스 나노복합물질
US20100216299A1 (en) Substrate preparation for enhanced thin film fabrication from group iv semiconductor nanoparticles
EP1850373A2 (en) Method of forming highly orientated silicon film, method of manufacturing three-dimensional semiconductor device, and three-dimensional semiconductor device
US8222055B2 (en) Silicon nitride layer for light emitting device, light emitting device using the same, and method of forming silicon nitride layer for light emitting device
TW201802884A (zh) 經由單晶稀土族氮化物及稀土族氧化物緩衝層磊晶形成於矽上之第iii族半導體
Tran et al. Three− dimensional lattice rotation in GaAs nanowire growth on hydrogen− silsesquioxane covered GaAs (001) using molecular beam epitaxy
Yu et al. Formation of silicon nanoislands on crystalline silicon substrates by thermal annealing of silicon rich oxide deposited by low pressure chemical vapour deposition
US8728434B2 (en) Preparation of nanocrystals for thermoelectric and solar cell applications using sulfide-based nanocrystal precursors in colloidal systems
JP2003212694A (ja) 電子素子基板上へのＳｉＣ又はＧａＮ単結晶の成長方法
Chiu et al. Fabrication method of high-quality Ge nanocrystals on patterned Si substrates by local melting point control
JP3525137B2 (ja) 半導体微粒子集合体の製造方法
KR20080111886A (ko) 텔루르 원소층의 나노스케일 조정을 통해 합성한 안티몬텔루라이드 화합물 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100210