CN101647071A - 不受开关寄生效应影响的采样器阻断器 - Google Patents

Abstract

本发明涉及采样－保持模块，尤其涉及意欲置于模拟－数字转换器上游的采样－保持模块。该采样－保持模块常规上包括晶体管(T1，T2)差分对、跟随器晶体管(T3)和存储电容器C_ech。在采样阶段期间通过由第一电流开关(T4，T7)施加发射极电流来导通跟随器晶体管，并可以在保持阶段期间通过向其基极施加截止电压使其截止。根据本发明，该采样－保持模块的运行具有保持阶段(HB)，该保持阶段在采样阶段(HE)的结束时刻同时开始，并在开始新的采样阶段之前终止。这样就在保持阶段结束和新采样阶段开始之间过渡时避免了开关尖峰。

Description

不受开关寄生效应影响的采样器阻断器

本发明涉及采样-保持模块，尤其涉及意欲置于模拟-数字转换器上游的采样-保持模块。

采样-保持模块在时钟控制下周期性地按照两个交替阶段工作：第一阶段为采样阶段，在采样阶段中在存储电容器中存储输入信号(特别是希望转换成数字信号的模拟信号)的电压电平；第二阶段为保持阶段，在保持阶段中，将被采样电压，即电容器中存储的电压保持在其值，在采样-保持模块下游所做操作所需的整个时间内这么做。典型地，在应用于模拟-数字转换器时，众所周知，模拟-数字转换操作花费一定时间，在进入接下来的采样阶段和接下来的转换之前，保持阶段在转换所需的整个时间内保持采样的电压电平。

在采样-保持模块的预期质量中，特别要指出运行速度、将输入电压精确复制到存储电容器中以及在保持时间期间无损耗地保存存储电容器中存储的电压。

图1给出了现有技术的采样-保持模块，从这一视角来看其展现出良好的特性，但是已经发现，其可能会表现出麻烦的缺陷，我们将来会为此付出代价。

图1的采样器意图对输入电压V_in采样。它基本包括一对形成单位增益缓冲放大器的差分分支，以免给产生电压V_in的上游电路带来不必要的负担。差分对包括两个相同的晶体管T1和T2，其发射极结合在一起并连接到恒流源(值为2.I₀)，晶体管T1的基极接收电压V_in。晶体管T1的集电极连接到电源电压Vcc。晶体管T2的集电极被供以该电压Vcc，但是要通过一个电流源，该电流源在晶体管T2中施加电流I₀(前述值的一半)。晶体管T2设置为二极管，即将其集电极连接到其基极。

这种设置允许T2基极上的电压精确地复现输入电压V_in。实际上，像T2那样，T1集电极中的电流等于I₀，因为电流2.I₀是在T2中的电流I₀和T1中的互补电流2I₀-I₀之间共享的。因此基极-发射极电压相同，且T2的基极电压取T1的值。

晶体管T2的基极连接到跟随器晶体管T3的基极，根据采样器是处于采样模式还是保持模式，T3具有两种功能。

在采样模式中，晶体管T3被晶体管T4偏置为电压跟随器，T4向其发射极施加输出电流。然后其发射极电压跟随其基极电压的变化，基极-发射极电压的偏差为Vbe。T3的发射极连接到存储电容器C_ech，因此这个电容器使V_in的值处于偏差Vbe之内。偏差是恒定的，因此不会引起问题；在差分系统中会带来更少的问题，在这种系统中，会利用像图1那样的两个组件对差分电压V_in+-V_in-采样；那么，输出电压是电容器上存储的电压之差；在这种减法中偏差Vbe消失。

在保持模式中，由晶体管T5使晶体管T3失效，T5降低T3的基极电势，并往往会从其基极提取负电流。

通过互补的时钟信号HE(导通T5)和HB(导通T4)交替导通晶体管T4和晶体管T5；这些互补信号分别界定了采样阶段和保持阶段。

最后，保持维持电路CLMP在保持阶段期间向晶体管T3的基极施加基本复制存储电容器上存在的电压的电压，使得T3的基极-发射极电压在保持阶段期间保持在零附近。于是防止了T3的基极-发射极电压降得太低，这容易使晶体管T5饱和，使返回到采样模式变慢；这还独立于输入电压V_in使T3的基极-发射极电压保持恒定。

优选在单位增益和高输入阻抗的缓冲放大器AMP之后，从电容器C_ech抽取采样器的输出。

图2给出了在假设要转换的信号V_in几乎为正弦曲线的条件下在采样-保持模块运行期间观察到的信号曲线。在曲线的中部可以看到时钟信号HB。信号HB是信号HE的补码。在图2的下部可以看到存储电容器端子两端的电压V_ech。在采样阶段中(HE处于高电平，HB处于低电平)，电压V_ech跟随电压V_in的变化。在保持阶段中(HE处于低电平，HB处于高电平)，电压V_ech保持固定在其在采样周期结束时刻所具有的值。

然而，在电压V_ech开始再次跟随电压V_in的变化之前，在保持周期结束时也观察到非常明显的负过渡尖峰。这些尖峰不会妨碍采样-保持模块的基本运行：在整个保持阶段中，电压电平V_ech是稳定的，下游的电路(例如模拟-数字转换器)可以使用它。不过，如果它们的幅值太显著，它们可能对这些下游电路具有影响：例如，如果差分放大器，例如AMP直接设置在下游，它可能被负尖峰饱和，这种效应会极大地减慢采样阶段时其输出电压的重建。在高频处，由于其恢复时间的原因，放大器存在不能跟随V_in变化的风险，采样电压V_ech将不会正确。

已经发现，这些开关尖峰可能主要是因为如下原因：在过渡到采样阶段时，晶体管T3导通得比晶体管T2更快：两者都是通过导通晶体管T5而被截止的；由于截止晶体管T5而使它们导通，对于晶体管T3，由于导通晶体管T4而使其导通。在采样电容器上也发现了由保持维持电路CLMP施加的T3基极上的截止电压，其产生负尖峰，因为如前所述，该电压始终低于采样电容器的电压。一旦晶体管T3的基极采取输入电压V_in的新值，该尖峰立刻消失。

本发明的目的是提出一种电路，这种电路尽可能地防止在从保持阶段过渡到采样阶段时存在这种过渡尖峰。

为了实现这一目的，本发明提出了一种采样-保持模块，包括：

-构成单位增益放大器的晶体管差分对，所述单位增益放大器接收要采样的输入电压，所述差分对能够由电流源供应电流，

-连接在所述差分对的输出端和存储电容器之间的跟随器晶体管，在采样阶段期间通过由第一电流开关施加发射极电流使这个晶体管导通，在保持阶段期间通过向其基极施加截止电压可以使其截止，

其特征在于，控制所述第一电流开关，以便允许在施加所述基极截止电压结束之后向所述跟随器晶体管施加具有偏差的所述发射极电流。

换言之，现在有了在从保持阶段切换到采样阶段时并非精确互补的采样阶段和保持阶段。在此将保持阶段定义为向跟随器晶体管的基极施加截止电压的阶段，可以在采样阶段的结束时刻同时开始，在此将采样阶段定义为向跟随器晶体管施加发射极电流的阶段；但是现在保持阶段在采样阶段开始之前终止，而在现有技术中，保持阶段的结束和采样阶段的开始是同时的。

优选地，采样-保持模块包括第二电流开关，第二电流开关在保持阶段之外将来自电流源的电流向差分对引导，或者在保持阶段期间将其向跟随器晶体管的基极引导。

可以用以下方式实现根据本发明的采样-保持模块：所述差分对包括基极接收要采样的电压的第一晶体管以及基极连接到其集电极的第二晶体管，结合在一起的基极和集电极构成所述差分对的输出端；该输出端连接到所述跟随器晶体管的基极，所述跟随器晶体管的发射极连接到所述存储电容器。

第一电流开关优选包括由第二电流源供电的第二晶体管差分对，第二对中连接到跟随器晶体管发射极的一个晶体管由定义采样阶段的采样信号导通，另一晶体管由与采样信号互补的信号导通。

所述第二电流开关优选是基于由所述第一电流源供电的第三晶体管差分对构成的，所述第三对的晶体管之一连接到所述跟随器晶体管的基极并由定义所述保持阶段的保持信号导通，所述第三对的另一个晶体管连接到所述第一对以便为其供应电流，并由与所述保持信号互补的信号导通。

在现有技术中，对于输入端连接到采样电容器且输出端施加到跟随器晶体管的基极的保持维持电路，可能进一步使得其在保持阶段期间，提供比存储电容器上的电压低的电压。

在阅读下面参考附图给出的详细说明之后，本发明的其他特征和优点将变得显而易见，附图中：

-图1给出了现有技术的采样-保持模块；

-图2给出了图1的采样器的运行曲线；

-图3给出了根据本发明的采样-保持模块图示；

-图4给出了图3的采样器的运行曲线；

-图5给出了用于根据公共时钟CLK建立保持和采样信号的电路。

将结合具有NPN双极晶体管的电路描述本发明；对于具有PNP晶体管的电路这是可换位的，而且其可以针对具有NMOS或PMOS晶体管的电路进行改造。

图3给出了根据本发明的采样-保持模块图示。对应于图1中那些元件的元件具有相同的附图标记。该图是一种简单采样-保持模块的图示；通过简单的复制容易将其挪用到差分采样-保持模块。

将要采样的电压V_in施加到具有单位增益的放大器的输入端E，该放大器包括发射极结合在一起的两个晶体管T1和T2的第一差分对。输入端E为晶体管T1的基极。放大器的输出端是晶体管T2的基极，其连接到其集电极。由值为2.I₀的恒流源SC1为差分对供应电流，但将要看到，仅在采样-保持模块的保持阶段之外提供该电流源。

T1的集电极连接到电源电压Vcc。通过电流源SC3将T2的集电极和基极连接到该电源电压Vcc，电流源SC3在电源Vcc和晶体管T2之间施加值为I₀的电流(电源SC1的值的一半)。

晶体管T1和T2是相同的。如果在保持阶段之外为差分对供应电流2.I₀，在T2(由电流源SC3施加的电流I₀)和T1中(从电源SC3中的电流2.I₀和晶体管T2中的电流I₀之间的差异得到的电流)将电流分成两个相等部分。T1和T2中的电流相同，T1和T2的基极-发射极电压相同。因此，在保持阶段之外，晶体管T2的基极上的电压取值V_in。

结合在一起的晶体管T2的基极和集电极构成单位增益放大器的输出端，其连接到电压跟随器级的输入端。跟随器级由晶体管T3构成；T3的基极是跟随器级的输入端；T3的发射极是跟随器级的输出端。这个输出端连接到存储电容器C_ech，存储电容器的功能是在采样阶段期间接收表示V_in值的电荷，在保持阶段期间无损耗地保持这些电荷。

采样阶段期间跟随器级(T3)的作用是向电容器传输尽可能精确表示输入电压V_in的电压。尽管如此，将具有偏差Vbe的输入电压传输到电容器，其中Vbe为晶体管T3的基极-发射极电压。尤其这种偏差是恒定的，所以并不造成麻烦(采样阶段期间通过T3的电流是恒定的)，在消除了共模效应的差分采样-保持模块中更不会造成麻烦。

电容器端子两端的电压为V_ech。在采样阶段期间其跟随电压V_in；在保持阶段期间其不再漂移。

采样阶段是由采样信号HE定义的；在采样阶段期间该信号处于高逻辑电平。在这个阶段中，具体包括晶体管T4的电流开关向跟随器晶体管T3的发射极施加源于电流源SC2的电流，其值优选为I₀。晶体管T4的基极受到采样信号HE的控制。晶体管T4在采样阶段期间是导通的。信号HE的逻辑补码被表示为HEN，当HE处于高电平时它处于低电平，反之亦然；信号HEN控制着形成电流开关的一部分的晶体管T7的基极；它在采样阶段之外使该晶体管T7导通，以便从晶体管T4，因此从跟随器晶体管T3引出电源SC2的电流。

第二电流开关包括晶体管T5和T6，受到定义保持阶段的保持信号HB控制并受到与保持信号互补的信号HBN控制。晶体管T5的基极接收保持信号HB；在保持阶段期间该晶体管是导通的。这会降低晶体管T3的基极电势，以便防止其导通。晶体管T6的基极接收在保持阶段之外使晶体管导通的互补信号HBN，以便使电源SC1的电流流入差分对T1、T2。

此外，在该范例中，提供了一种电路，用于在保持阶段期间监测和维持T3的基极电势。该电路CLMP包括电平偏差电路DN和晶体管T8。该电路在其输入端上接收存储电容器C_ech上存储的电压V_ech，并在跟随器晶体管T3的基极上产生复制电压V_ech的电压，该电压使得T3的发射极电压(V_ech)和T3的基极电压之间的差异接近零，确保截止T3而不会在T3基极上有过大的负电压。

任选地通过缓冲放大器AMP在存储电容器上获取采样器的输出电压。

保持信号HB和采样信号HE并非精确互补；在图4中示出了它们。相对于图2中所示的信号放大了比例，以便更好地示出HB和HE之间根据本发明的时域偏差。在图的上部已经同时示出了信号HEN(HE的补码)和HB。在中部仅示出了信号HEN。对于两个信号HB和HEN而言上升沿是相同的。但是它们的下降沿稍微有偏差，保持信号HB的下降沿稍微超前于采样信号HE的补码HEN的下降沿。

在图4的下部示出了采样电压V_ech。可以看到，图2中出现的大开关尖峰在图4中实际消失了。

这种情况的原因在于，由于晶体管T6导通，晶体管T2从保持阶段的结束时刻(HB的下降沿)就立即开始导通，这发生在采样阶段正常运行之前，即在晶体管T4开始导通之前。尽管T3仍然截止，T2的基极会采取值V_in。在采样信号到达时，晶体管开始导通，但其基极几乎处于适于采样阶段的电势电平。

要指出的是，在保持阶段期间，利用根据本发明的电路，输入端和采样电容器之间的隔离尤其有效。

图5给出了基于单个时钟CLK获得保持和采样信号HB和HE及其补码的示范性方法。两个级联的反相器I1、I2接收时钟CLK并产生稍微延迟的时钟CLKr。将时钟CLK和延迟时钟CLKr施加到或门的输入端。或门的输出端产生上升沿与CLK的上升沿相同而下降沿与CLKr的下降沿相同的信号。时钟CLK用于(通过缓冲放大器A1)产生保持信号HB及其补码HBN(通过反相器和缓冲放大器A2)。或门的输出端用于产生采样信号HE(通过反相器和缓冲放大器A4)及其补码HEN(通过缓冲放大器A3)。

Claims (5)

1、一种采样-保持模块，包括：

-构成单位增益放大器的晶体管(T1，T2)差分对，所述单位增益放大器接收要采样的输入电压(V_in)，所述差分对能够由电流源(SC1)供应电流，

-连接在所述差分对(T1，T2)的输出端和存储电容器C_ech之间的跟随器晶体管(T3)，在采样阶段期间通过由第一电流开关(T4，T7)施加发射极电流使该晶体管导通，在保持阶段期间通过向其基极施加截止电压可以使其截止，

其特征在于，控制所述第一电流开关(T4，T7)，以便允许在施加所述基极截止电压结束之后向所述跟随器晶体管施加具有偏差的所述发射极电流，所述第一电流开关包括由第二电流源(SC2)供电的第二晶体管(T4，T7)差分对，所述第二对中连接到所述跟随器晶体管(T3)的发射极的一个晶体管(T4)由定义所述采样阶段的采样信号(HE)导通，而另一个晶体管由与所述采样信号互补的信号(HEN)导通，设计第二电流开关(T5，T6)以在所述保持阶段之外将来自所述电流源(SC1)的电流导向所述差分对(T1，T2)，或者在所述保持阶段期间将其导向所述跟随器晶体管(T3)的基极，所述采样信号的上升沿相对于所述保持阶段的结束时刻延迟。

2、根据权利要求1所述的采样-保持模块，其特征在于，其操作具有保持阶段，所述保持阶段在采样阶段的结束时刻同时开始，并在新的采样阶段开始之前终止。

3、根据权利要求1和2中的一项所述的采样-保持模块，其特征在于，所述差分对包括基极接收要采样的电压(V_in)的第一晶体管(T1)以及基极连接到集电极的第二晶体管(T2)，结合在一起的基极和集电极构成所述差分对的输出端，所述输出端连接到所述跟随器晶体管(T3)的基极，所述跟随器晶体管的发射极连接到所述存储电容器。

4、根据权利要求3所述的采样-保持模块，其特征在于，所述第二电流开关是基于由所述第一电流源(SC1)供电的第三晶体管(T5，T6)差分对构成的，所述第三对的晶体管之一(T5)连接到所述跟随器晶体管(T3)的基极并由定义所述保持阶段的保持信号(HB)导通，所述第三对的另一个晶体管(T6)连接到所述第一对以便为其供应电流，并由与所述保持信号互补的信号(HBN)导通。

5、根据权利要求1到4中的一项所述的采样-保持模块，其特征在于，其包括保持维持电路(CLMP)，其输入端连接到所述存储电容器，而其输出端在所述保持阶段期间向所述跟随器晶体管(T3)的基极施加比所述存储电容器上的电压低的电压。

Images