CN101621507B

CN101621507B - 双网物理隔离电路

Info

Publication number: CN101621507B
Application number: CN200810302501XA
Authority: CN
Inventors: 赵祥明
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Guangdong Huabo Enterprise Management Consulting Co ltd; State Grid Shanghai Electric Power Co Ltd
Priority date: 2008-07-02
Filing date: 2008-07-02
Publication date: 2012-06-13
Anticipated expiration: 2028-07-02
Also published as: US20100005216A1; CN101621507A; US7840743B2

Abstract

一种双网物理隔离电路，其包括一北桥芯片、一总线转换电路、一第一存储器及一第二存储器，总线转换电路包括一第一总线转换芯片及一第二总线转换芯片，第一存储器及第二存储器分别对应连接一网络，北桥芯片分别通过第一总线转换芯片的第一对及第二对输入输出引脚与第一存储器及第二存储器连接，当总线转换电路接收一高电平信号时，第一总线转换芯片的第一对输入输出引脚导通而选通第一存储器，而第二存储器通过第二总线转换芯片接地；当总线转换电路接收一低电平信号时，第一总线转换芯片的第二对输入输出引脚导通而选通第二存储器，而第一存储器通过第二总线转换芯片接地。本发明双网物理隔离电路能在单个终端上有效物理隔离不同网络。

Description

双网物理隔离电路

技术领域

本发明涉及一种双网物理隔离电路。

背景技术

国际互联网的广泛应用给我们带来极大便利的同时也带来了严重的安全问题。基于软件的逻辑隔离，如防火墙、代理服务器等，可以被黑客和内部用户操纵，无法满足机要部门对数据安全的要求。物理隔离能有效隔离内外网络，使得重要数据与外部互联网没有物理上的连接，其安全系数高。目前，各国的关键网络普遍采用物理隔离技术来保护网络的安全。

传统的物理隔离采用双终端，即每个用户拥有两台独立的计算机，分别接入两个互相独立的网络，严重浪费资源。如何在单个终端上有效地物理隔离内外网络成为一个亟待解决的问题。

发明内容

鉴于以上内容，有必要提供一种能在单个终端上有效物理隔离内外网的电路。

一种双网物理隔离电路，其包括一北桥芯片、一总线转换电路、一第一存储器及一第二存储器，所述总线转换电路包括一第一总线转换芯片及一第二总线转换芯片，所述第一存储器及第二存储器分别对应连接一网络，所述北桥芯片分别通过所述第一总线转换芯片的第一对及第二对输入输出引脚与第一存储器及第二存储器连接，当所述总线转换电路接收一高电平信号时，所述第一总线转换芯片的第一对输入输出引脚导通而选通所述第一存储器，而所述第二存储器通过所述第二总线转换芯片接地；当所述总线转换电路接收一低电平信号时，所述第一总线转换芯片的第二对输入输出引脚导通而选通所述第二存储器，而所述第一存储器通过所述第二总线转换芯片接地，所述控制装置直接控制所述第一总线转换芯片的第一对输入输出引脚，所述控制装置经过一反相器后控制所述第一总线转换芯片的第二对输入输出引脚，当所述控制装置发出一高电平信号时，所述高电平信号经所述反相器变为低电平，所述第一总线转换芯片的第二对输入输出引脚截止，第二存储器未被选通；当所述控制装置发出一低电平信号时，所述第一总线转换芯片的第一对输入输出引脚截止，第一存储器未被选通。

一种双网物理隔离电路，其包括一北桥芯片、一总线转换电路、一第一存储器及一第二存储器，所述总线转换电路包括一第一总线转换芯片及一第二总线转换芯片，所述第一存储器及第二存储器分别对应连接一网络，所述北桥芯片通过所述第一总线转换芯片的第一对及第二对输入输出引脚与第二存储器连接，所述北桥芯片通过所述第一总线转换芯片的第三对及第四对输入输出引脚与第一存储器连接，当所述总线转换电路接收一高电平信号时，所述第一总线转换芯片的第一对及第二对输入输出引脚导通而选通所述第二存储器，而所述第一存储器通过所述第二总线转换芯片接地；当所述总线转换电路接收一低电平信号时，所述第一总线转换芯片的第三对及第四对输入输出引脚导通而选通所述第一存储器，而所述第二存储器通过所述第二总线转换芯片接地，所述总线转换电路还包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第一电阻、第二电阻、第三电阻、第四电阻及第五电阻；所述第一场效应管的栅极连接所述控制装置的一使能信号引脚，所述使能信号引脚发出一有效电平使所述第一场效应管导通，源极通过所述第一电阻连接一直流电源，漏极通过所述第二电阻连接所述直流电源；所述第二场效应管的漏极连接所述第一场效应管的漏极，栅极通过所述第三电阻连接所述直流电源，源极接地；所述第三场效应管的栅极连接所述控制装置的控制信号引脚，漏极通过所述第四电阻连接所述直流电源，源极接地；所述第四场效应管的栅极连接所述第一场效应管的源极，漏极通过所述第五电阻连接所述直流电源，源极接地；所述第一场效应管的源极还连接所述第一总线转换芯片，所述第三场效应管及所述第四场效应管的漏极均还连接所述第二总线转换芯片，所述控制装置的控制信号引脚直接控制所述第一总线转换芯片的第一对输入输出引脚、第二对输入输出引脚及第三场效应管的栅极，所述控制装置经过所述第一场效应管的源极控制所述第一总线转换芯片的第三对输入输出引脚、第四对输入输出引脚及第四场效应管的栅极，当所述控制信号引脚发出低电平信号时，所述第一总线转换芯片的第一对及第二对输入输出引脚均截止，第二存储器未被选通，所述第二场效应管截止，使得所述第二场效应管的漏极及所述第一场效应管的源极均为高电平，所述第一总线转换芯片的第三对及第四对输入输出引脚均导通，所述第一存储器被选通，所述第三场效应管的栅极为低电平，所述第三场效应管截止，使得所述第三场效应管的源极为高电平，所述第二存储器通过所述第二总线转换芯片接地。

本发明双网物理隔离电路通过控制总线转换电路择一地选通第一存储器或第二存储器，实现北桥芯片与两个存储器择一地通信，能在单个终端上有效物理隔离不同网络。

附图说明

下面参照附图结合具体实施方式对本发明作进一步详细描述：

图1为本发明双网物理隔离电路的较佳实施方式的电路原理图。

图2为本发明双网物理隔离电路的另一较佳实施方式的电路原理图。

具体实施方式

请参照图1，本发明双网物理隔离电路的较佳实施方式包括一控制装置100、一北桥芯片200、一总线转换电路300及两个存储器400、500。

本发明双网物理隔离电路的较佳实施方式用来隔离不同网络，所述控制装置100包括一控制信号引脚SELJ。所述北桥芯片200包括两个引脚NSCKE_A0及NSCKE_B0。所述总线转换电路300包括一反相器110、两个总线转换芯片U10及U20。所述总线转换芯片U10及U20均包括8个引脚Vcc、OE1、1A、1B、OE2、2A、2B及GND。所述引脚Vcc及GND分别为电源引脚及接地引脚，所述引脚1A及2A为输入引脚，所述引脚1B及2B为输出引脚，所述引脚OE1及OE2为使能引脚。所述引脚OE1控制所述引脚1A及1B，所述引脚OE2控制所述引脚2A及2B。所述存储器400包括一引脚MSCKE_A0，所述引脚MSCKE_A0为高电平时，所述存储器400才处于工作状态。所述存储器500包括一引脚MSCKE_B0，所述引脚MSCKE_B0为高电平时，所述存储器500才处于工作状态。所述存储器400、500分别对应两种不同的网络，本实施方式中所述存储器400及500分别对应内网及外网。

所述控制装置100的控制信号引脚SELJ分别连接所述总线转换芯U10的引脚OE1及所述总线转换芯片U20的引脚OE2，所述控制装置100的控制信号引脚SELJ还经过所述反相器110后分别连接所述总线转换芯片U10的引脚OE2及所述总线转换芯片U20的引脚OE1。所述反相器110用来将高电平变为低电平或将低电平变为高电平。

所述北桥芯片200的引脚NSCKE_A0连接所述总线转换芯片U10的引脚1A。所述总线转换芯片U10的引脚1B分别连接所述总线转换芯片U20的引脚1B及所述存储器400的引脚MSCKE_A0。所述北桥芯片200的引脚NSCKE_B0连接所述总线转换芯片U10的引脚2A。所述总线转换芯片U10的引脚2B分别连接所述总线转换芯片U20的引脚2B及所述存储器500的引脚MSCKE_B0。

所述总线转换芯片U10及U20的引脚Vcc均连接一直流电源Vcc，所述总线转换芯片U10及U20的引脚GND均接地。所述总线转换芯片U20的引脚1A及2A接地。

若所述控制装置100的控制信号引脚SELJ为高电平，所述总线转换芯片U10的引脚OE1为高电平，所述总线转换芯片U10的引脚1A与1B内部导通，所述北桥芯片200通过所述总线转换芯片U10与所述存储器400导通相连，所述存储器400处于工作状态，所述北桥芯片200通过所述总线转换芯片U10与内网通信。同时，所述控制装置100的控制信号引脚SELJ的高电平经过所述反相器110转为低电平后输出给所述总线转换芯片U10的引脚OE2，所述总线转换芯片U10的引脚2A与2B内部断开，所述存储器500未被选通，所述总线转换芯片U20的引脚OE2为高电平，所述总线转换芯片U20的引脚2A与2B内部导通，所述总线转换芯片U20的引脚2B为低电平，使得所述存储器500的引脚MSCKE_B0为低电平，所述存储器500处于等待状态，所述北桥芯片200与外网隔离。

若所述控制装置100的控制信号引脚SELJ为低电平，所述总线转换芯片U10的引脚OE1为低电平，所述总线转换芯片U10的引脚1A与1B内部断开，所述存储器400未被选通，所述控制装置100的控制信号引脚SELJ的低电平经过所述反相器110转为高电平后输出给所述总线转换芯片U20的引脚OE1，所述总线转换芯片U20的引脚1A与1B内部导通，所述总线转换芯片U20的引脚1B为低电平，使得所述存储器400的引脚MSCKE_A0为低电平，所述存储器400处于等待状态，所述北桥芯片200与内网隔离。同时，所述控制装置100的控制信号引脚SELJ的低电平经过所述反相器110转为高电平后输出给所述总线转换芯片U10的引脚OE2，所述总线转换芯片U10的引脚2A与2B内部导通，所述存储器500被选通，所述存储器500处于工作状态，所述北桥芯片200通过所述总线转换芯片U10与外网通信。

请参照图2，本发明双网物理隔离电路的另一较佳实施方式包括一控制装置10、一北桥芯片20、一总线转换电路30及两个存储器40、50。

本发明双网物理隔离电路的另一较佳实施方式也用来隔离不同网络，所述控制装置10包括两个引脚OE及SEL，所述引脚OE及SEL分别为使能信号引脚及控制信号引脚。所述北桥芯片20包括四个引脚N_SCKE_A0、N_SCKE_A1、N_SCKE_B0及N_SCKE_B1。所述总线转换电路30包括四个MOS管Q1、Q2、Q3、Q4、五个电阻R1、R2、R3、R4、R5及两个总线转换芯片U1、U2。本实施方式中，每一总线转换芯片U1及U2均包括14个引脚Vcc、OE1、1A、1B、OE2、2A、2B、OE3、3A、3B、OE4、4A、4B及GND。其中，所述引脚Vcc及GND分别为电源引脚及接地引脚，所述引脚1A、2A、3A及4A均为输入引脚，所述引脚1B、2B、3B及4B均为输出引脚，所述引脚OE1、OE2、OE3及OE4均为使能引脚，所述引脚OE1控制所述引脚1A及1B，所述引脚OE2控制所述引脚2A及2B，所述引脚OE3控制所述引脚3A及3B，所述引脚OE4控制所述引脚4A及4B。本实施方式中，所述MOS管Q1为P沟道MOS管，所述MOS管Q2、Q3及Q4均为N沟道MOS管。所述MOS管Q1、Q2、Q3及Q4也可采用其他类型的开关元件。所述存储器40包括两个引脚M_SCKE_A0及M_SCKE_A1，所述引脚M_SCKE_A0及M_SCKE_A1均为高电平时，所述存储器40才处于工作状态。所述存储器50包括两个引脚M_SCKE_B0及M_SCKE_B1，所述引脚M_SCKE_B0及M_SCKE_B1均为高电平时，所述存储器50才处于工作状态。所述存储器40、50分别对应两种不同的网络。本实施方式中，所述存储器40及50分别对应内网及外网。

所述控制装置10的引脚OE与所述MOS管Q1的栅极相连，所述控制装置10的引脚SEL分别连接所述MOS管Q2的栅极、所述总线转换芯片U1的引脚OE1、OE2及所述MOS管Q3的栅极。

所述北桥芯片20的引脚N_SCKE_A0连接所述总线转换芯片U1的引脚4A。所述总线转换芯片U1的引脚4B分别连接所述总线转换芯片U2的引脚1B及所述存储器40的引脚M_SCKE_A0。所述北桥芯片20的引脚N_SCKE_A1连接所述总线转换芯片U1的引脚3A。所述总线转换芯片U1的引脚3B分别连接所述总线转换芯片U2的引脚2B及所述存储器40的引脚M_SCKE_A1。所述北桥芯片20的引脚N_SCKE_B0连接所述总线转换芯片U1的引脚1A。所述总线转换芯片U1的引脚1B分别连接所述总线转换芯片U2的引脚4B及所述存储器50的引脚M_SCKE_B0。所述北桥芯片20的引脚N_SCKE_B1连接所述总线转换芯片U1的引脚2A。所述总线转换芯片U1的引脚2B分别连接所述总线转换芯片U2的引脚3B及所述存储器50的引脚M_SCKE_B1。

所述总线转换电路30的MOS管Q1的源极连接所述总线转换芯片U1的引脚OE3、OE4及所述MOS管Q4的栅极。所述MOS管Q1的源极及漏极分别通过所述电阻R1及R2连接一直流电源Vcc。所述MOS管Q2的栅极通过所述电阻R3连接所述直流电源Vcc，所述MOS管Q2的漏极与所述MOS管Q1的漏极相连，所述MOS管Q2的源极接地。所述总线转换芯片U1及U2的引脚Vcc均连接所述直流电源Vcc。所述总线转换芯片U1的引脚GND、所述总线转换芯片U2的引脚1A、2A、3A、4A及GND均接地。所述总线转换芯片U2的引脚OE1与OE2均连接所述MOS管Q4的漏极。所述总线转换芯片U2的引脚OE3与OE4均连接所述MOS管Q3的漏极。所述MOS管Q3及Q4的源极均接地。所述MOS管Q3及Q4的漏极分别通过所述电阻R4及R5连接所述直流电源Vcc。

所述控制装置10可控制双网物理隔离电路。当所述控制装置10的引脚OE为有效电平时，双网物理隔离电路具有物理隔离内外网的功能，反之，不具有物理隔离内外网的功能。本实施方式中，所述控制装置10的引脚OE的有效电平为低电平。所述控制装置10的引脚OE为低电平时，所述MOS管Q1导通。

当所述控制装置10的引脚OE为有效电平时，若所述控制装置10的引脚SEL为高电平，所述MOS管Q2的栅极为高电平，所述MOS管Q2导通，使得所述MOS管Q1的源极、所述总线转换芯片U1的引脚OE3、OE4及所述MOS管Q4的栅极均为低电平。所述总线转换芯片U1的引脚3A与3B内部断开，所述总线转换芯片U1的引脚4A与4B内部断开，所述存储器40未被选通。所述MOS管Q4的栅极为低电平，所述MOS管Q4截止，使得所述MOS管Q4的漏极、所述总线转换芯片U2的引脚OE1及OE2均为高电平，所述总线转换芯片U2的引脚1A与1B内部导通，所述总线转换芯片U2的引脚2A与2B内部导通，所述总线转换芯片U2的引脚1B及2B均为低电平，使得所述存储器40的引脚M_SCKE_A0及M_SCKE_A1均为低电平，所述存储器40处于等待状态，所述北桥芯片20与内网隔离。所述总线转换芯片U1的引脚OE1、OE2及所述MOS管Q3的栅极相应为高电平，所述总线转换芯片U1的引脚1A与1B内部导通，所述总线转换芯片U1的引脚2A与2B内部导通，所述存储器50被选通，所述存储器50处于工作状态，所述北桥芯片20通过所述总线转换芯片U1与外网通信。

当所述控制装置10的引脚OE的有效电平时，若所述控制装置10的引脚SEL为低电平，所述MOS管Q2截止，使得所述MOS管Q1的源极、所述总线转换芯片U1的引脚OE3、OE4及所述MOS管Q4的栅极相应为高电平，所述总线转换芯片U1的引脚3A与3B内部导通，所述总线转换芯片U1的引脚4A与4B内部导通，所述存储器40被选通，所述存储器40处于工作状态，所述北桥芯片20通过所述总线转换芯片U1与内网通信。所述总线转换芯片U1的引脚OE1、OE2及所述MOS管Q3的栅极相应为低电平。所述总线转换芯片U1的引脚1A与1B内部断开，所述总线转换芯片U1的引脚2A与2B内部断开，所述存储器50未被选通。所述MOS管Q3的栅极为低电平，所述MOS管Q3截止，使得所述MOS管Q3的漏极、所述总线转换芯片U2的引脚OE3及OE4均为高电平，所述总线转换芯片U2的引脚3A与3B内部导通，所述总线转换芯片U2的引脚4A与4B内部导通，所述总线转换芯片U2的引脚3B及4B均为低电平，使得所述存储器50的引脚M_SCKE_B0及M_SCKE_B1均为低电平，所述存储器50处于等待状态，所述北桥芯片20与外网隔离。

Claims

1.一种双网物理隔离电路，其包括一北桥芯片、一总线转换电路、一第一存储器及一第二存储器，所述总线转换电路包括一第一总线转换芯片及一第二总线转换芯片，所述第一存储器及第二存储器分别对应连接一网络，所述北桥芯片分别通过所述第一总线转换芯片的第一对及第二对输入输出引脚与第一存储器及第二存储器连接，当所述总线转换电路接收一高电平信号时，所述第一总线转换芯片的第一对输入输出引脚导通而选通所述第一存储器，而所述第二存储器通过所述第二总线转换芯片接地；当所述总线转换电路接收一低电平信号时，所述第一总线转换芯片的第二对输入输出引脚导通而选通所述第二存储器，而所述第一存储器通过所述第二总线转换芯片接地，所述高电平信号及低电平信号是由一控制装置发出的，所述控制装置直接控制所述第一总线转换芯片的第一对输入输出引脚，所述控制装置经过一反相器后控制所述第一总线转换芯片的第二对输入输出引脚，当所述控制装置发出一高电平信号时，所述高电平信号经所述反相器变为低电平，所述第一总线转换芯片的第二对输入输出引脚截止，第二存储器未被选通；当所述控制装置发出一低电平信号时，所述第一总线转换芯片的第一对输入输出引脚截止，第一存储器未被选通。

2.一种双网物理隔离电路，其包括一北桥芯片、一总线转换电路、一第一存储器及一第二存储器，所述总线转换电路包括一第一总线转换芯片及一第二总线转换芯片，所述第一存储器及第二存储器分别对应连接一网络，所述北桥芯片通过所述第一总线转换芯片的第一对及第二对输入输出引脚与第二存储器连接，所述北桥芯片通过所述第一总线转换芯片的第三对及第四对输入输出引脚与第一存储器连接，当所述总线转换电路接收一高电平信号时，所述第一总线转换芯片的第一对及第二对输入输出引脚导通而选通所述第二存储器，而所述第一存储器通过所述第二总线转换芯片接地；当所述总线转换电路接收一低电平信号时，所述第一总线转换芯片的第三对及第四对输入输出引脚导通而选通所述第一存储器，而所述第二存储器通过所述第二总线转换芯片接地，所述高电平信号及低电平信号是由一控制装置的控制信号引脚发出的，所述总线转换电路还包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第一电阻、第二电阻、第三电阻、第四电阻及第五电阻；所述第一场效应管的栅极连接所述控制装置的一使能信号引脚，所述使能信号引脚发出一有效电平使所述第一场效应管导通，源极通过所述第一电阻连接一直流电源，漏极通过所述第二电阻连接所述直流电源；所述第二场效应管的漏极连接所述第一场效应管的漏极，栅极通过所述第三电阻连接所述直流电源，源极接地；所述第三场效应管的栅极连接所述控制装置的控制信号引脚，漏极通过所述第四电阻连接所述直流电源，源极接地；所述第四场效应管的栅极连接所述第一场效应管的源极，漏极通过所述第五电阻连接所述直流电源，源极接地；所述第一场效应管的源极还连接所述第一总线转换芯片，所述第三场效应管及所述第四场效应管的漏极均还连接所述第二总线转换芯片，所述控制装置的控制信号引脚直接控制所述第一总线转换芯片的第一对输入输出引脚、第二对输入输出引脚及第三场效应管的栅极，所述控制装置经过所述第一场效应管的源极控制所述第一总线转换芯片的第三对输入输出引脚、第四对输入输出引脚及第四场效应管的栅极，当所述控制信号引脚发出低电平信号时，所述第一总线转换芯片的第一对及第二对输入输出引脚均截止，第二存储器未被选通，所述第二场效应管截止，使得所述第二场效应管的漏极及所述第一场效应管的源极均为高电平，所述第一总线转换芯片的第三对及第四对输入输出引脚均导通，所述第一存储器被选通，所述第三场效应管的栅极为低电平，所述第三场效应管截止，使得所述第三场效应管的源极为高电平，所述第二存储器通过所述第二总线转换芯片接地。

3.如权利要求2所述的双网物理隔离电路，其特征在于：当所述控制信号引脚发出高电平信号时，所述第一总线转换芯片的第一对及第二对输入输出引脚均导通，第二存储器被选通，所述第二场效应管导通，使得所述第二场效应管的漏极及所述第一场效应管的源极均为低电平，所述第一总线转换芯片的第三对及第四对输入输出引脚均截止，所述第一存储器未被选通，所述第四场效应管的栅极为低电平，所述第四场效应管截止，使得所述第四场效应管的源极为高电平，所述第一存储器通过所述第二总线转换芯片接地。