CN101610109B - 一种时分同步码分多址系统的上行导频搜索装置及方法 - Google Patents

Abstract

本发明公开了一种时分同步码分多址系统的上行导频搜索装置及方法。所述上行导频搜索装置包括：依次相连的本地同步码存储器、读写地址控制器、天线数据存储器、相关器、求能量和能量合并模块，还包括分别与上述各模块相连的时钟/复位/控制器，其中本地同步码存储器还与相关器相连。本发明采用全串行、流水线结构电路实现导频搜索中的相关运算，本相关器装置硬件电路资源消耗最小；本发明中提出的导频搜索装置搜索窗长度可配置，可以应用在远距离覆盖场景或者正常距离覆盖场景，不需要二次开发ASIC；用8个中低资源消耗的相关器对8天线数据同时计算，保证高效率。

Description

一种时分同步码分多址系统的上行导频搜索装置及方法

技术领域

本发明涉及无线通信领域，尤其涉及一种时分同步码分多址(TD-SCDMA)通信系统上行导频搜索装置及搜索方法。

背景技术

TD-SCDMA无线通信系统是一种同步系统。在上行链路中，多个用户(移动台)向基站发送信号，为了防止不同用户信号之间的相互干扰，需要对各用户进行同步控制，保证其同时到达基站。

TD-SCDMA通信系统子帧结构如图1所示。上行同步的建立是靠UpPTS(上行导频时隙)来完成的。当UE(用户设备)准备建立同步的时候，将发射UpPTS，如果Node B(基站)能够成功地检测到SYNC_UL(上行同步码)，则在下行对应的FPACH(快速物理接入信道)上向UE发送确认消息，然后UE可在分配好的PRACH(物理随机接入信道)上向Node B发送接入信息，最后Node B再将必要的信息发送给UE，呼叫建立完成。

UpPTS是由长度为128chip的SYNC_UL和长度为32chip的GP(保护间隔)组成的。SYNC_UL是一组PN码，用于在接入过程中区分不同的UE。整个系统有256个不同的SYNC_UL，分为32组，每组8个。因为码组是由NodeB确定，所以8个SYNC_UL对基站和已经获得下行同步的UE来说都是已知的。当UE需要建立上行同步时，将从8个已知的SYNC_UL中随机选择1个，并根据估计的定时和功率在UpPTS发射。Node B为了检测在UpPTS时隙上是否有SYNC_UL接入，首先需要对UpPTS时隙上的天线接收信号进行导频搜索，就是要计算NodeB本身的128chips(码片)SYNC_UL与接收的UpPTS时隙区间上的天线数据的相关性，如果二者的数学模式相匹配，则表示有SYNC_UL接入。

常规TD-SCDMA通信系统的UpPTS时隙搜索窗长度为256chip(96+128+32)如图2所示。由于系统的码片速率为1.28MHz，DwPTS(下行导频时隙)与UpPTS之间的保护间隔GP为96个chip，电磁波传播速度V约为3×108米/秒，则96个码片对应的电磁波传播距离为V×96/(1.28×106)＝22.5公里，也就是当UE与NodeB的距离小于11.25公里的时候才能完成上行同步建立，远距离覆盖的时候(小区半径大于11.25公里)无法进行同步建立，因为那样会导致UpPTS时隙延时到达基站，与TS1时隙互相干扰，这也是TD-SCDMA通信系统的缺点之一。而且，现有技术中尚无采用硬件进行TD-SCDMA通信系统上行导频搜索的方案。

发明内容

本发明所要解决的技术问题是提供一种TD-SCDMA通信系统上行导频搜索装置及方法，用于在UE与NodeB的距离大于或小于11.25公里情况下的同步建立。

为解决上述技术问题，本发明是通过以下技术方案实现的：

一种时分同步码分多址系统的上行导频搜索装置，包括：依次相连的本地同步码存储器、读写地址控制器、8个天线数据存储器、8个相关器、求能量模块和能量合并模块，还包括分别与上述各模块相连的时钟/复位/控制器，其中本地同步码存储器还与相关器相连，

读写地址控制器用于控制本地同步码存储器、天线数据存储器的读和写，给各个存储器提供地址信号和读、写使能信号，片选信号；本地同步码存储器用于存储全部本地复数化的上行同步码；

时钟/复位/控制器用于对上述各模块提供时钟信号和复位信号；控制能量合并模块、求能量模块、相关器的运算使能信号；给读写地址控制器提供搜索窗的窗宽信息，所述窗宽信息可配置，以应用在远距离覆盖场景或者正常距离覆盖场景；能量合并模块用于对求能量模块输出的天线能量求和；求能量模块用于对相关器输出的相关结果复数数据求能量；

相关器用于对接收到的上行导频时隙序列和本地复数化的上行同步码序列求相关运算；天线数据存储器用于存储接收到的上行天线数据。

其中，所述相关器具体包括：依次相连的虚拟乘法器、复数加法器、多路选择器；

虚拟乘法器用于求解本地同步码存储器和天线数据存储器输出数据序列的复数乘法；复数加法器用于对虚拟乘法器输出的复数序列做累加运算；多路选择器用于控制累加运算的开始和结束。

其中，还包括与所述能量合并模块相连的能量判决模块，用于判断上行同步建立是否有用户设备接入。

其中，所述天线数据存储器与本地同步码存储器均为双口RAM。

一种时分同步码分多址系统的上行导频搜索方法，包括以下步骤：

a：配置搜索窗长度，并将上行各天线数据缓存在分别在8个天线数据存储器中，本地同步码缓存在本地同步码存储器中；

b：由8个相关器分别计算上行同步码与天线数据的相关序列；

c：由

求能量模块计算各天线对应的相关功率序列；

d：由能量合并模块进行各天线数据的合并；

所述搜索窗长度大于或等于256个码片。

其中，步骤b具体实现公式为：

$\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}=\underset{k,n}{\mathrm{\Σ}}\mathrm{Rx}\_{\mathrm{sync}}_n^{\left(\mathrm{ka}\right)}\·{\left(\mathrm{Sync}{\mathrm{Code}}_{k+i}^{\left(\mathrm{sync}\right)}\right)}^{*}$

其中，Rx_sync为搜索窗内的天线上行导频数据序列，SyncCode为本地复数化上行同步码，Rx_cor为相关运算的结果，(·)^*表示共轭运算，上标ka表示天线序号，ka＝0，1，…，7。

其中，步骤c具体实现公式为：

$\mathrm{Rx}\_{\mathrm{pow}}_i^{(\mathrm{ka},\mathrm{sync})}={\left(\mathrm{Re}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2+{\left(\mathrm{Im}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2$

其中，Re[·]表示取实部运算，Im[·]表示取虚部运算。

其中，步骤d之后还包括判断上行同步建立是否有用户设备接入，如果是，则继续后续操作；否则，返回步骤b。

本发明具有以下有益效果：

1)本发明采用全串行、流水线结构电路实现导频搜索中的相关运算，本相关器装置硬件电路资源消耗最小；

2)本发明中提出的导频搜索装置搜索窗长度可配置，可以应用在远距离覆盖场景或者正常距离覆盖场景，不需要二次开发ASIC；

3)用8个中低资源消耗的相关器对8天线数据同时计算，保证高效率。

附图说明

图1是本发明TD-SCDMA无线通信系统子帧结构；

图2是本发明TD-SCDMA无线通信系统子帧中导频时隙结构；

图3是本发明远距离覆盖情况下延伸的导频时隙搜索窗示意图；

图4是本发明实现的导频搜索的硬件装置；

图5是本发明中相关器的硬件实现装置。

具体实施方式

本发明通过提供一种搜索窗可配置的导频搜索装置及搜索方法，实现TD-SCDMA无线通信系统的上行导频搜索，并且采用低资源消耗的全硬件实现。

下面结合附图及具体实施例对本发明作进一步详细的描述：

请参阅图4所示，包括：依次相连的本地同步码存储器402、读写地址控制器401、天线数据存储器407、相关器406、求能量405、能量合并404和能量判决模块408，其中，本地同步码存储器402还与相关器406相连。另外，还包括分别与上述本地同步码存储器402、读写地址控制器401、天线数据存储器407、相关器406、求能量405、能量合并404相连的时钟复位控制器403，其中相关器有8套，天线数据存储器有8套。图5为相关器装置，包括依次相连的虚拟乘法器501、复数加法器502、多路选择器503。本发明中，天线数据存储器407与本地同步码存储器402均为双口RAM。

读写地址控制器401：用于控制本地同步码存储器402、天线数据存储器407的读和写，给各个存储器提供地址信号和读、写使能信号，片选信号。

本地同步码存储器402用于存储全部本地复数化的上行同步码。

时钟/复位/控制器403用于对其它所有模块提供时钟信号和复位信号；控制能量合并404、求能量405、相关器406的运算使能信号；提供多路选择器503的控制端信号；给读写地址控制器401提供搜索窗的窗宽信息。控制能量合并404用于对求能量405输出的8天线能量求和。

求能量405用于对相关器406输出的相关结果复数数据求能量。

相关器406用于对接收到的上行导频时隙序列和本地复数化的上行同步码序列求相关运算。

天线数据存储器407用于存储接收到的上行天线数据。

虚拟乘法器501用于求解本地同步码存储器402和天线数据存储器407输出数据序列的复数乘法。

复数加法器502用于对虚拟乘法器501输出的复数序列做累加运算。

多路选择器503用于控制累加运算的开始和结束。

关于本发明提出的虚拟乘法器的说明：

由于本地复数上行同步码序列s＝(s ₁，s ₂，...，s ₁₂₈)是由基本上行同步码序列s＝(s₁，s₂，...，s₁₂₈)通过以下方式得到，即：s _i＝(j)ⁱ·s_is_i∈{1，-1}，i＝1，2，...，128

可见，复数化上行同步码s _i∈{1，-1，j，-j}，i＝1，2，...，128

因此，在相关器406的运算中，对于天线复数数据(a+b*j)而言，与复数上行同步码的乘积可以表示为：

(a+b*j)*1＝a+b*j；(a+b*j)*(-1)＝-a-b*j；

(a+b*j)*j＝-b+a*j；(a+b*j)*(-j)＝b-a*j。

另外，本发明提出用两位二进制编码存储复数化本地上行同步码si，即采用简单的译码器：‘00’表示1，‘01’表示-1，‘10’表示j，‘11’表示-j。因此，本发明相关器406中需要的复数乘法器可以由一般的译码器和多路选择器来替代，也就是采用虚拟乘法器，从而减少硬件资源的使用。

本发明中提及的相关器406与现有的相关器相比，其区别在于：第一，不需要移位寄存器组，而是直接采用图4中天线数据存储器407与本地同步码存储器402的双口RAM；第二，现有的相关器多是采用并行或串并结合的方式，电路结构复杂，资源消耗大，而本发明中的相关器采用全串行的流水线操作，如图5所示，这里仅仅需要一个虚拟乘法器、复数加法器以及一个多路选择器，最大限度的节约了资源。另外，目前已有的TD-SCDMA导频搜索实现方案中，都是采用FFT/IDFT来求解相关运算，其缺点在于不能应用在搜索窗可变的导频搜索中，并且必须采用至少4个实数乘法器运算，而本发明用相关器来替代FFT/IDFT，并且解决了这一问题。

如图2所示，在远距离覆盖的时候，UpPTS会延伸到TS1的部分空间，TS1将不再作为业务时隙使用，将TS2配置为固定上行时隙，这样就允许SYNC_UL延时到达基站并占用TS1的部分空间，TS1的剩余码片空闲，这时搜索窗适当扩大，可以满足远距离覆盖的导频搜索，相当于是用系统容量来换取性能。TS1时隙有864个chip，但是，SYNC_UL搜索窗决不能占用TS1全部的chip，因为那样搜索窗太长，相关器406的计算量将过大，这在工程上是不可行或得不偿失的，本发明装置中，时钟/复位/控制器403里面包含一个窗长寄存器，可以根据需要来配置搜索窗的大小，控制读写地址控制器401，相关器406的工作，从而控制整个导频搜索过程。另外，SYNC_UL每延伸96chip，小区半径就会增加11.25公里。因此，搜索窗完全没有必要扩展到TS1的全部864个chip。

本装置中搜索窗长度仅仅影响电路的运算时间，不影响电路结构。

下面结合具体实施例，介绍本发明搜索方法步骤。

实施例1：

搜索窗正常模式(非远距离覆盖)时，其工作原理描述如下：

第一步：

配置正常模式下的搜索窗长度为256chip，如图2所示，其中配置寄存器在时钟/复位/控制器403中。

第二步：

上行8根天线数据缓存在天线数据存储器407的8个存储器中，本地同步码缓存在本地同步码存储器402中，每组本地同步码有8个，本发明提出用两位二进制编码表示复数化本地上行同步码，即：‘00’表示1，‘01’表示-1，‘10’表示j，‘11’表示-j。

第三步：

由相关器406计算SYNC_UL与天线数据的相关序列，即实现

$\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}=\underset{k,n}{\mathrm{\Σ}}\mathrm{Rx}\_{\mathrm{sync}}_n^{\left(\mathrm{ka}\right)}\·{\left(\mathrm{Sync}{\mathrm{Code}}_{k+i}^{\left(\mathrm{sync}\right)}\right)}^{*}$

i＝0，1，…，382

k＝0，1，…，127

n＝0，1，…，255

Rx_sync为搜索窗内的天线上行导频数据序列，SyncCode为本地复数化上行同步码，Rx_cor为相关运算的结果。(·)^*表示共轭运算，上标ka表示天线序号，ka＝0，1，…，7。8根天线的数据同时处理。

第四步：

由求能量405计算各天线对应的相关功率序列，即，

$\mathrm{Rx}\_{\mathrm{pow}}_i^{(\mathrm{ka},\mathrm{sync})}={\left(\mathrm{Re}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2+{\left(\mathrm{Im}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2$

公式中Re[·]表示取实部运算，Im[·]表示取虚部运算。

第五步：

由能量合并404进行8天线数据的合并，送往后续的能量判决模块，判断同步建立是否成功，也就是判断是否有UE接入。如果不成功，则重复上述第三步～第五步，直到8个上行同步码都计算完毕。

实施例2：

搜索窗为远距离覆盖(即小区半径大于11.25公里)时，其工作原理描述如下：

第一步：

配置远距离模式下的搜索窗长度为384chip，如图3所示，图中n＝96，即比正常模式下多了96个chip的搜索窗长度，通过其对应的电磁波传播距离，可知道搜索窗增加96chip后，小区半径可以达到22.5公里。

第二步：

与实施例1的差别在于，每根天线的缓存数据多了96chip，即延伸到TS1的96个chip。

第三步：

由相关器406计算SYNC_UL与天线数据的相关序列，即实现

$\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}=\underset{k,n}{\mathrm{\Σ}}\mathrm{Rx}\_{\mathrm{sync}}_n^{\left(\mathrm{ka}\right)}\·{\left(\mathrm{Sync}{\mathrm{Code}}_{k+i}^{\left(\mathrm{sync}\right)}\right)}^{*}$

i＝0，1，…，478

k＝0，1，…，127

n＝0，1，…，351

Rx_sync为搜索窗内的天线上行导频数据序列，SyncCode为本地复数化上行同步码，Rx_cor为相关运算的结果。(·)^*表示共轭运算，上标ka表示天线序号，ka＝0，1，…，7。8根天线的数据同时处理。

与实施例1的差别在于，每天线搜索窗内数据的长度为256+96＝352，即n＝0，1，2...，351。相关运算数据结果的长度为128+352-1＝479，即i＝0，1，2...，478

第四步：

由求能量405计算各天线对应的相关功率序列，即，

$\mathrm{Rx}\_{\mathrm{pow}}_i^{(\mathrm{ka},\mathrm{sync})}={\left(\mathrm{Re}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2+{\left(\mathrm{Im}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2$

公中Re[·]表示取实部运算，Im[·]表示取虚部运算。

第五步：

由能量合并404进行8天线数据的合并，送往后续的能量判决模块，判断同步建立是否成功，也就是判断是否有UE接入。如果不成功，则重复上述第三步～第五步，直到8个上行同步码都计算完毕。

以上实施例仅用以说明本发明的技术方案而非限制，仅仅参照较佳实施例对本发明进行了详细说明。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种时分同步码分多址系统的上行导频搜索装置，其特征在于，包括：依次相连的本地同步码存储器、读写地址控制器、8个天线数据存储器、8个相关器、求能量模块和能量合并模块，还包括分别与上述各模块相连的时钟/复位/控制器，其中本地同步码存储器还与相关器相连，

读写地址控制器用于控制本地同步码存储器、天线数据存储器的读和写，给各个存储器提供地址信号和读、写使能信号，片选信号；本地同步码存储器用于存储全部本地复数化的上行同步码；

时钟/复位/控制器用于对上述各模块提供时钟信号和复位信号；控制能量合并模块、求能量模块、相关器的运算使能信号；给读写地址控制器提供搜索窗的窗宽信息，所述窗宽信息可配置，以应用在远距离覆盖场景或者正常距离覆盖场景；能量合并模块用于对求能量模块输出的天线能量求和；求能量模块用于对相关器输出的相关结果复数数据求能量；

相关器用于对接收到的上行导频时隙序列和本地复数化的上行同步码序列求相关运算；天线数据存储器用于存储接收到的上行天线数据。

2.如权利要求1所述的时分同步码分多址系统的上行导频搜索装置，其特征在于，

所述相关器具体包括：依次相连的虚拟乘法器、复数加法器、多路选择器；

虚拟乘法器用于求解本地同步码存储器和天线数据存储器输出数据序列的复数乘法；复数加法器用于对虚拟乘法器输出的复数序列做累加运算；多路选择器用于控制累加运算的开始和结束。

3.如权利要求1或2所述的时分同步码分多址系统的上行导频搜索装置，其特征在于，还包括与所述能量合并模块相连的能量判决模块，用于判断上行同步建立是否有用户设备接入。

4.如权利要求1或2所述的时分同步码分多址系统的上行导频搜索装置，其特征在于，所述天线数据存储器与本地同步码存储器均为双口RAM。

5.一种时分同步码分多址系统的上行导频搜索方法，其特征在于，包括以下步骤：

a：配置搜索窗长度，并将上行各天线数据缓存在分别8个天线数据存储器中，本地同步码缓存在本地同步码存储器中；

b：由8个相关器分别计算上行同步码与天线数据的相关序列；

c：由求能量模块计算各天线对应的相关功率序列；

d：由能量合并模块进行各天线数据的合并；

所述搜索窗长度大于或等于256个码片。

6.如权利要求5所述的时分同步码分多址系统的上行导频搜索方法，其特征在于，步骤b具体实现公式为：

$\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}=\underset{k,n}{\mathrm{\Σ}}\mathrm{Rx}\_{\mathrm{sync}}_n^{\left(\mathrm{ka}\right)}\·{\left(\mathrm{Sync}{\mathrm{Code}}_{k+i}^{\left(\mathrm{sync}\right)}\right)}^{*}$

其中，Rx_sync为搜索窗内的天线上行导频数据序列，SyncCode为本地复数化上行同步码，Rx_cor为相关运算的结果，(·)^*表示共轭运算，上标ka表示天线序号，ka＝0，1，…，7。

7.如权利要求6所述的时分同步码分多址系统的上行导频搜索方法，其特征在于，步骤c具体实现公式为：

$\mathrm{Rx}\_{\mathrm{pow}}_i^{(\mathrm{ka},\mathrm{sync})}={\left(\mathrm{Re}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2+{\left(\mathrm{Im}\right[\mathrm{Rx}\_{\mathrm{cor}}_i^{(\mathrm{ka},\mathrm{sync})}\left]\right)}^2$

其中，Re[·]表示取实部运算，Im[·]表示取虚部运算。

8.如权利要求5所述的时分同步码分多址系统的上行导频搜索方法，其特征在于，步骤d之后还包括判断上行同步建立是否有用户设备接入，如果是，则继续后续操作；否则，返回步骤b。

Images