CN101461161B - 用于前置检测的方法和装置 - Google Patents

Abstract

在用于在基于CDMA通信系统中物理随机接入信道(PRACH)的前置检测的硬件加速器(1)中，缓冲装置(10)存储在天线处以第一速率接收的输入样本，寻址装置(20)以第二个不同的速率并行地读出预定连续数目的输入样本。硬件加速器(1)还被划分成提供代码相关的可重新使用的单元，和提供签名代码解扩频的前置检测专用单元。可重新使用的单元包括用于把至少以前读出的输入样本的子组与预定的代码相关，以提供对于多个时滞的相关输出的装置(30)。前置检测专用单元包括用于前置检测的装置(40)，被配置成提供相关输出的Hadamard变换，以能够进行前置检测，和所有的装置(10，20，30，40)被安排在单个硬件芯片上，以能够在各个装置之间进行高速数据传输。

Description

用于前置检测的方法和装置

技术领域

本发明总的涉及基于CDMA(码分多址)的电信系统和在这样的系统中的码片速率加速器，并且具体地，涉及在这样的系统中用于前置(preamble)检测的硬件加速器。

背景技术

在基于CDMA的系统中，窄带信号(如由码元序列表示的)经由被称为扩频的技术被变换成具有较宽的带宽的信号(如由码片序列表示的)。简言之，要被发送的码元被变换成较长的码片序列。这个序列是通过把每个复数码元乘以时变的复数扩频码序列而被构建的，所述时变的复数扩频码序列对于每个信道是不同的。

所谓的PRACH(物理随机接入信道)是UMTS(通用移动电信系统)上行链路公共物理信道，即，它在小区内的所有用户设备(UE)之间被共享。在小区中的每个用户设备利用PRACH来把诸如呼叫发起请求那样的信令信息发送到UTRAN(通用地面无线接入网)，以及如果必要，还发送小量的用户数据，诸如短消息、数字字母文本等等。想要使用PRACH的每个UE随机地选择接入时隙号和16码片长的签名代码(signaturecode)，见图1。每个接入时隙是5120码片长，以及接入时隙的定时相对于AICH(获取信息信道)下行链路信道被规定。签名代码是长度为16的16个Walsh码中的任一个。

小区能够通过有效的接入时隙子组和签名代码被建立，在这种情形下，UE必须从有效的子组中进行选择。

通常，在所选择的接入时隙期间，UE发送通过把PRACH扰频码的4096个码片乘以16码片签名重复256次而获得的组合码，如图2所示。

在接收单元处，组合码需要受到前置检测，其它码片速率操作，诸如小区搜索和解扩频。

取决于UE在小区中的位置，UE的延时，与系统时间相比较，将变化。由于位置初始地是未知的，延时的不确定性等于整个小区半径。RACH的前置检测部分基本上是基于相关的同步过程，与接入时隙相比较，其检测UE的存在和估计延时。由于延时的不确定性，构成前置代码的4096个码片按照系统时间通过下式被扩展：

W＝2*R/78+β[chip]    (1)

相应于等于小区半径R的搜索窗口W，项目β代表在窗口中的不确定性。

这些W_extended＝4096+W[chip]然后与对于所有的可能延时和所有的有效签名代码的组合码相关，以便形成每个签名代码一个功率延时分布(PDP)。然后对于阈值验证每个签名的PDP峰值，并且如果找到有效的峰值，则从相应于这个峰值的延时计算用户的相应的来回路程延时(RTD)。

在变化的无线信道的情形下，在所有的4096个码片上相干地相加不是最佳的。然后，对于4096码片序列的小部分典型地分开地执行算法的PDP格式化部分。来自所有部分的PDP然后在峰值验证之前被非相干地相加。

这样的部分的长度被给出为：

N*16     (2)

其中N是用来除256的整数。

在任何已知的用于基于WCDMA的基带处理的商业软件中，前置检测的高度复杂性迫使使用专用硬件加速器HWA或用于上述的相关运算的所谓的共处理器。

现在，有不同的类型的专用于前置检测的HWA。某些是高度专门化的HWA，它不能执行其它码片速率任务，诸如在Rake接收机中的其它物理信道的同步、路径搜索、或码元解扩频。某些是通用HWA，它执行与通用扩频码的相关或解扩频，以及可被使用于任何CDMA码片速率任务。

在外部HWA之间还有划分，例如被连接到DSP的ASIC，松耦合的HWA和紧耦合的HWA。对于松耦合的HWA，构成到HWA的输入的天线数据不进入DSP核心。紧耦合的HWA是在支持码片速率任务指令的DSP中的计算单元，以及天线数据进入这些单元作为到从DSP调用的专门功能的输入。

不管任何以上的实施方案，仍旧需要用于以减小的复杂性和增加的速度接收和译码PRACH组合码的改进的方法和装置。

发明内容

本发明的目的是提供用于前置检测的改进的硬件加速器设备。

本发明的另一个目的是提供适用于包括前置检测的各种码片速率操作的通用硬件加速器设备。

本发明的再一个目的是提供能够以减小的复杂性进行划分的前置检测功能的通用硬件加速器。

另一个目的是提供被划分成两种分开的功能模式的前置检测功能。

另一个目的是能够使用相同的硬件资源实施有效的前置检测，搜索和解扩频。

特定的目的是能够用于前置检测的硬件加速器，能够资源合并(pooling)，即，使用同一个硬件资源用于解扩频和搜索的可能性。

按照第一方面，本发明包括用于前置检测的硬件加速器1，它支持划分的前置检测功能，其中硬件加速器1包括缓冲器单元10、寻址单元20、用于代码相关的至少一个可重新使用的单元30、用于签名解扩频的至少一个前置检测专用单元40。

按照具体的方面，在基于CDMA的通信系统中可使用于物理随机接入信道(PRACH)的前置检测的硬件加速器1包括存储/缓冲单元10，用于存储在天线处以第一速率接收的输入样本；读出单元20，用于以第二个不同的速率并行地读出预定连续数目的接收的输入样本。而且，硬件加速器1被划分成提供代码相关的可重新使用的单元；和提供签名代码解扩频的前置检测专用单元。可重新使用的单元包括相关单元30，用于把读出的预定连续数目的输入样本的子组与预定的代码进行相关，以提供对于预置数目的时滞的相关输出。最后，前置检测专用单元包括前置检测单元40，用于提供相关输出的Hadamard变换，以能够前置检测。所有的所述单元10，20，30，40被安排在单个硬件芯片或板上，以能够在各个装置之间进行高速数据传输。

按照再一个具体的方面，本发明包括用于提供上面提到的硬件加速器的方法。

本发明的优点包括：

本发明的主要优点是对于前置检测的复杂性的减小，其中相同的硬件资源能够在通用芯片速率功能与前置检测之间被合并。

附图说明

通过连同附图一起参照以下的说明，可以最好地了解本发明以及本发明的另外的目的和优点，其中：

图1图示已知的多个周期地出现的接入时隙；

图2图示前置检测组合的扩频码的已知的结构；

图3图示快速Hadamard变换的过程；

图4图示按照本发明的设备的实施例；

图5示意地图示扩频过程；

图6示意地图示正确的解扩频的过程；

图7示意地图示不正确的解扩频的过程；

图8图示小区搜索；

图9图示按照本发明的设备的另一个实施例；

图10图示按照本发明的设备的具体的实施例；

图11图示按照本发明的设备的另一个具体的实施例。

具体实施方式

下面将描述前置检测和其它码片速率功能的各种方面。

用于即前置检测的资源花费的一个度量是所谓的复杂性，典型地以每秒操作的尺度表示。下面，用于复杂性的表达式根据小区半径(R)、非相干累积的数目(N)、和签名的数目(nrSignatures)给出。作为例子，这些表达式被估计为R＝70km，N＝64，nrSignatures＝16。

已知的直截了当的相关同步，即，对于所有的可能组合码分开地执行的前置检测，给出与下式成比例的复杂性：

W_ext*4096*nrSignatures*(3.84*10⁶/5120)＝106*10⁹[MAC/s](3)

其中W_ext是以前提到的扩展的窗口，3.84×10⁶是每秒码片数，以及5120是每接入时隙的码片数。这样计算的复杂性是对于窗口执行的乘法和累积运算的次数的度量，被表示为每秒的乘法和累积运算(MAC/s)。

下面将描述减小上述的复杂性的已知的二步骤过程。

步骤1

以上计算的复杂性可以通过使用组合码的结构被减小。

令

是周期地扩展的签名代码，

是扰频码的相关的部分，以及{r_i}_i是以码片速率的接收的样本。然后，对于一个时滞L，与相应的组合码的相关被给出为：

$\underset{i=0}{\overset{16*N-1}{\mathrm{\Σ}}}{s}_i\·c_i\·r_{i+L}=\underset{l=0}{\overset{15}{\mathrm{\Σ}}}\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{s}_{16k+l}{c}_{16k+l}{r}_{16k+l+L}=\underset{l=0}{\overset{15}{\mathrm{\Σ}}}{s}_l\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_{16k+l}{r}_{16k+l+L---\left(4\right)}$

其中时间下标i由i＝16k+1来表示，以及使用了签名代码的周期性。

内部求和现在与签名代码无关，即对于所有的签名代码是相等的，并且可以对于所有的16个签名代码被重新使用。应当指出，内部求和仅仅相加每第16个码片，使用哪些码片取决于外部求和的下标1。正如下面将描述的，外部求和构建Hadamard变换。因此，对于计算所有的必需解扩频操作的复杂性被减小为：

W_ext*(4096+16*nrSignatures*4096/(16*N))*3.84*10⁶/5120＝

＝11*10⁹[MAC/s](5)

对于紧耦合的HWA，有可能在进行相关得到在每16码片上的和值之前重新安排天线数据。然后，输出可以在DSP核心中的软件进行Hadamard变换。

步骤2

如果要使用全部16个签名，则签名代码都是长度为16的Walsh码的事实，使得能够使用所谓的快速Hadamard变换(FHT)用于公式(4)中的最后的求和。

直截了当的求和给出对于任何序列 $t={\left\{t_i\right\}}_{i=0}^{2^n-1}$ 和与2²ⁿ成比的长度为2_n的所有可能Walsh码 $s={\left\{s_i\right\}}_{i=0}^{2^n-1}$ 计算以下的求和的复杂性

$\underset{i=0}{\overset{2^n-1}{\mathrm{\Σ}}}{s}_i{t}_i---\left(6\right)$

FHT用与n*2ⁿ成成比的复杂性完成这一点。

复杂性因此进一步减小为：

W_ext*(4096+16*4*4096/(16*N))*3.84*10⁶/5120＝9.4*10⁹[MAC/s]  (7)

以上的讨论明显地表明，从复杂性观点看来，把前置检测操作分离成两个主要功能的优点。

FHT可被描述为如下。对于任何二进数2ⁿ，长度为2ⁿ的2ⁿ个Walsh码如下地构成。令

i＝[a_n-1...a₀]    (8)

j＝[b_n-1...b₀]   (9)

是i和j的二进制表示。然后，第j个Walsh码的第i个元素被给出为：

$S_i^j=\underset{k=0}{\overset{n-1}{\mathrm{\Π}}}{(-1)}^{a_k{b}_k}---\left(10\right)$

对于序列 $t={\left\{t_1\right\}}_{i=0}^{2^n-1},$ Hadamard变换 $\tilde{t}={\left\{\widetilde{t_j}\right\}}_{j=0}^{2^n-1}$ 被定义为

${\tilde{t}}_j=\underset{i=0}{\overset{2^n-1}{\mathrm{\Σ}}}{s}_i^j{t}_i---\left(11\right)$

它可以通过FHT进行计算。令h＝[11]和g＝[1-1]是两个滤波器，并把t^g和t^h定义为通过分别用h和g滤波t随后通过用因子2进行子采样而得到的长度为2^n-1的序列，见图3。这是FHT的第一步骤。

在FHT的第二步骤中，分别对序列t^g和t^h执行第一步骤。这被迭代地重复，直至得到长度为1的2n个序列。重新排列这些数给出t的Hadamard变换

现在，没有用于前置检测的已知的HWA支持以前描述的、通过包括的FHT功能的完全复杂性减小。而且，也没有现有的通用HWA支持其中前置检测被划分成对于所有的码可使用的一个扰频码相关，以及第二签名解扩频，形成用于每个签名的PDP的解决方案。

虽然本发明是在快速Hadamard变换方面被描述的，但本发明同样可应用于常规Hadamard变换。

因此，按照总的方面，本发明提供了支持划分成扰频码相关和签名解扩频的、用于前置检测的硬件加速器，以及能够进行硬件Hadamard变换，即在同一个芯片上的FHT。

下面参照图4描述本发明的基本实施例。

基本上，按照本发明，特别适用于以前描述的前置检测的划分形式(即，复杂度减小)的硬件加速器1被划分成至少可重新使用的码相关单元30和用于签名代码解扩频的前置检测专用单元40。

在实施方案中的主要硬件单元是：用于接收的样本的样本缓冲器10、读出器或寻址单元20、相关单元30和(F)HT单元40。其余的功能可以以DSP中的软件被实施。硬件单元都被放置在同一个硬件芯片或板上。这将使得有可能在单元之间传送高速数据，由此提高各种过程的效率。

以它的最基本的形式，参照图4，本发明包括特别适用于前置检测的硬件加速器(HWA)1。HWA包括缓冲器10，用于存储在天线处以第一速率接收的输入样本；寻址单元20，被配置成以第二速率从缓冲器10读出连续的样本；相关器30，其把来自寻址单元20的读出的样本的子组或全部与代码码元迭代地相关，以提供相关输出；以及最后前置检测专用变换单元40，其能够进行Hadamard变换，即对于前置检测的相关输出的FHT。这些单元10，20，30，40都被安排在同一个硬件芯片或板上，以能够在单元之间进行高速数据传输。

用于执行随后的非相干累积和对于前置检测的峰值估值的功能性单元可以以软件或附加的硬件被实施，但不必被包括与该功能性单元的其余部分相同的芯片上。这用图4的左面部分的点线方块指示。

按照具体的实施例，样本缓冲器10允许以不同于天线数据的速率的另一个速率处理数据，即，缓冲速率和寻址速率是不同的。

按照本发明，寻址单元20适配于并行地从缓冲器10迭代地读出输入样本的子组，其包括预定的数目K的连续输入样本。

每次迭代，相关单元30适配于从K个样本的子组计算S个不同时滞组。此后，由寻址单元20读出以后的K个样本，并且在相关单元30中执行下一个迭代。迭代的结果被加到用于以前迭代的累积的结果。基本上，计算包括把K个输入样本与在相关单元30中提供的代码码元相乘。在预定的迭代次数后，结果包括在S个时滞输入样本与代码码元的乘积的和值(累积)。迭代的次数取决于对于任务，即工作模式，所需要的输入信号的总数。

对于前置检测，在相关后，来自相关单元20的累积的结果，即相关结果，被提供作为到FHT单元40的输入，其中输入被变换和被提供作为到进一步的功能的输入。

如上所述，没有现有的通用的码片速率HWA直接支持划分成扰频码相关和签名解扩频。因为这个解决方案包括以16码片的速率跨过天线数据，即，每第16个样本相加，和对来自HWA的输出进行第二解扩频，见公式(4)，不能使得松耦合的HWA支持这种划分，而必须对于每个组合码执行分开的相关同步，导致在(3)中给出的复杂性。紧耦合的HWA部分地支持这种解决方案，因为输入天线数据和输出可以以软件被处理，但签名解扩频必须以软件完成。以软件处理天线数据和来自紧耦合的HWA的输出导致高花费的前置检测解决方案。

因此，本发明的更一般的目的是提供通用HWA，它能够有效地支持上述的前置检测的划分的或二部分的形式，以及同时能够通过使用同一个硬件资源执行搜索和解扩频，而不会负面影响前置检测功能的效率。

为了进一步说明解扩频和搜索的不同过程的运行，下面给出详细说明。

解扩频

在CDMA通信系统中，数据码元{t_i}_i典型地在传输之前用扩频码

被扩频。扩频码的长度N被称为代码的扩频因子(SF)。令T_c是系统的基本时间，也称为码片时间，它按照下式定义简单的说明性码片脉冲形式：

然后，数据码元{t_i}_i用代码

的扩频导致信号：

$r\left(t\right)=\underset{i=-\∞}{\overset{\∞}{\mathrm{\Σ}}}{r}_j\·p(t-j\·T_c)---\left(13\right)$

其中扩频的码元由r_j＝t_i·s₁给出，以及j＝i·N+1是整数j的唯一的分解，其中0≤1<N。扩频的操作也可以用图5示意地图示。随后，原先的数据码元可以通过按照下式的解扩频的相反操作被重新构建：

$t_i=\underset{l=0}{\overset{N-1}{\mathrm{\&Sigma;}}}{s}_l\&CenterDot;r_{i\&CenterDot;N+1}---\left(14\right)$

解扩频的操作相应地可被描述为把信号再次与同一个扩频码相乘和在码元时间内累积。如果使用正确的扩频码，则结果将是如图6所示的。错误的或误对准的扩频码将导致图7的“解扩”信号。

这样，在接收机中将仅仅检测到想要的用户信号。具有不同的扩频码的任何其它用户通过解扩频的操作被抑制。即使代码是不完全正交的，如以上的，不想要的用户也将通过解扩频被大大地抑制。

解扩频需要在扩频码元{r_j}_j与扩频码

之间的完全同步。在传输之前扩频数据的操作和在接收信号后解扩频的操作被使用来抑制没有用正确的扩频码被调制的任何干扰、

如果码片时间T_c是小的，则解扩频的操作将是极其复杂的，并且，因此必须在硬件加速器HWA中被实施。

搜索

用于解扩频的(指)延时的估计是通过使用所谓的搜索功能块或搜索器得到的。搜索功能使用功率延时分布(PDP)，显示在例如解扩频的导频信号中的能量作为扩频码的候选延时的函数，见图8。当代码对准接收的信号时，解扩频码元包含大量能量，以及当没有对准时，在解扩频的码元中只有非常小的能量。

在不同的候选延时计算一个具体的解扩频码元(导频)，等价于把接收的样本与扩频码相关。因此，搜索功能的码片速率部分通常被实施为相关。当附加扰频码被使用来区分UE时，扩频码必须在以上的公式中乘以这个扰频码。

现在，如前所述，需要一种能够以有效的和改进的方式执行各种码片速率功能，包括前置检测，的硬件加速器或协处理器。

因此，本发明的具体实施例包括能够以有效的和改进的方式通过使用同一个硬件资源执行各种码片速率功能(包括以前描述的划分的前置检测)的通用码片速率硬件加速器。该实施例将参照图9-11被描述，唯一的差别是如何配置各种单元，即，各种单元是相同的，但它们的各个功能多少有变化。

因此，缓冲器10和寻址单元20基本上是与以前描述的实施例相同的。缓冲器10存储具有以第一速率的天线数据的输入样本，并且寻址单元20以第二速率从缓冲器10读出预定数目的样本的子组，其中第一速率和第二速率是不同的，由此使得能够以不同于天线数据的到达速率的速率处理数据。

按照本发明，相关单元30被配置成支持多个工作模式，至少包括前置检测、搜索和解扩频。对于搜索，相关单元30被配置成计算用于一个相关的S个时滞，即，K个输入样本倍数的乘积的一个和值。搜索相关由此在每次迭代时在K个样本和代码码元上执行。对于前置检测，相关单元30被配置成每次迭代计算对于在K个输入样本上的16个和值(sum₁到sum₁₆)的S个时滞。16个和值相应于公式(4)的内部求和。最后，对于解扩频，相关单元30被配置成每次迭代计算1到K个样本和代码码元的相关。在这种情形下，要相关的样本数和码元数取决于信道的扩频因子。

对于搜索和解扩频，FHT单元40仅仅用作为在相关单元30与随后的功能块之间的缓冲器。

对于前置检测，按照本发明的前置专用的HT或FHT单元40把(快速)Hadamard变换施加到16个和值(sum₁到sum₁₆)，以执行签名解扩频。这对于S个时滞重复进行。

FHT单元40因此把快速Hadamard变换施加到16个和值，以执行签名解扩频。不同的时滞被顺序地处理。对于不同部分的CDP在峰值估计之前被非相干地累积到DPD中。两个后者的功能可以通过使用在芯片上DSP中的软件，或可能软件与附加硬件的组合被执行。

为了达到对于全部搜索窗口的结果，如公式(1)中给出的，过程对于在扩展的窗口内所有的倍数的S个时滞重复进行。

下面参照图10-11描述相关单元30和FHT单元40的另外的详细实施例。

基本上，参照图10，相关单元30适配于支持诸如解扩频、搜索和前置检测那样的功能。为了提供那些功能，按照另外的实施例的相关单元30包括三个主要的单元：代码提供单元31、乘法器32、和累积单元33。

代码生成器31生成复杂的代码。代码是扰频码、扩频码、导频比特图案等等的组合，取决于工作模式。例如，对于搜索，代码是扰频码和导频比特图案的组合，但对于解扩频，代码是扰频码和扩频码的组合。对于前置检测，代码实际上是扰频码。每个代码码元是+1，-1，+j，和-j的组合。

按照具体的实施例，代码生成器31适配于生成或提供多达K+S-1个代码码元的序列。序列是扰频码、扩频码、已知比特的图案(导频比特)等等的组合，取决于工作模式，即，解扩频、前置检测或搜索。对于搜索，代码是扰频码和导频比特的图案的组合，以及对于解扩频，它是扰频码和扩频码的组合。对于前置检测，它是扰频码。

按照具体的实施例，乘法器单元32被实施为乘法器阵列，每个乘法器能够把来自寻址单元20的输入样本与来自代码生成器31的代码码元相乘。另外，乘法器单元32可包括一组加法器，用来累积预定数目的最终得到的乘积。这样做的结果是在输入样本与代码码元之间的相关组。因此，到乘法器的输入包含来自寻址单元20的连续样本和来自代码生成器31的代码码元。乘法器32被配置成依赖于工作模式。

按照具体的实施例，乘法器32包括K×S个复数乘法器的阵列，每个乘法器能够把复数样本与复数代码码元相乘。因为代码码元的简单性，乘法器可以通过使用一组加法器被实施。另外，乘法器单元32可包括一组加法器，每次迭代在1直到K个样本和代码码元上累积。到单元的输入是K个连续的样本和K+S-1个代码码元。阵列的配置取决于工作模式。

对于搜索，乘法器单元32被使用来产生用于一次相关的S个时滞，即，一个CDP的部分。相关是在每次迭代时在K个样本和代码码元上执行的。

对于前置检测，乘法器单元32被使用来产生对于每次迭代的16个相关的S个时滞，即，16个CDP的部分。

最后，对于解扩频，乘法器单元32被使用来产生每次迭代在1直到K个样本和代码码元上的相关，即，输出是多个解扩频的码元，或部分解扩频的码元。要相关的样本数，和码元数，取决于信道的扩频因子。

累积单元33被使用来在比起在相关单元中被执行的样本更多的样本上累积，这取决于相关单元的工作模式。因此，累积单元33在多次迭代时累积，以产生在大量输入样本和代码码元上的相关。

对于搜索，在K的倍数的样本上的累积是对于用于单个相关的S个时滞(CDP)执行的。对于前置检测，累积是对于全部16个相关的S个时滞(CDP)执行的。在这种情形下，累积实际上是在16个样本间隔开的多个样本上完成的。最后，对于解扩频，对于其中扩频因子大于K的情形，累积是在K的倍数的样本上完成的，

按照如图11所示的具体实施例，FHT单元40包括缓冲器单元42和加法/减法单元41。对于前置检测，FHT单元40适配于藉助于在加法/减法单元41中按对相加或相减而把FHT应用到来自相关单元30的数据。对于搜索和解扩频，FHT单元40适配于作为在相关单元30与随后的功能之间的缓冲器起作用。

本发明的优点包括：

前置检测硬件芯片支持划分成扰频码相关和第二签名解扩频和包括硬件实施的FHT。

通用码片速率任务硬件加速器支持通过使用同一个硬件资源划分成扰频码相关和第二签名解扩频。

在能够进行通用码片速率功能的硬件加速器中用于前置检测和包括FHT的前置检测的复杂性的减小。

本领域技术人员将会看到，对于本发明可以作出各种修改和改变而不背离由所附权利要求限定的本发明的范围。

Claims (10)

1.一种硬件加速器设备(1)，用于在基于CDMA通信系统中物理随机接入信道PRACH的前置检测，包括：

用于存储/缓冲在天线处以第一速率接收的输入样本的样本缓冲器(10)；

用于以第二个不同的速率并行地迭代读出预定连续数目的所述输入样本 的寻址单元(20)；以及

其中所述设备(1)进一步被划分成提供代码相关的至少一个可重新使用的单元；和提供签名代码解扩频的至少一个前置检测专用单元，

所述可重新使用的单元包括用于对于至少一次迭代，把至少所述读出的预定连续数目的输入样本的子组与预定的代码码元相关，以根据所述设备(1)的工作模式提供对于预置数目的时滞的相关输出的可重新使用的码相关单元(30)，其中所述可重新使用的码相关单元(30)被安排成从预置数目的样本和代码码元计算预置数目的时滞；以及

所述前置检测专用单元包括用于前置检测的快速Hadamard变换单元(40)，被配置成提供所述相关输出的Hadamard变换，以能够进行前置检测，和其中样本缓冲器、寻址单元、可重新使用的码相关单元和快速Hadamard变换单元(10，20，30，40)被安排在单个硬件芯片上，以能够在样本缓冲器、寻址单元、可重新使用的码相关单元和快速Hadamard变换单元之间进行高速数据传输，

其中迭代次数取决于对于工作模式所需要的输入样本的总数。

2.按照权利要求1所述的设备，其中所述工作模式包括搜索、解扩频或前置检测的至少一项的码片速率功能。

3.按照权利要求1所述的设备，其中输入样本的所述预定连续的数目是16。

4.按照权利要求1所述的设备，其中所述可重新使用的码相关单元(30)还包括用于提供代码码元的代码提供单元(31)、用于把输入样本与代码码元相乘的乘法器(32)、和用于每次迭代在多达所述预定数目的输入样本上累积的累积单元(33)。

5.按照权利要求2所述的设备，其中如果所述工作模式是搜索，则所述乘法器(32)被安排成提供每次迭代对于在所述预定数目的输入样本上的乘积的一个和值的预置数目的时滞。

6.按照权利要求2所述的设备，其中如果所述工作模式是前置检测，则所述乘法器(32)被安排成提供每次迭代对于在所述预置数目的输入样本上的乘积的16个和值的预置数目的时滞。

7.按照权利要求2所述的设备，其中如果所述工作模式是解扩频，则所述乘法器(32)被安排成根据信道的扩频因子提供从1到所述预定数目的输入样本和代码码元的乘积的和值。

8.按照权利要求1所述的设备，其中所述快速Hadamard变换单元(40)适配于执行来自可重新使用的码相关单元(30)的16个和值的快速Hadamard变换，以及对于所述预置数目的时滞重复进行，以能够签名解扩频。

9.按照权利要求1所述的设备，其中所述快速Hadamard变换单元(40)适配于用软件实施。

10.一种提供用于在基于CDMA通信系统中物理随机接入信道PRACH的前置检测的改进的硬件加速器设备的方法，包括：

提供样本缓冲器(10)用于存储/缓冲在天线处以第一速率接收的输入样本；

提供寻址单元(20)用于以第二个不同的速率并行地迭代读出预定连续数目的所述输入样本；以及

把所述设备划分成提供代码相关的至少一个可重新使用的单元；和提供签名代码解扩频的至少一个前置检测专用单元，

所述可重新使用的单元包括用于对于至少一次迭代，把至少所述读出的预定连续数目的输入样本的子组与预定的代码码元相关，以根据所述设备(1)的工作模式提供对于预置数目的时滞的相关输出的可重新使用的码相关单元(30)，其中所述可重新使用的码相关单元(30)被安排成从预置数目的样本和代码码元计算预置数目的时滞；以及

所述前置检测专用单元包括用于前置检测的快速Hadamard变换单元(40)，被配置成提供所述相关输出的Hadamard变换，以能够进行前置检测，和把样本缓冲器、寻址单元、可重新使用的码相关单元和快速Hadamard变换单元(10，20，30，40)提供在单个硬件芯片上，以能够在样本缓冲器、寻址单元、可重新使用的码相关单元和快速Hadamard变换单元之间进行高速数据传输，

其中迭代次数取决于对于工作模式所需要的输入样本的总数。

Images