CN101604978A - 用于发送待传输的位串的发送电路和方法 - Google Patents

Abstract

用于发送待传输的位串(b(kT_b))的发送电路和方法，包括：一划分装置(230，330，430)，用于将所述位串(b(kT_b))划分为一偶数位串(b(2kT_b))和一奇数位串(b((2k+1)T_b))，一第一装置(210，310，410)，用于根据所述偶数位串(b(2kT_b))来形成一第一基波的第一采样值(y1)，一第二装置(220，320，420)，用于根据所述奇数位串(b((2k+1)T_b))来形成一第二基波的第二采样值(y2)，其中，所述第二基波相对于所述第一基波被延迟了一延续时间(T_b)，以及一加法器(260，360，460)，用于将所述第一基波的所述第一采样值(y1)与所述第二基波的所述第二采样值(y2)相加，以便形成一输出值序列(y(mT_z)，y’(m’T_z’))。

Description

用于发送待传输的位串的发送电路和方法

技术领域

本发明涉及一种用于发送待传输的位串的发送电路和方法。

背景技术

由工业标准IEEE 802.15.4公开了一种用于868/915MHz频段的二进制相移键控(BPSK)，其在868MHz频段中具有20kb/s的数据速率以及在915MHz频段中具有40kb/s的数据速率。在一种用于发送的方法中，借助两个(二进制)扩频码和一个脉冲成形来进行扩频。在此，位串的比特具有刚好一位，从而不是多个比特被并行地传输。

发明内容

本发明的任务在于，尽可能地改进用于发送位串的方法。

该任务将通过具有独立权利要求1的特征的方法来解决。有利的进一步构型是从属权利要求的主题并且包括在说明书中。

提出了一种用于发送待传输的位串的替代方法，以取代借助正好两个码字和一个脉冲成形的明确的二进制扩频。

位串被划分为偶数位串和奇数位串。为此，按照偶数位串和奇数位串交替地分配偶数比特和奇数比特。

根据偶数位串来形成第一基波的第一采样值。根据奇数位串来形成第二基波的第二采样值。在此，通过关于各个比特的各个采样值的总体定义了所述第一基波和所述第二基波。

第二基波相对于第一基波被延迟了一延续时间。优选地，该延迟的延续时间等于一比特的比特延续时间。优选地，这些第一采样值以及这些第二采样值分别对于比特的一个值{-1或1}是相等的。

将所述第一基波的第一采样值与所述第二基波的第二采样值相加用于形成输出值序列。

随后，继续处理输出值序列。有利地，转换输出值序列的采样速率。优选地，对输出值序列的数字值进行数模转换，并且随后对其进行滤波。有利地，为了发送，对载波信号进行取决于输出值序列的调制。

此外，本发明的任务还在于，提出一种尽可能改进的发送电路。

该任务将通过具有独立权利要求7的特征的发送电路来解决。有利的进一步构型是从属权利要求的主题并且包括在说明书中。

因此，提出了一种用于发送待传输的位串的发送电路。

所述发送电路具有一个用于将位串划分成偶数位串和奇数位串的划分装置。

所述发送电路具有一个用于根据偶数位串来形成第一基波的第一采样值的第一装置。

所述发送电路具有一个用于根据奇数位串来形成第二基波的第二采样值的第二装置。第二基波相对于第一基波被延迟了一延续时间。

优选地，所述电路具有一个用于将第一基波的第一采样值与第二基波的第二采样值相加的加法器，从而将输出值序列构造为总和。

此外，本发明的任务还在于，提出一种应用。

该任务将通过具有独立权利要求14的特征的应用来解决。有利的进一步构型是从属权利要求的主题并且在说明书中进行了说明。

因此，提出了一种可以由存储器读出的采样值用于形成输出值序列的应用，该输出值序列近似地描述位串的扩频和脉冲成形。为了发送位串，在二进制码片序列的范围内对该输出值序列进行数模转换。

以下描述的进一步构型不仅涉及所述发送电路，也涉及所述应用和所述用于发送的方法。

根据一个有利的进一步构型，为了形成第一采样值，根据偶数位串的比特值读出第一采样值。优选地，从一个存储器中读出第一采样值。优选地，为了形成第二采样值，根据奇数位串的比特值读出第二采样值。优选地，从一个存储器中读出第二采样值。为了读出采样值，例如可以向存储器输出地址。有利地，为了读出采样值，通过多路复用输出采样值。为了读出采样值，也可以控制一个状态机和/或向状态机发出时钟脉冲。

在一个另外的有利的进一步构型中提出了，借助第一多路复用器的、取决于偶数位串的比特值的控制来读出第一采样值。可替代地或组合地，借助第二多路复用器的、取决于奇数位串的比特值的控制来读出第二采样值。

优选地，为了将第二基波相对于第一基波延迟一延续时间，控制第二多路复用器使其相对于第一多路复用器偏移多个采样值，。

可替代地，为了将第二基波相对于第一基波延迟一延续时间，有利地借助一个延迟单元来延迟第二采样值。

根据一个优选的进一步构型提出了，在将第一采样值与第二采样值相加之后，通过采样速率转换来提高采样速率。

在一个特别有利的进一步构型中，第一装置具有一个第一多路复用器。优选地，该第一多路复用器与一个存储器相连接，以便读出第一采样值。优选地，第二装置具有一个第二多路复用器。有利地，该第二多路复用器与存储器相连接，以便读出第二采样值。该存储器例如是一个只读存储器，其存储值例如是通过具有逻辑0或者具有逻辑1的固定布线而形成的(ROM)。可替代地，该存储器是可编程的并且具有例如非易失性的存储单元(EEPROM)。

根据有利的构型方案提出了，第一多路复用器和/或第二多路复用器被构造用于将第二基波相对于第一基波进行延迟。例如对多路复用器的控制被偏移了形成该延迟的采样数。

在一个可替代的构型方案中提出了，为了对第二基波相对于第一基波进行延迟，在第二装置之后连接一个延迟单元。

优选地，划分装置被构造为(例如第三)多路复用器。该划分装置优选地被构造用于通过多路复用将位串的比特值(-1，1)交替地分配给偶数位串和奇数位串。

根据一个优选的进一步构型，在加法器之后连接一个用于提高采样速率的采样速率转换器。

在一个另外的有利的进一步构型中提出，第一采样值和第二采样值对应于扩频和脉冲成形。优选地，相应地计算扩频和脉冲成形的采样值。

以上所述的这些进一步构型方案不仅单独应用是特别有利的而且组合使用也是特别有利的。在此情况下，所有的进一步构型方案可彼此组合。一些可能的组合在结合附图对实施例的描述中已说明。但那里所述的进一步构型方案的组合的可能性并未穷尽。

附图说明

以下根据附图通过实施例来详细地说明本发明。

附图示出：

图1：一个第一示意性框图，

图2：一个构型方案的第二示意性框图，

图3：一个构型方案的第三示意性框图，

图4：一个构型方案的第四示意性框图。

具体实施方式

脉冲幅度调制与扩频方法，例如DSSS(直接序列扩频)相结合可以应用在通信技术系统中。与信息速率相比，信号带宽借助扩频码被显著地提高。这样的扩频的优点还在于对窄带干扰和多径传播的更高的鲁棒性。

在图1中，携带信息的位串b(kT_b)被限制为由{-1，+1}组成的字母值(二进制的)，并且因此不是多位的。在此，T_b为比特延续时间。现在每一比特刚好被分配了一个由二进制扩频码{c_-1，c₊₁}组成的相应的码字，其中

$c_{-1}=(c_{-1}^0,c_{-1}^1,...,c_{-1}^{N-1})---\left(1\right)$

$c_{+1}=(c_{+1}^0,c_{+1}^1,...,c_{+1}^{N-1})---\left(2\right)$

在此，码字(码片)的系数c_-1+1 ^j是任意的，若有必要，也可以是复数的信号星座。用一个具有脉冲响应g(t)的脉冲滤波器120在码片延续时间T_c＝T_b/N上对编码器110的输出端上的相应码片序列

进行滤波。在脉冲幅度调制(PAM)中，基带信号为：

$y\left(t\right)=\underset{k}{\mathrm{\Σ}}\underset{j=1}{\overset{N-1}{\mathrm{\Σ}}}{c}_{b\left({\mathrm{kT}}_b\right)}^{j}g(t-{\mathrm{jT}}_c-k{T}_b)---\left(3\right)$

在图1中以框图的形式示意性地示出了一个具有离散时间滤波的DSSS的实施形式。通过采样速率转换(SRC)将码片序列

转换到更高的速率1/T_z上，其中，脉冲成形可以是采样速率转换的组成部分。序列y(mT_z)借助与一个时间连续的抗混叠滤波器140(AAF)相连接的数模转换器(DAC)130近似地形成基带信号y(t)。在足够高的速率1/T_z的情况下减少了抗混叠滤波器140(AAF)的技术耗费。

随后的图2至图4示出了与二进制扩频码相关联的脉冲幅度调制(PAM)的简化实施方式。

简化的实施方式的基本构思在于，基带信号能够被划分为关于偶数位串和奇数位串的组成部分：

$y\left(t\right)=\underset{k}{\mathrm{\Σ}}\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_{b\left({2\mathrm{kT}}_b\right)}^{j}g(t-{\mathrm{jT}}_c-2{\mathrm{kT}}_b)+\underset{k}{\mathrm{\Σ}}\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_{b\left((2k+1)T_b\right)}^{j}g(t-{\mathrm{jT}}_c-(2k+1)T_b)---\left(4\right)$

因为脉冲成形滤波器的极限频率关于1/T_c被限定，所以对于不太短的码长N＞＞2以良好的近似有：

|g(t)|≈0     对于 $\left|t\right|\≥\frac{T_b}{2}=\frac{N}{2}{T}_c---\left(5\right)$

因此得到：

$y\left(t\right)\≈\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_{b\left(2{\mathrm{kT}}_b\right)}^{j}g(t-j{T}_c-2{\mathrm{kT}}_b)+\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_{b\left((2k+1)T_b\right)}^{j}g(t-j{T}_c-(2k+1)T_b)---\left(6\right)$

因此在时刻t，通过叠加在时间上延迟了比特延续时间T_b的第二基波，近似地产生基带信号

$y_w^b\left(t\right)=\underset{j=0}{\overset{N-1}{\mathrm{\Σ}}}{c}_b^{j}g(t-j{T}_c)---\left(7\right)$

其中，每个基波仅可以表示为由{y_w ^-1(t)，y_w ⁺¹(t)}组成的函数。通过取消关于k的求和，奇数位串和偶数位串的基波是无记忆的，从而不必对数值进行中间存储。在此，由于条件(5)，基波是有限的，也就是说被限制在2T_b上。

取代设置了具有随后的采样速率转换的明确扩频的装置，在图2中示出了具有通过叠加在时间上偏移的基波得到DSSS和脉冲成形的发送电路的示意性框图。

位串b(kT_b)被划分为偶数位串b(2kT_b)，即具有标号0、2、4、6、8等的位，以及奇数位串b((2k+1)T_b)，即具有标号1、3、5、7等的位。为此，设置一个多路复用器230，该多路复用器230通过转换将位串b(kT_b)的位值交替地分配给偶数位串b(2kT_b)和奇数位串b((2k+1)T_b)。

采样值y_w ^b(nT_z-T_b/2)由第一装置210和第二装置220输出。为了输出采样值，装置210、220例如具有一个状态机或者多路复用器，用于选择例如固定布线的值。在此，第一装置210被构造用于根据偶数位串b(2kT_b)以及根据计数器n输出采样值。在此，第二装置220被构造用于根据奇数位串b((2k+1)T_b)以及根据计数器n输出采样值。为此，设置了一个控制装置250。

借助具有函数z^-M/2的延迟单元270将由第二装置220输出的采样值延迟一延续时间T_b，即一比特的延续时间。借助加法器260将由第一装置210输出的采样值y1与由第二装置220输出并被延迟单元270延迟了的采样值y2相加。它们的和形成输出值序列y(mT_z)。在加法器260之后连接一个数模转换器280，该数模转换器280将输出值序列y(mT_z)转换为模拟值。通过连接在数模转换器280之后的滤波器290(抗混叠滤波器(AAF))对所述模拟值进行滤波，以获得基带信号y(t)。

取代设置了具有随后的采样速率转换的明确扩频的电路，在图2的实施例中，在时间上偏移的基波的在时间上偏移了T_b的数字采样值y1、y2的采样值被输出，并且随后被相加，以形成数字值y(mT_z)。优选地，对于b＝-1和b＝+1，基波的采样值y1、y2被分别保存在一个表中。

由于条件(5)，基波的长度被近似地限制在2T_b上。对于固定的b，

M＝2T_b/T_z                  (8)

需要值y_w ^b(nT_z-T_b/2)，其中

n＝(m mod M)＝0，...，M-1  (9)

在此，m为从负无穷到正无穷。n确定基波的当前采样值。

所述时间上T_b的延迟，即M/2个采样值的延迟，当然不是必须以如图2中270那样的延迟元件的形式来实现。在图3的实施例中，取而代之，通过借助控制装置350对第一多路复用器310(MUX₀)和第二多路复用器320(MUX₁)的控制来产生基波的相对延迟。第一多路复用器310和第二多路复用器320与一个存储单元，例如一个固定布线的值逻辑单元(ROM)或者替代地与一个例如具有存储在表中的值y_w ^b(nT_z-T_b/2)的可编程的存储单元(EEPROM)相连接。在此，所述产生再次根据由第三多路复用器330产生的偶数位串b(2kT_b)和奇数位串b((2k+1)T_b)进行。

在此，两个多路复用器310和320相互独立地工作。第一多路复用器310根据n和b＝b(2kT_b)形成值y_w ^b(nT_z-T_b/2)。由第二多路复用器320输出的值相对于第一多路复用器310输出的值被周期性地延迟了M/2个值。关于b＝b((2k+1)T_b)，对第二多路复用器320进行转换。再次获得了采样值y1、y2，并通过加法器360将它们相加，以得到输出序列y(mT_z)。输出序列y(mT_z)通过数模转换器380被转换为一个模拟信号，借助滤波器390对该模拟信号进行滤波并将其作为基带信号y(t)输出。

图4示出了一个另外的实施例。再次设置多路复用器410、420、430，一个控制电路450，一个加法器460，一个数模转换器480和一个滤波器490。在该实施例中，代替目标速率R_z，首先确定具有整数的l＞1的中间速率

${R_z}^{\′}=\frac{1}{l}{R}_z---\left(10\right)$

，以生成值y’(m’T_z’)。因此，多路复用器中的记录

的数量以及表值的数量减少了l倍。通过借助采样速率转换器465的附加的采样速率提升再将速率提高到数模转换器480的输入端上所需要的速率R_z。与图1的发送电路相比，总体耗费(对于不太大的l)显著减小，因为与R_c-＞R_z的过渡相比，插值滤波器在R_z’-＞R_z的过渡中可以在宽得多的宽带上失效。在这种情况下会出现以下效果，即可以使用递归的滤波器结构的高效的实施方式。一个另外的效果为：因为l是整数，由此可以以简单的形式从速率R_z推导出速率R_z’的时钟节拍。

虽然前述的构型方案原则上可以与每一个具有二进制扩频的系统一起使用。但是，优选地，将前述的构型方案与一个按照工业标准IEEE 802.15.4的系统一起使用。在这种情况下，提出一种二进制相移键控。该二进制相移键控(BPSK)在868/915MHz的频段中进行。数据速率在868MHz频段中为20kb/s，并且在915MHz为40kb/s。在此，进行采用BPSK的扩频方法DSSS，以对码片进行调制。为数据符号编码设置差分编码。PPDU(物理层协议数据单元)的每个比特通过该差分编码被处理，该差分编码是一种比特到码片的映射以及以八位位组类型的、以前导域开始并以PSDU(物理层协议数据单元)的最后八位位组结束的顺序的调制函数。对于每个八位位组，首先处理最低有效位，最后处理最高有效位。

对于工业标准IEEE 802.15.4的应用，差分编码设置在多路复用器230、330或者430之前，然而未在图2至图4中示出。该差分编码为模2加法，即当前数据比特与之前经差分编码的比特的异或函数。

为了进行二进制比特到码片的映射，设置了一个15个码片的PN序列：

输入比特                        码片值^c0...c14

                                                             

-1                              1  1  1  1  -1 1  -1 1  1  -1 -1 1  -1 -1 -1

1                               -1 -1 -1 -1 1  -1 1  -1 -1 1  1  -1 1  1  1

借助BPSK将码片序列调制到载波信号上。在此，应用具有滚降系数为1的所谓“升余弦脉冲成形”。在此，将码片值1分配给一个正脉冲，而将码片值-1分配给一个负脉冲。在此，首先传输最低位的码片，最后传输最高位的码片。

对于二进制比特到码片的映射以及BPSK调制而言，图2至图4的实施例能够显著地简化电路，而不会对由工业标准IEEE 802.15.4定义的系统的功能性产生消极影响。

本发明不限于图2至图4所示的构型方案，并且也不限于工业标准IEEE 802.15.4。例如，也可以将所述的构型方案用于其他具有二进制扩频的传输标准。还可以将偶数位串和/或奇数位串划分为其他的位串，其中，相应地形成互相延迟的基波。

附图标号表

110                        扩频、比特到码片的映射

120、SRC                   脉冲成形、采样速率转换器

130、280、380、480、DAC    数模转换器

140、290、390、490、AAF    滤波器

230、330、430、MUX         多路复用器

210、220                   装置

250                        控制装置

260、360、460              加法器

270                        延迟单元

310、320、410、420         多路复用器

MUX₀、MUX₁

465、SRC                   采样速率转换器

b(kT_b)                     位串

b(2kT_b)

b((2k+1)T_b)

c _-1、c ₊₁                    PN序列、码片

c^j _b(kT_b)                    码片序列

y(mT_z)、y’(m’T_z’)        输出值序列

y1、y2                      采样值

y(t)                        基带信号

Claims (14)

1.一种用于发送待传输的位串(b(kT_b))的方法，

-在该方法中，将所述位串(b(kT_b))划分为一偶数位串(b(2kT_b))和一奇数位串(b((2k+1)T_b))，

-在该方法中，根据所述偶数位串(b(2kT_b))形成一第一基波的第一采样值(y1)，

-在该方法中，根据所述奇数位串(b((2k+1)T_b))形成一第二基波的第二采样值(y2)，其中，所述第二基波相对于所述第一基波被延迟了一延续时间(T_b)，

-在该方法中，将所述第一基波的所述第一采样值(y1)与所述第二基波的所述第二采样值(y2)相加，以便形成一输出值序列(y(mT_z)，y’(m’T_z’))。

2.根据权利要求1所述的方法，

-在该方法中，为了形成所述第一采样值(y1)，根据所述偶数位串(b(2kT_b))的一个比特值读出所述第一采样值(y1)，

-在该方法中，为了形成所述第二采样值(y2)，根据所述奇数位串(b((2k+1)T_b))的一个比特值读出所述第二采样值(y2)。

3.根据权利要求2所述的方法，

-在该方法中，借助对一第一多路复用器进行的、取决于所述偶数位串(b(2kT_b))的比特值的控制来读出所述第一采样值(y1)，和/或

-在该方法中，借助对一第二多路复用器进行的、取决于所述奇数位串(b((2k+1)T_b))的比特值的控制来读出所述第二采样值(y2)。

4.根据以上权利要求中任一项所述的方法，

-在该方法中，为了将所述第二基波相对于所述第一基波延迟所述延续时间(T_b)，控制所述第二多路复用器使其相对于所述第一多路复用器偏移多个采样值。

5.根据权利要求1至3中任一项所述的方法，

-在该方法中，为了将所述第二基波相对于所述第一基波延迟所述延续时间(T_b)，借助一延迟单元(270)延迟所述第二采样值(y2)。

6.根据以上权利要求中任一项所述的方法，

-在该方法中，在将所述第一采样值(y1)与所述第二采样值(y2)相加之后，提高采样速率。

7.一种用于发送待传输的位串(b(kT_b))的发送电路，包括：

一划分装置(230，330，430)，用于将所述位串(b(kT_b))划分为一偶数位串(b(2kT_b))和一奇数位串(b((2k+1)T_b))，

一第一装置(210，310，410)，用于根据所述偶数位串(b(2kT_b))来形成一第一基波的第一采样值(y1)，

一第二装置(220，320，420)，用于根据所述奇数位串(b((2k+1)T_b))来形成一第二基波的第二采样值(y2)，其中，所述第二基波相对于所述第一基波被延迟了一延续时间(T_b)，

以及一加法器(260，360，460)，用于将所述第一基波的所述第一采样值(y1)与所述第二基波的所述第二采样值(y2)相加，以便形成一输出值序列(y(mT_z)，y’(m’T_z’))。

8.根据以上权利要求中任一项所述的发送电路，

-在该发送电路中，所述第一装置具有一第一多路复用器(210，310，410)，

-在该发送电路中，所述第一多路复用器(210，310，410)与一存储器相连接，用于读出所述第一采样值(y1)，

-在该发送电路中，所述第二装置具有一第二多路复用器(220，320，420)，

-在该发送电路中，所述第二多路复用器(220，320，420)与所述存储器相连接，用于读出所述第二采样值(y2)。

9.根据权利要求8所述的发送电路，

-在该发送电路中，所述第一多路复用器(210，310，410)和/或所述第二多路复用器(220，320，420)被构造用于相对于所述第一基波延迟所述第二基波。

10.根据权利要求7或8所述的发送电路，

-在该发送电路中，在所述第二装置(220，320，420)之后连接一延迟单元(270)，以便相对于所述第一基波延迟所述第二基波。

11.根据以上权利要求中任一项所述的发送电路，在该电路中，所述划分装置被构造为(第三)多路复用器(230，330，430)，以便通过多路复用交替地将所述位串(b(kT_b))的比特值(-1，1)分配给所述偶数位串(b(2kT_b))和所述奇数位串(b((2k+1)T_b))。

12.根据以上权利要求中任一项所述的发送电路，

-在该发送电路中，在所述加法器(460)之后连接一用于提高采样速率的采样速率转换器(465)。

13.根据以上权利要求中任一项所述的发送电路，

-在该发送电路中，所述第一采样值和所述第二采样值相应于扩频和脉冲成形。

14.可以由一存储器读出的采样值(y1，y2)用于形成一输出值序列(y(mT_z)，y’(m’T_z’))的应用，其中，所述输出值序列(y(mT_z)，y’(m’T_z’))近似地描述一二进制位串(b(kT_b))的扩频和脉冲成形，其中，为了发送所述位串(b(kT_b))，在一二进制码片序列({c_-1，c₊₁})的范围内对所述输出值序列(y(mT_z)，y’(m’T_z’))进行数模转换。

Images