CN101599771A

CN101599771A - 一种卷积码解调的方法及其装置

Info

Publication number: CN101599771A
Application number: CNA2009101501124A
Authority: CN
Inventors: 余剑; 王发贵; 彭明明; 陈小龙
Original assignee: Huawei Technologies Co Ltd
Current assignee: Honor Device Co Ltd
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2009-12-09
Anticipated expiration: 2029-07-03
Also published as: CN101599771B

Abstract

本发明实施例公开了一种卷积码解调的方法及其装置，该方法为：在至少一个存储装置中确定至少两个可并行读取的存储空间，将当前时刻各个状态对应的状态信息参数以状态为单位进行分组，且每组对应至少一个存储空间；将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到至少两个存储空间中；根据分别存储到不同存储空间中的前一时刻的状态信息参数，并行更新当前时刻的各组状态信息参数。本发明实施例通过将各个状态对应的状态信息参数以状态为单位进行分组，并将更新各组状态信息所需的参数分别存储到不同的存储空间中，然后并行更新各组状态信息参数，提高解调效率。

Description

一种卷积码解调的方法及其装置

技术领域

本发明涉及数字传输系统，尤其是涉及一种卷积码解调的方法及其装置。

背景技术

卷积码的维特比(Viterbi)算法是一种关于解调卷积码的算法，在无线数字传输系统中得到了广泛应用。

解调过程中，每个时刻的状态都是在记忆深度的基础上，由前一时刻的状态经过多个状态合并后得到的，解调器则需要存储当前时刻和前一时刻所有状态的状态信息参数。状态信息参数包括信道因子和幸存符号：信道因子为每个状态对应的一组信道状态变量；幸存符号则为每个状态对应的多个码元，用于Viterbi解调过程中的度量计算。

现有技术中，解调过程根据状态的时间顺序进行处理，即依次处理当前时刻的各个状态的转移运算。

在对现有技术的研究和实践过程中，本发明的发明人发现存在以下问题：

每个状态对应的信道因子按照时间顺序被存储在一个存储空间中，每个状态对应的幸存符号也按照时间顺序被存储在另一个存储空间中；解调过程则是按照状态的时间顺序进行，一个状态计算完成以后才继续进行下一个状态的运算，解调效率不高。

发明内容

本发明实施例提供一种数据存储方法及其装置，提高解调效率。

本发明所提供的实施例是通过以下技术方案实现的：

一种卷积码解调的方法：

在至少一个存储装置中确定至少两个可并行读取的存储空间，将当前时刻各个状态对应的状态信息参数以状态为单位进行分组，且每组对应至少一个存储空间；

将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到所述至少两个存储空间中；

根据分别存储到不同存储空间中的前一时刻的状态信息参数，并行更新当前时刻的各组状态信息参数。

一种卷积码解调的装置，包括：

分组单元，将当前时刻各个状态对应的状态信息参数以状态为单位进行分组，且每组对应至少一个存储空间，以及；

存储单元，用于将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到至少两个可并行读取的存储空间中；

更新单元，用于根据分别存储到不同存储空间中的前一时刻的状态信息参数，并行更新当前时刻的各组状态信息参数。

由上述技术方案可以看出，本发明实施例通过将各个状态对应的状态信息参数以状态为单位进行分组，并将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系存储到不同的存储空间中，然后并行更新各组状态信息参数，提高解调效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一的方法流程示意图；

图2是本发明实施例二的方法流程示意图；

图3是本发明实施例二的状态转移关系示意图；

图4是本发明实施例二的各存储空间存储的状态信息参数示意图；

图5是本发明实施例交叉写、非交叉读的实现方式示意图；

图6是本发明实施例交叉读、非交叉写的实现方式示意图；

图7是本发明实施例三的状态转移关系示意图；

图8是本发明实施例三的各存储空间存储的状态信息参数示意图；

图9是本发明实施例装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

从不同调制方式的状态转移过程中得知，计算前一时刻(k-1时刻)到当前时刻(k时刻)的状态转移时，k-1时刻的状态的相关参数数据已计算完毕，所以可以认为k时刻各个状态的状态转移过程是彼此独立，互不相关的。

所以本发明实施例首先通过改变信道因子和幸存符号的存储结构，把k时刻的所有状态对应的信道因子和幸存符号划分为多个小组，并将更新各组信道因子和幸存符号所需要的参数分别存储，然后将各组的状态转移过程，也就是参数更新过程并行处理，则可以提高解调速度。

实施例一、参见图1详细说明，图1为本实施例的方法流程示意图。

步骤101：在至少一个存储装置中确定至少两个可并行读取的存储空间，将当前时刻各个状态对应的状态信息参数以状态为单位进行分组，且每组对应至少一个存储空间。

状态信息参数包括前一时刻(k-1时刻)和当前时刻(k时刻)下的状态信息参数，状态信息参数包括信道因子和幸存符号。例如，状态0的状态信息参数包括k-1时刻下的信道因子和幸存符号，还包括k时刻下的信道因子和幸存符号。

不同调制方式下，状态数目有所不同。例如，高斯最小移频键控(GMSK，Gaussian-filtered Minimum Shift Keying)调制方式下，记忆深度为4，采用2222全状态均衡解调，则每个时刻有16个状态；八相相移键控(8PSK，8Phase ShiftKeying)调制方式下，记忆深度为6，采用811111减状态均衡解调，则每个时刻有8个状态；四相相移键控(QPSk，Quadrature Phase Shift Keying)调制方式下，则每个时刻有4个状态。

步骤102：将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到至少两个存储空间中。

更新所需要的前一时刻的状态信息参数可存储到预设定的至少两个存储空间中，以利于兼容各种解调方式下的状态信息参数。

步骤103：根据分别存储到不同存储空间中的前一时刻的状态信息参数，并行更新当前时刻的各组状态信息参数。

当前时刻的状态信息参数是由多个前一时刻的状态信息参数合并计算得到，具体计算方法同现有技术，不再赘述。

在更新一组状态信息参数时，可能需要读取其他组的前一时刻的状态信息参数。因在步骤102中将各组状态信息参数更新所需要的前一时刻的状态信息参数分别存储到不同的存储空间中，则不会在并行更新时，造成各存储空间的读写冲突，提高更新状态信息参数的效率。

具体更新的方式以及方法同现有技术，此处不再赘述。

当前时刻各组状态信息参数更新后，存储到归属于同一状态的前一时刻的状态信息参数所在的存储空间中。

本发明实施例通过确定至少两个可并行读取的存储空间，将各个状态对应的状态信息参数以状态为单位进行分组，并将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系分别存储到不同的存储空间中，然后并行更新不同的存储空间中的各组状态信息参数，提高解调效率。

以下实施例二以GMSK调制方式为例，进行详细说明。

实施例二、参见图2详细说明，图2为本实施例的方法流程示意图。

步骤201：将状态信息参数以状态为单位分为A组和B组。

将k时刻16个状态的状态信息参数分为2组，分别为A组和B组。

16个状态分别为0，1，2，3，4，5，6，7，8，9，a，b，c，d，e，f；则A组为状态0，1，2，3，4，5，6，7所对应的状态信息参数，B组为状态8，9，a，b，c，d，e，f所对应的状态信息参数。每个状态分别对应不同的状态信息参数，即A组为状态0，1，2，3，4，5，6，7所对应的信道因子和幸存符号，B组为状态8，9，a，b，c，d，e，f所对应的信道因子和幸存符号。

分组的原则为A组和B组的状态信息参数可以并行进行更新，而不会造成后续更新时存储空间的读写冲突，因此，分为3组、4组或更高组数，也不影响本发明实施例的实现。

步骤202：根据状态转移关系，确认更新A组和B组所需要的前一时刻的状态信息参数所对应的状态。

从前一时刻(k-1时刻)转移到当前时刻(k时刻)的状态转移关系如图3所示，图3是本发明实施例二的状态转移关系示意图。其中A组所需要的前一时刻(k-1时刻)的状态信息参数所对应的状态为0，1，2，3，8，9，a，b；B组所需要的前一时刻的状态信息参数所对应的状态4，5，6，7、c、d、e、f。

步骤203：将A组更新所需要的前一时刻的状态信息参数根据所对应的状态进行拆分存储在2个存储空间中，将B组更新所需要的前一时刻的状态信息参数根据所对应的状态进行拆分存储在2个存储空间中。

在本发明实施例中，将更新所需要的前一时刻的状态信息参数根据所对应的状态进行拆分后存储在2个存储空间中是指：将其分别存储在一个RAM中划分的可并行读写的存储区域，或者多个RAM中。

例如，将A组更新所需要的状态信息参数分别存储在2个存储空间中，分别为随机存储记忆体(RAM，Random Access Memory)RAM0和RAM1；将B组更新所需要的状态信息参数分别存储在2个存储空间中，分别为RAM2和RAM3。

这四个存储空间可以是将现有技术中使用的两个RAM存储空间划分为4块端口(Single Port)RAM，RAM深度总和不变。在其他可选择的实施例中，这四个存储空间亦可为RAM中划分的可并行读写的存储区。具体的，前述四个存储空间可以为兵乓式存储结构的RAM。每个乒乓式存储结构的RAM都是由两个单口RAM0和RAM1组成的，其端口与通用的单口RAM相比只是增加了一个pp_flag信号，这个信号保证读RAM0时，不会写RAM0读RAM1时，不会写RAM1。

兵乓式存储结构按节拍进行读操作和写操作的切换，没有停顿地进行经过缓冲的数据流的运算与处理，其优点是：处理数据流的速度快，并且节约缓冲区空间。

显然，每组还可使用2个以上的RAM存储空间，例如使用8块单口RAM，也不影响本发明实施例的实现。将每组更新需要的状态信息参数存储在多个可并行读取的存储空间中，有利于兼容各种调制方式下的状态信息参数的合并更新方式。

如图4所示，图4为本发明实施例二的各存储空间存储的状态信息参数示意图。RAM0中存储了A组状态0，1，2，3更新所需要的状态0，1，2，3所对应的状态信息参数，RAM1中存储了A组状态4，5，6，7更新所需要的状态8，9，a，b所对应的状态信息参数，RAM2中存储了B组状态8，9，a，b更新所需要的状态4，5，6，7所对应的状态信息参数，RAM3中存储了B组状态c，d，e，f更新所需要的状态c，d，e，f所对应的状态信息参数。

步骤204：并行更新并存储A组和B组的状态信息参数。

将A组更新后的4个状态(状态0、1、2、3)的状态信息参数写入RAM0，同时将B组更新后的4个状态(状态8、9、a、b)的状态信息参数写入RAM1；然后将A组更新后的4个状态(状态4，5，6，7)的状态信息参数写入RAM2，同时将B组更新后的4个状态(状态c，d，e，f)的状态信息参数写入RAM3；即16个状态的状态信息参数分为并行的2组完成更新。

根据状态转移关系，A组更新RAM0中K时刻状态0、1、2、3的状态信息参数时，需要读取k-1时刻的状态0，1，，8，9，也就是需要读取RAM0和RAM1的数据；同理，B组更新RAM1中K时刻状态8、9、a、b的状态信息参数时，需要读取k-1时刻的状态4，5，c、d、也就是需要读取RAM2和RAM3的数据；A组更新RAM2中状态信息参数时，需要读取RAM0和RAM1的数据，B组更新RAM3中状态信息参数时，需要读取RAM2和RAM3的数据。

也就是说，在A组的并行处理模块往RAM0和RAM2中写数据的同时，会读取RAM0和RAM1的数据；B组的并行处理模块往RAM1和RAM3中写数据的同时，会读取RAM2和RAM3的数据。

单口RAM上的读操作和写操作不能同时进行，因此，并行更新的具体的操作方式有如下两种，采用哪一种都不影响本发明实施例的实现：

1、如图5所示，图5为交叉写、非交叉读的实现方式示意图。A组的并行处理模块与RAM0和RAM1直接连接，B组的并行处理模块与RAM2和RAM3直接连接。

交叉写是指A组的并行处理模块往B组的并行处理模块下的RAM2中写数据；B组的并行处理模块往A组的并行处理模块下的RAM1中写数据；非交叉读是指A组的并行处理模块和B组的并行处理模块都只在直接连接的存储空间中读取数据。

2、如图6所示，图6为交叉读、非交叉写的实现方式示意图。A组的并行处理模块与RAM0和RAM2直接连接，B组的并行处理模块与RAM1和RAM3直接连接。

交叉读是指A组的并行处理模块在B组的并行处理模块下的RAM1中读数据；B组的并行处理模块往A组的并行处理模块下的RAM2中读数据；非交叉写是指A组的并行处理模块和B组的并行处理模块都只往直接连接的存储空间中写数据。

并且，将更新完成后的状态信息参数存储到归属于同一状态的前一时刻的状态信息参数所在的存储空间中。例如，将更新后的K时刻状态0的状态信息参数存储到K-1时刻状态0的状态信息参数所在的RAM0中；将更新后的K时刻状态c的状态信息参数存储到K-1时刻状态c的状态信息参数所在的RAM3中。

本发明实施例通过将状态信息参数以状态为单位分组后，将更新各组状态信息参数所需要的参数存储在可并行读取的存储空间中，实现多组状态信息参数并行更新，提高解调效率。

以下实施例三以8PSK调制方式为例，进行详细说明。显然，每时刻状态数目与8PSK调制方式相同的十六进制正交振幅(16QAM，16 QuadratureAmplitude Modulation)和三十二进制正交振幅(32QAM)调制方式也适用本发明实施例。

实施例三、

步骤301：将状态信息参数以状态为单位分组。

将k时刻的8个状态的状态信息参数分为2组，分别为A组和B组。

8个状态分别为0，1，2，3，4，5，6，7；则A组为k时刻的状态0，1，2，3所对应的状态信息参数，B组为k时刻的状态4，5，6，7所对应的状态信息参数。

分组的原则为A组和B组的状态信息参数可以并行进行更新，而不会造成存储空间的读写冲突。

步骤302：根据状态转移关系，确认更新A组和B组所需要的前一时刻的状态信息参数所对应的状态。

从前一时刻转移到当前时刻的状态转移关系如图7所示，图7是本发明实施例二的状态转移关系示意图。其中A组所需要的前一时刻(k-1时刻)的状态信息参数所对应的状态为0，1，2，3，4，5，6，7；B组所需要的前一时刻的状态信息参数所对应的状态也为0，1，2，3，4，5，6，7。

步骤303：将每组更新所需要的前一时刻的状态信息参数根据所对应的状态进行拆分，分别存储在两个存储空间中。

将A组更新需要的状态信息参数分别存储在2个存储空间中，分别为RAM0和RAM1；将B组更新需要的状态信息参数分别存储在2个存储空间中，分别为RAM2和RAM3。

这四个存储空间可以是将现有技术中使用的两个RAM存储空间划分为4块单口RAM，RAM深度总和不变。存储空间可以为兵乓式存储结构的RAM，加快数据处理速度，并且节约缓存空间。

显然，还可将现有技术中使用的两个RAM存储空间划分为更多个可并行读取的RAM存储空间，例如8块单口RAM，也不影响本发明实施例的实现。

如图8所示，图8是本发明实施例的各存储空间存储的状态信息参数示意图。RAM0中存储了A组状态0，1，2，3更新需要的状态0，1，2，3所对应的状态信息参数，RAM1中存储了A组状态0，1，2，3更新需要的状态4，5，6，7所对应的状态信息参数，RAM2中存储了B组状态4，5，6，7更新需要的状态0，1，2，3所对应的状态信息参数，RAM3中存储了B组状态4，5，6，7更新需要的状态4，5，6，7所对应的状态信息参数。

显然，将每组更新需要的状态信息参数存储在多个可并行读取的存储空间中，有利于兼容各种调制方式下的状态信息参数的合并更新方式。

每个存储空间可按照地址递增的顺序存储状态信息参数，也可按照其他顺序存储状态信息参数，都不影响本发明实施例的实现。

步骤304：并行更新并存储各组状态信息参数。

将A组更新后的4个状态的状态信息参数同时写入RAM0和RAM2，同时将B组更新后的4个状态的状态信息参数写入RAM1和RAM3；即8个状态的状态信息参数分为并行的2组数据完成更新。

与步骤204类似地，也可采用交叉写、非交叉读的实现方式，或者是交叉读、非交叉写的实现方式，都不影响本发明实施例的实现。

更新完成后的状态信息参数的存储方式也与步骤204类似，不再赘述。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上提供了一种卷积码解调的方法，本发明实施例还提供一种卷积码解调的装置。

一种卷积码解调的装置，参见图9，图9为本发明实施例装置的结构示意图，包括：

分组单元11，用于将当前时刻各个状态对应的状态信息参数以状态为单位进行分组，且每组对应至少一个存储空间；状态信息参数包括信道因子和幸存符号；可将当前时刻各个状态对应的状态信息参数以状态为单位分为至少两组。

存储单元12，用于将更新分组单元11分组后的每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到至少两个可并行读取的存储空间中；可将各组更新均需要的同一前一时刻的状态信息存储到各组对应的存储空间中。

进一步地，存储单元12可将更新每组状态信息参数所需要的前一时刻的状态信息参数分别存储到至少两个存储空间中。

至少两个可并行读取的存储空间中包括一个存储装置中划分的至少两个存储空间。例如，存储空间可以为兵乓式存储结构的RAM，加快数据处理速度，并且节约缓存空间。

更新单元13，用于根据存储单元12分别存储到不同存储空间中的前一时刻的状态信息参数，并行更新当前时刻的各组状态信息参数。

还包括：

更新后保存单元14，用于将更新单元13更新后的当前时刻各组状态信息参数保存到归属于同一状态的前一时刻的状态信息参数所在的存储空间中。

本发明实施例设备的各个模块可以集成于一体，也可以分离部署。上述模块可以合并为一个模块，也可以进一步拆分成多个子模块。

本发明实施例通过将各个状态对应的状态信息参数以状态为单位进行分组，并将各组状态信息参数分别存储到至少两个可并行读取的存储空间中，然后并行更新不同的存储空间中的各组状态信息参数，提高解调效率。

本发明实施例方法及装置适用于GMSK、8PSK、QPSk、16QAM、32QAM等多种调制方式下的卷积码解调过程，兼容性强。

本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体等。

以上对本发明实施例所提供的一种卷积码解调的方法及其装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

1、一种卷积码解调的方法，其特征在于：

2、根据权利要求1所述的方法，其特征在于，所述将更新每组状态信息参数所需要的前一时刻的状态信息参数按照其与当前时刻的各个状态对应的状态信息参数的对应关系，存储到所述至少两个存储空间中包括：

将各组更新均需要的同一前一时刻的状态信息存储到各组对应的存储空间中。

3、根据权利要求1所述的方法，其特征在于，所述状态信息参数包括信道因子和幸存符号。

4、根据权利要求1所述的方法，其特征在于，并行更新当前时刻的各组状态信息参数后包括：

将更新后的当前时刻各组状态信息参数保存到归属于同一状态的前一时刻的状态信息参数所在的存储空间中。

5、一种卷积码解调的装置，其特征在于，包括：

6、根据权利要求5所述的装置，其特征在于，

存储单元还将各组更新均需要的同一前一时刻的状态信息存储到各组对应的存储空间中。

7、根据权利要求6所述的装置，其特征在于，所述状态信息参数包括信道因子和幸存符号。

8、根据权利要求5所述的装置，其特征在于，还包括：

更新后保存单元，用于将更新后的当前时刻各组状态信息参数保存到归属于同一状态的前一时刻的状态信息参数所在的存储空间中。

9、根据权利要求5至8任一项所述的装置，其特征在于，所述至少两个可并行读取的存储空间中包括一个存储装置中划分的至少两个存储空间。