CN101576866A - 一种利用NandFlash总线扩展T卡的方法 - Google Patents
一种利用NandFlash总线扩展T卡的方法 Download PDFInfo
- Publication number
- CN101576866A CN101576866A CN 200910047078 CN200910047078A CN101576866A CN 101576866 A CN101576866 A CN 101576866A CN 200910047078 CN200910047078 CN 200910047078 CN 200910047078 A CN200910047078 A CN 200910047078A CN 101576866 A CN101576866 A CN 101576866A
- Authority
- CN
- China
- Prior art keywords
- card
- data
- nandflash
- bus
- nandflash controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000004044 response Effects 0.000 claims description 16
- 241001269238 Data Species 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明介绍一种利用NandFlash总线扩展T卡的方法，该方法将NandFlash控制器总线的读使能信号和写使能信号通过一个与门输出连接在T卡的时钟信号上，将T卡的命令应答信号和T卡的数据信号都连接在NandFlash控制器总线的数据线上；从而利用NandFlash的时序匹配T卡的时序，完成对T卡的相关操作。该方法还可以利用NandFlash控制器内部缓存和DMA控制器，完成T卡的高速操作。
Description
技术领域
本发明涉及一种扩展T卡的方法，特别涉及一种利用NandFlash总线扩展T卡的方法。
背景技术
随着多媒体技术的发展，手机内部的存储空间已经无法满足实际应用的需求，采用T卡(T-Flash卡)进行存储空间的扩展是一种很好的解决方案。但是当前很多的手机芯片方案当中，CPU具有NandFlash控制器的接口，却没有T卡的接口。
针对这种CPU，如何进行T卡的拓展，是一个需要解决的问题。
发明内容
为了解决上述问题，针对不包含T卡接口的CPU，本发明提供了一种利用NandFlash控制器总线扩展T卡的方法。该方法将T卡接在NandFlash控制器的总线上，巧妙利用NandFlash的时序匹配T卡的时序，从而完成CPU对完成T卡的相关操作。该方法还可以利用NandFlash控制器的内部缓存和DMA(DirectMemory Access)控制器，完成T卡的高速操作。其中，所述NandFlash控制器总线包含读使能信号、写使能信号和数据线，所述T卡包含时钟信号、命令应笞信号和数据线该方法包括以下步骤：
(1)插入T卡，其中所述NandFlash控制器总线的读使能信号和写使能信号通过一个与门输出连接在所述T卡的时钟信号上，所述T卡的命令应答信号和所述T卡的数据线都连接在所述NandFlash控制器总线的数据线上；
(2)从T卡读取数据：CPU通过NandFlash控制器总线向所述T卡发送一个读数据命令，并查询所述T卡的命令应答信号和数据线的状态，如果所述T卡的命令应答信号为低电平(设低电平为NandFlash控制器总线读数据时的电平状态)，CPU可以通过NandFlash控制器总线从所述T卡读取命令应答；如果所述T卡的数据线均为低电平，则CPU可以通过所述NandFlash控制器总线从所述T卡中读取数据；
(3)向T卡写入数据：CPU通过NandFlash控制器总线向所述T卡发送一个写数据命令，并查询命令应答信号的状态，如果该命令应答信号为低电平(设低电平为NandFlash控制器总线写数据时的电平状态)，那么CPU可以通过NandFlash控制器总线向所述T卡读取命令应答，该命令应答被接受后，CPU通过NandFlash控制器总线向所述T卡发送数据。
其中，(3)中可以利用NandFlash控制器内部缓存和DMA控制器从T卡中读取数据，(4)中可以利用NandFlash控制器内部缓存和DMA控制器向T卡中写入数据。
本发明将结合实施例及附图进行详细说明，以便对本发明的目的，特征及优点进行更深入的理解。
附图说明
图1是本发明的硬件框图。
图2是NandFlash总线的读数据和写数据的时序图。
图3是从T卡读数据的时序图。
图4是向T卡写数据的时序图。
图中：
S：Start bit
T：Transmit Bit
P：One cycle Pull-up
E：End bit
Z：High impedance state
D：data bit
X：Don′t care data bits
*：repeater
CRC：cyclic redundancy check bits
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步详细的说明，但不应以此限制本发明的保护范围。
如图1所示，NandFlash控制器总线1的读使能信号(cWE)11和写使能信号(cRE)12通过一个与门3之后连接T卡2的时钟信号(CLK)21，NandFlash总线1的数据线的第4位(D4)13连接T卡2的命令应答信号(CMD)22，NandFlash控制器总线1的数据线的低4位(D[3..0])14连接T卡2的数据总线(D′[3..0])24。
图2是NandFlash控制器总线的读数据和写数据的时序图。如图2所示，NandFlash控制器总线1每次向总线写数据时，NandFlash控制总线的写信号(WE)有一个低脉冲，数据总线输出相应的数据；NandFlash控制器总线1每次从总线读数据，NandFlash控制器总线1的读信号(RE)有一个低脉冲，数据总线输出相应的数据。
图3是从T卡2读数据的时序图。如图3所示，T卡2的控制器先向T卡2发送一个读数据命令，然后T卡2的控制器查询命令应答信号(CMD)22和数据线数据总线(D′[3..0])24的状态。如果该命令应答信号(CMD)22为低电平，T卡控制器可以从T卡读取命令应答；如果T卡2的数据总线(D[3..0])24为低电平，T卡2的控制器可以从T卡2中读取数据。
图4是向T卡2写数据的时序图。如图4所示，T卡2的控制器先向T卡2发送一个写数据命令，然后T卡2的控制器查询命令应答信号(CMD)22的状态。如果命令应答信号(CMD)22为低电平，那么T卡2的控制器可以从T卡2中读取命令应答。T卡2的控制器接受应答之后，T卡2的控制器开始向T卡2发送数据。
下面进以具体的T卡为例来进一步说明。
对于T卡2的操作包括：T卡2的初始化和T卡2数据块的读写。其中T卡2的初始化包含T卡2的控制器向T卡2发送一组初始化命令，并且从T卡2接收相关的命令应答信号(CMD)22。综上T卡2的操作可以归纳为：(1)向T卡2发送命令；(2)从T卡2接收应答；(3)向T卡2发送数据；(4)从T卡2读取数据。所有的操作的具体实现如下：
(1)向T卡2发送命令：通常情况下，一组命令包含6个字节。根据图1所示，该6字节命令以36bit位通过D4 13这根数据线发送出去，发送命令的过程中，NandFlash控制器总线1的数据线的低4位(D[3..0])14应该保持高电平。综上所述，每次向T卡2发送命令，手机软件应该向NandFlash控制器的缓存写36字节的数据，每个数据的第5位为T卡命令数据，每个数据的低4位都是高电平。
(2)T卡2接收命令应答：向T卡2发送据命令之后，T卡2的控制器需要从T卡2接收应答数据。根据图1和图3所示，查询D413这根数据线的状态，如果该数据线为低电平，表示可以从T卡2接收应答数据。通常情况下，T卡2的应答数据为6个字节或者17个字节。综上所述，手机软件读取NandFlash控制器的缓存并且判断D413是否为0，如果D413为0，手机软件根据应答的类型从NandFlash控制器的缓存读取36个字节的数据或者是136个字节的数据。
(3)从T卡2读数据：根据图3所示，向T卡2发送读取数据命令之后，由于数据的起始位为0，根据图1所示，手机软件应该查询数据总线的低4位(D[3..0])14是否为0来判断数据是否到来。如果数据查到数据总线的低4位(D[3..0])14为低电平，手机软件可以读取NandFlash总线控制器的缓存，并且取其中地低4位作为有效数据。
(4)利用DMA(DirectMemoryAccess，直接内存存取)从T卡读取数据：根据步骤(3)所述，检测到数据的起始位之后，手机软件应该读取NandFlash缓存从而获取T卡2的数据。NandFlash控制器的缓存通常情况下可以32bit数据宽度的方式进行访问，NandFlash的数据接口可以为8bit数据宽度或者16bit数据宽度。针对本发明，从T卡2读取数据过程中，Nand芯片的数据接口应该配置为8bit，NandFlash控制器的缓存以32bit的数据宽度进行访问，这样软件读NandFlash缓存一次，NandFlash控制器会发送4个RF的低电平脉冲，手机软件通过数据位组合得到2个字节的有效数据。如果以DMA的方式读取T卡2的数据，设置DMA控制器的数据源为NandFlash控制器的缓存，然后设置DMA的数据宽度为32bit，设置DMA的数据长度为n，这样DMA操作完成之后，可以得到2n个字节的有效数据，而且此过程不占用CPU的资源。
(5)向T卡2写数据：依据图4所示，向T卡2发送写数据命令并且等待该条命令的应答。整个命令发送过程完成之后，可以向T卡2发送数据，在数据发送结束的时候发送数据的冗余校验(CRC)。依据图1所示，手机软件通过D4 13向T卡2发送写数据命令和接受应答，然后再通过D[3..0]14向T卡2发送数据。
(6)利用DMA向T卡写数据：根据(4)和(5)所述，NandFlash的数据接口应该配置为8bit，NandFlash控制器的缓存以32bit的数据宽度进行访问，这样手机软件写NandFlash缓存一次，NandFlash控制器会发送4个WE的低电平脉冲，T卡2可以接收2个字节的数据。手机软件首先通过算法把n个字节的要发送的数据以4bit宽度进行拆分得到2n个字节的数据。如果以DMA的方式向T卡2写数据，设置DMA控制器的数据目的地址为NandFlash控制器的缓存，然后设置DMA的数据宽度为32bit，NandFlash控制器每次发送4个WE的低脉冲，这样应当设置DMA的数据长度为n/2。这样DMA完成之后，T卡可以得到n个字节的有效数据，此过程不占用CPU的资源。
以上所述仅为本发明的较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。
Claims (5)
1、一种利用NandFlash总线扩展T卡的方法，其中，所述NandFlash控制器总线包含读使能信号、写使能信号和数据线，所述T卡包含时钟信号、命令应答信号和数据信号，该方法包括如下步骤：
(1)插入T卡，将所述NandFlash控制器总线的该读使能信号和该写使能信号通过一个与门输出连接在所述的T卡的该时钟信号上，所述T卡的该命令应答信号和所述的T卡的该数据信号都连接在所述的NandFlash控制器总线的该数据线上；
(2)从T卡读取数据：CPU通过NandFlash控制器总线向所述T卡发送一个读数据命令，并查询所述T卡的命令应答信号和数据线的状态，如果所述T卡的命令应答信号为低电平(设低电平为NandFlash控制器总线读数据时的电平状态)，CPU可以通过NandFlash控制器总线从所述T卡读取命令应答；如果所述T卡的数据线均为低电平，则CPU可以通过所述NandFlash控制器总线从所述T卡中读取数据；
(3)向T卡写入数据：CPU通过NandFlash控制器总线向所述T卡发送一个写数据命令，并查询命令应答信号的状态，如果该命令应答信号为低电平(设低电平为NandFlash控制器总线写数据时的电平状态)，那么CPU可以通过NandFlash控制器总线向所述T卡读取命令应答，该命令应答被接受后，CPU通过NandFlash控制器总线向所述T卡发送数据。
2、根据权利要求1所述的方法，其特征在于，步骤(1)中所述的NandFlash控制器总线的该数据线的第四位连接在所述的T卡的该时钟信号上。
3、根据权利要求1或2所述的方法，其特征在于，步骤(1)所述的NandFlash控制器总线的该数据线的低4位连接在所述的T卡的数据线上。
4、根据权利要求1所述的方法，其特征在于，步骤(2)可以利用NandFlash控制器内部缓存和DMA控制器从所述T卡中读取数据。
5、根据权利要求1所述的方法，其特征在于，步骤(3)可以利用NandFlash控制器内部缓存和DMA控制器向所述T卡中写入数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910047078.8A CN101576866B (zh) | 2009-03-05 | 2009-03-05 | 一种利用NandFlash总线扩展T卡的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910047078.8A CN101576866B (zh) | 2009-03-05 | 2009-03-05 | 一种利用NandFlash总线扩展T卡的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101576866A true CN101576866A (zh) | 2009-11-11 |
| CN101576866B CN101576866B (zh) | 2014-01-29 |
Family
ID=41271801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910047078.8A Expired - Fee Related CN101576866B (zh) | 2009-03-05 | 2009-03-05 | 一种利用NandFlash总线扩展T卡的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101576866B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857599A (zh) * | 2020-07-29 | 2020-10-30 | 浪潮(北京)电子信息产业有限公司 | 一种数据读写方法、装置、设备及可读存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201203863Y (zh) * | 2008-02-18 | 2009-03-04 | 山东泰信电子有限公司 | 基于FLASH总线的Nand Flash控制电路 |
| CN101334758B (zh) * | 2008-07-03 | 2011-09-07 | 国民技术股份有限公司 | 用于嵌入式系统扩展存储空间的装置和方法 |
-
2009
- 2009-03-05 CN CN200910047078.8A patent/CN101576866B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111857599A (zh) * | 2020-07-29 | 2020-10-30 | 浪潮(北京)电子信息产业有限公司 | 一种数据读写方法、装置、设备及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101576866B (zh) | 2014-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102065568B (zh) | 基于数据描述符的mac软硬件交互方法及其硬件实现装置 | |
| CN103077123A (zh) | 一种数据写入和读取方法及装置 | |
| US20080059668A1 (en) | Multiple communication channels on mmc or sd cmd line | |
| US20190205047A1 (en) | Memory addressing methods and associated controller, memory device and host | |
| CN102567272B (zh) | 一种提高spi接口电路工作频率的方法 | |
| CN107908587A (zh) | 基于usb3.0的实时数据采集传输装置 | |
| US7577028B2 (en) | Memory storage technique for a bi-directionally programmable memory device | |
| CN102981801A (zh) | 一种本地总线数据位宽的转换方法及装置 | |
| CN105786741A (zh) | 一种soc高速低功耗总线及转换方法 | |
| CN101609392B (zh) | 数据串传送分派方法、系统及其控制器 | |
| CN105573947B (zh) | 一种基于apb总线的sd/mmc卡控制方法 | |
| TWI430104B (zh) | 資料串分派與傳送方法、記憶體控制器與記憶體儲存裝置 | |
| CN101576866B (zh) | 一种利用NandFlash总线扩展T卡的方法 | |
| CN102053937A (zh) | 在lpc总线中调用spi接口的闪存的方法及系统 | |
| CN101751338A (zh) | 数据存取控制装置及数据存取方法 | |
| CN101261611A (zh) | 一种外围设备间的数据传输装置和传输方法 | |
| CN202003346U (zh) | 一种多通道的nand flash控制器 | |
| CN104615566A (zh) | 一种核磁共振测井仪的监测数据转换装置和方法 | |
| CN106649183A (zh) | 一种基于mcu的低功耗串行通信芯片 | |
| CN101609712A (zh) | 具有多非易失性存储器的存储系统及其控制器与存取方法 | |
| CN102520878B (zh) | 访问智能sd卡的方法及系统 | |
| CN101630300B (zh) | 一种利用sram总线扩展t卡的方法 | |
| CN103365815A (zh) | 支持sd模式下ip实现的sd存储卡接口 | |
| CN110633225A (zh) | 实体存储对照表产生装置及方法 | |
| CN101470873A (zh) | 一种使用多个文件读写方式实现与智能存储卡交互的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhong Mingle Inventor before: Shi Wu |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20170908 Address after: 225400 Taixing Jiangsu pharmaceutical hi tech Park Patentee after: Zhong Mingle Address before: 200001, Shanghai 668, Beijing East Road, Huangpu District science and technology G District, 6 floor Patentee before: Shanghai Wentai Electronic Science & Technology Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Xu Guangxin Inventor before: Zhong Mingle |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171031 Address after: 300000 Tianjin Hexi District City Weidi Baosteel No. 100, North Building 645 Patentee after: TIANJIN HEZHIHENGCHUANG TECHNOLOGY CO., LTD. Address before: 225400 Taixing Jiangsu pharmaceutical hi tech Park Patentee before: Zhong Mingle |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180103 Address after: 300000 Economic Development District Tianjin Jizhou District Jun Road No. 12 Patentee after: CECEP Guohuan New Material Co., Ltd. Address before: 300000 Tianjin Hexi District City Weidi Baosteel No. 100, North Building 645 Patentee before: TIANJIN HEZHIHENGCHUANG TECHNOLOGY CO., LTD. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140129 Termination date: 20200305 |