CN101630300B - 一种利用sram总线扩展t卡的方法 - Google Patents

一种利用sram总线扩展t卡的方法 Download PDF

Info

Publication number
CN101630300B
CN101630300B CN200910051433.9A CN200910051433A CN101630300B CN 101630300 B CN101630300 B CN 101630300B CN 200910051433 A CN200910051433 A CN 200910051433A CN 101630300 B CN101630300 B CN 101630300B
Authority
CN
China
Prior art keywords
card
data
sram bus
sram
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910051433.9A
Other languages
English (en)
Other versions
CN101630300A (zh
Inventor
石武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wingtech Electronic Technology Co Ltd
Original Assignee
Shanghai Wingtech Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wingtech Electronic Technology Co Ltd filed Critical Shanghai Wingtech Electronic Technology Co Ltd
Priority to CN200910051433.9A priority Critical patent/CN101630300B/zh
Publication of CN101630300A publication Critical patent/CN101630300A/zh
Application granted granted Critical
Publication of CN101630300B publication Critical patent/CN101630300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bus Control (AREA)

Abstract

本发明涉及一种利用SRAM总线扩展T卡的方法，该方法将SRAM总线的读使能信号和写使能信号通过一个与门输出，并且和SRAM总线的片选信号再通过一个或门输出后，连接在T卡的时钟信号上，将T卡的命令应答信号和T卡的数据信号都连接在SRAM总线的数据线上，从而利用SRAM的时序匹配T卡的时序，完成对T卡的相关操作。该方法还可以利用DMA控制器，完成T卡的高速操作。

Description

一种利用SRAM总线扩展T卡的方法
技术领域
本发明涉及一种扩展T卡的方法，特别涉及一种利用SRAM总线扩展T卡的方法。
背景技术
随着多媒体技术的发展，手机内部的存储空间已经无法满足实际应用的需求，采用T卡(T Flash卡)进行存储空间的扩展是一种很好的解决方案。但是当前很多的手机芯片方案当中，CPU具有SRAM的接口，却没有T卡的接口。
针对这种CPU，如何进行T卡的扩展，是一个需要解决的问题。
发明内容
为了解决上述问题，针对不包含T卡接口的CPU，本发明提供了一种利用SRAM总线扩展T卡的方法。该方法将T卡接在SRAM总线上，巧妙利用SRAM的时序匹配T卡的时序，从而完成CPU对T卡的相关操作。
该方法还可以利用DMA(Direct Memory Access)控制器，完成T卡的高速操作。
本发明中，所述SRAM总线包含读使能信号、写使能信号、片选信号和数据线，所述T卡包含时钟信号、命令应答信号和数据线，本发明所提供的方法包括以下步骤：
(1)插入T卡，将所述SRAM总线的读使能信号和写使能信号通过一个或门输出，并且和所述SRAM总线的片选信号再通过一个与门输出后，连接在所述T卡的时钟信号上，所述T卡的命令应答信号和所述T卡的数据线都连接在所述SRAM总线的数据线上；其中，当CPU向SRAM总线发送数据时，所述片选信号为低电平，所述T卡的时钟信号即为写数据使能信号；当CPU从SRAM总线读数据时，所述片选信号为低电平，所述T卡的时钟信号为读数据使能信号。
(2)从T卡读取数据：CPU通过SRAM总线向所述T卡发送一个读数据命令，并查询所述T卡的命令应答信号和数据线的状态，如果所述T卡的命令应答信号为低电平(设低电平为SRAM总线读数据时的电平状态)，CPU可以通过SRAM总线从T卡读取命令应答；如果所述T卡的数据线均为低电平，则CPU可以通过所述SRAM总线从T卡中读取数据；
(3)向T卡写入数据：CPU通过SRAM总线向所述T卡发送一个写数据命令，并查询命令应答信号的状态，如果该命令应答信号为低电平(设低电平为SRAM总线写数据时的电平状态)，那么CPU可以通过SRAM总线向所述T卡读取命令应答，该命令应答被接受后，CPU通过SRAM总线向所述T卡发送数据。
其中，(3)中可以利用DMA控制器从T卡中读取数据，(4)中可以利用DMA控制器向T卡中写入数据。
本发明将结合实施例及附图进行详细说明，以便对本发明的目的，特征及优点进行更深入的理解。
附图说明
图1是本发明的硬件框图。
图2是SRAM总线的读数据和写数据的时序图。
图3是从T卡读数据的时序图。
图4是向T卡写数据的时序图。
图中：
S：Start bit
T：Transmit Bit
P：One cycle Pull-up
E：End bit
Z：High impedance state
D：data bit
X：Don′tcare data bits
*：repeater
CRC：cyclic redundancy check bits
具体实施方式
下面结合附图和实施例对本发明的具体实施方式做进一步详细的说明，但不应以此限制本发明的保护范围。
如图1所示，SRAM总线的读使能信号RE和写使能信号WE通过一个或门OR输出，并且和所述SRAM总线的片选信号CS再通过一个与门AND输出后，连接在T Flash卡(T卡)的时钟信号CLK上，SRAM总线的数据线的第4位D4连接T卡的命令应答信号CMD，SRAM总线的数据线的低4位D[3..0]连接T卡的数据线D′[3..0]。
其中，当CPU向SRAM总线发送数据时，所述片选信号CS为低电平，所述T卡的时钟信号CLK即为写数据使能信号；当CPU从SRAM总线读数据时，所述片选信号CS为低电平，所述T卡的时钟信号CLK即为读数据使能信号。
图2是SRAM总线的读数据和写数据的时序图。如图2所示，SRAM控制器每次向总线写数据时，SRAM总线的写使能信号WE有一个低脉冲，数据总线输出相应的数据；SRAM控制器每次从总线读数据时，SRAM总线的读使能信号RE有一个低脉冲，数据总线输出相应的数据。
图3是从T卡读数据的时序图。如图3所示，T卡的控制器先向T卡发送一个读数据命令，然后T卡的控制器查询命令应答信号CMD和数据线D′[3..0]的状态。如果该命令应答信号CMD为低电平，T卡控制器可以从T卡读取命令应答；如果T卡的数据线D′[3..0]为低电平，T卡的控制器可以从T卡中读取数据。
图4是向T卡写数据的时序图。如图4所示，T卡的控制器先向T卡发送一个写数据命令，然后T卡的控制器查询命令应答信号CMD的状态。如果命令应答信号CMD为低电平，那么T卡的控制器可以从T卡中读取命令应答。T卡的控制器接受应答之后，T卡的控制器开始向T卡发送数据。
下面进以具体的T卡为例来进一步说明。
对于T卡的操作包括：T卡的初始化和T卡数据块的读写。其中T卡的初始化包含T卡的控制器向T卡发送一组初始化命令，并且从T卡接收相关的命令应答信号CMD。综上T卡的操作可以归纳为：(1)向T卡发送命令；(2)从T卡接收应答；(3)向T卡发送数据；(4)从T卡读取数据。所述操作的具体实现如下：
(1)向T卡发送命令：通常情况下，一组命令包含6个字节。根据图1所示，该6字节命令以48bit位通过D4这根数据线发送出去，发送命令的过程中，SRAM总线的数据线的低4位D[3..0]应该保持高电平。综上所述，每次向T卡发送命令，手机软件应该向SRAM总线写36字节的数据，每个数据的第5位为T卡命令数据，每个数据的低4位都是高电平。
(2)T卡接收命令应答：向T卡发送命令数据之后，T卡的控制器需要从T卡接收应答数据。根据图1和图3所示，查询D4这根数据线的状态，如果该数据线为低电平，表示可以从T卡接收应答数据。通常情况下，T卡的应答数据为6个字节或者17个字节。综上所述，手机软件读取SRAM总线，并且判断D4是否为0，如果D4为0，手机软件根据应答的类型从SRAM总线读取36个字节的数据。
(3)从T卡读数据：根据图3所示，向T卡发送读取数据命令之后，由于数据的起始位为0，根据图1所示，手机软件应该查询SRAM总线的数据线的低4位D[3..0]是否为0来判断数据是否到来。如果数据查到SRAM总线的数据线的低4位D[3..0]为低电平，手机软件可以读取SRAM总线控制器的缓存，并且取其中的低4位作为有效数据。
(4)利用DMA(DirectMemoryAccess，直接内存存取)从T卡读取数据：根据步骤(3)所述，检测到数据的起始位之后，手机软件应该读取SRAM总线从而获取T卡的数据。也可以以DMA的方式读取T卡的数据，设置DMA控制器的数据源为SRAM总线，然后设置DMA的数据宽度为8bit，设置DMA的数据长度为n，这样DMA完成之后，可以得到n／2个字节的有效数据，而且此过程不占用CPU的资源。
(5)向T卡写数据：依据图4所示，向T卡发送写数据命令并且等待该条命令的应答。整个命令发送过程完成之后，可以向T卡发送数据，在数据发送结束的时候发送数据的冗余校验CRC。依据图1所示，手机软件通过SRAM总线的数据线的第4位D4向T卡发送写数据命令和接受应答，然后再通过SRAM总线的数据线的低4位D[3..0]向T卡发送数据。
(6)利用DMA向T卡写数据：根据(4)和(5)所述，以DMA的方式向T卡写数据，设置DMA控制器的数据目的地址为SRAM总线，设置DMA的数据长度为n。DAM传输之前，通过软件算法将发送的数据以4bit的数据宽度进行拆分。这样DMA完成之后，T卡可以得到n／2个字节的有效数据，此过程不占用CPU的资源。
以上所述仅为本发明的较佳实施例而已，并非用来限定本发明的实施范围。即凡依本发明申请专利范围的内容所作的等效变化与修饰，都应为本发明的技术范畴。

Claims (7)

1.一种利用SRAM总线扩展T卡的方法，其中，所述SRAM总线包含读使能信号、写使能信号、片选信号和数据线，所述T卡包含时钟信号、命令应答信号和数据线，该方法包括如下步骤：
(1)插入T卡，将所述SRAM总线的读使能信号和写使能信号通过一个或门输出，并且和所述SRAM总线的片选信号再通过一个与门输出后，连接在所述T卡的时钟信号上，所述T卡的命令应答信号和所述的T卡的数据线都连接在所述SRAM总线的数据线上；
(2)从T卡读取数据：CPU通过SRAM总线向所述T卡发送一个读数据命令，并查询所述T卡的命令应答信号和数据线的状态，如果所述T卡的命令应答信号为低电平，设低电平为SRAM总线读数据时的电平状态，CPU可以通过SRAM总线从所述T卡读取命令应答；如果所述T卡的数据线为低电平，则CPU可以通过所述SRAM总线从所述T卡中读取数据；
(3)向T卡写入数据：CPU通过SRAM总线向所述T卡发送一个写数据命令，并查询所述T卡的命令应答信号的状态，如果该命令应答信号为低电平，设低电平为SRAM总线写数据时的电平状态，那么CPU可以通过SRAM总线向所述T卡读取命令应答，该命令应答被接受后，CPU通过SRAM总线向所述T卡发送数据。
2.根据权利要求1所述的方法，其特征在于，步骤(1)中所述的SRAM总线的数据线的第四位连接在所述T卡的时钟信号上。
3.根据权利要求1或2所述的方法，其特征在于，步骤(1)中所述的SRAM总线的数据线的低4位连接在所述T卡的数据线上。
4.根据权利要求1所述的方法，其特征在于，所述步骤(2)可以利用DMA控制器从所述T卡中读取数据。
5.根据权利要求1所述的方法，其特征在于，所述步骤(3)可以利用DMA控制器向所述T卡中写入数据。
6.根据权利要求3所述的方法，其特征在于，所述步骤(2)可以利用DMA控制器从所述T卡中读取数据。
7.根据权利要求6所述的方法，其特征在于，所述步骤(3)可以利用DMA控制器向所述T卡中写入数据。
CN200910051433.9A 2009-05-18 2009-05-18 一种利用sram总线扩展t卡的方法 Active CN101630300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910051433.9A CN101630300B (zh) 2009-05-18 2009-05-18 一种利用sram总线扩展t卡的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910051433.9A CN101630300B (zh) 2009-05-18 2009-05-18 一种利用sram总线扩展t卡的方法

Publications (2)

Publication Number Publication Date
CN101630300A CN101630300A (zh) 2010-01-20
CN101630300B true CN101630300B (zh) 2014-09-10

Family

ID=41575414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910051433.9A Active CN101630300B (zh) 2009-05-18 2009-05-18 一种利用sram总线扩展t卡的方法

Country Status (1)

Country Link
CN (1) CN101630300B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937424A (en) * 1996-09-20 1999-08-10 Intel Corporation Method and apparatus for suspending the writing of a nonvolatile semiconductor memory with program suspend command
WO1999048004A1 (en) * 1998-03-16 1999-09-23 Actel Corporation Sram bus architecture and interconnect to an fpga
CN1399739A (zh) * 1999-08-31 2003-02-26 英特尔公司 并行处理器结构的sram控制器
CN101086727A (zh) * 2007-07-13 2007-12-12 上海大学 一种用于图像处理器的pci适配器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937424A (en) * 1996-09-20 1999-08-10 Intel Corporation Method and apparatus for suspending the writing of a nonvolatile semiconductor memory with program suspend command
WO1999048004A1 (en) * 1998-03-16 1999-09-23 Actel Corporation Sram bus architecture and interconnect to an fpga
CN1399739A (zh) * 1999-08-31 2003-02-26 英特尔公司 并行处理器结构的sram控制器
CN101086727A (zh) * 2007-07-13 2007-12-12 上海大学 一种用于图像处理器的pci适配器

Also Published As

Publication number Publication date
CN101630300A (zh) 2010-01-20

Similar Documents

Publication Publication Date Title
CN105335326A (zh) 一种基于fpga的pcie转sata接口阵列的装置
JPH1153169A (ja) 低電力で相互接続の簡単なマイクロプロセッサ及びメモリー・インターフェース
CN113791994B (zh) 一种基于AXI协议wrap访问的DDR控制器及处理方法
KR20160018987A (ko) 인터페이스 회로 및 그것의 패킷 전송 방법
US20210081118A1 (en) Memory addressing methods and associated controller, memory device and host
CN104461750A (zh) 一种NAND flash的访问方法和装置
CN106201973B (zh) 一种单线串行通信接口的方法与系统
CN103488600A (zh) 通用从机同步串行接口电路
CN106649158B (zh) 通过i2c接口读写内部寄存器堆的装置及方法
CN104702860A (zh) 基于fpga的视频图像切换系统
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN102053937A (zh) 在lpc总线中调用spi接口的闪存的方法及系统
CN101261611A (zh) 一种外围设备间的数据传输装置和传输方法
CN101630300B (zh) 一种利用sram总线扩展t卡的方法
CN110209358B (zh) 一种基于FPGA的NVMe设备存储速度提升方法
CN101576866B (zh) 一种利用NandFlash总线扩展T卡的方法
CN103365815A (zh) 支持sd模式下ip实现的sd存储卡接口
CN102520878B (zh) 访问智能sd卡的方法及系统
CN110633225A (zh) 实体存储对照表产生装置及方法
CN115312094A (zh) Sram控制系统、方法、fpga芯片及电子设备
CN112395218B (zh) 具有DDR高传输介面的SPI-NAND Flash存储芯片及操作方法
CN105739919A (zh) 资料存取系统及方法
CN101616149B (zh) 信息处理方法及装置、信息传输系统
CN114385544A (zh) Uart芯片及fpga芯片
CN101685319A (zh) 一种实时时钟电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant