CN101573970B - 视频块存储器读取请求转换和标记 - Google Patents

视频块存储器读取请求转换和标记 Download PDF

Info

Publication number
CN101573970B
CN101573970B CN2007800487612A CN200780048761A CN101573970B CN 101573970 B CN101573970 B CN 101573970B CN 2007800487612 A CN2007800487612 A CN 2007800487612A CN 200780048761 A CN200780048761 A CN 200780048761A CN 101573970 B CN101573970 B CN 101573970B
Authority
CN
China
Prior art keywords
access
memory
mark
linear byte
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800487612A
Other languages
English (en)
Other versions
CN101573970A (zh
Inventor
S·J·涂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101573970A publication Critical patent/CN101573970A/zh
Application granted granted Critical
Publication of CN101573970B publication Critical patent/CN101573970B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

根据某些实施例，可从处理单元接收视频块存储器读取请求。例如，编解码器可请求从存储器单元存取像素信息的宏块。视频块存储器读取请求然后可被转换成多个存储器存取请求。

Description

视频块存储器读取请求转换和标记
背景
媒体播放器可将运动图像输出到显示设备。例如，媒体播放器可检索本地存储的图像信息或从媒体服务器接收图像信息流(例如，内容提供商可通过电缆或卫星网络将包括高清晰度图像帧的流发送到电视、机顶盒或数字视频录像机)。在某些情形中，编码图像信息以减少用于表示图像的数据量。例如，图像可被分成诸如宏块之类的较小图像部分，使得关于一个图像部分编码的信息不需要关于另一个图像部分重复(例如，因为毗邻的图像部分可能频繁地具有类似的颜色和亮度特性)。
结果，媒体播放器可在经由显示设备呈现图像信息之前对经编码的图像信息进行解码。在这一过程中，媒体播放器中的视频处理系统可能需要存取存储在存储单元中的信息(例如，检索与特定宏块相关联的信息)。因此提高与这些类型的存储器存取相关联的带宽和/或处理可提高媒体播放器的性能。
附图简述
图1是媒体系统的框图。
图2示出显示器。
图3是根据某些实施例的装置的框图。
图4示出根据某些实施例的存储器存储排列。
图5是示出根据某些实施例的方法的流程图。
图6是示出根据某些实施例的方法的流程图。
图7是根据某些实施例的系统的框图。
详细描述
媒体播放器或类似的设备可接收图像信息，解码该信息并向显示设备输出信号。例如，数字视频录像机(DVR)可检索本地存储的图像信息，或者机顶盒可从远程设备接收图像信息流(例如，内容提供商可通过电缆或卫星网络将包括高清晰度图像帧的流发送到机顶盒)。图1是包括媒体服务器110的媒体系统100的框图，该媒体服务器110通过通信网络130将图像信息提供给远程媒体播放器120。
编码器114可在数据作为图像信息流由发射机116发射之前减少用于表示图像内容112的数据量。正如本文中使用的，可根据多种不同协议中的任一种编码和/或解码信息。例如，可结合题为“Advanced Video Coding for GenericAudiovisual Services(用于一般视听服务的高级视频编码)”的国际电信联盟-电信标准化部门(ITU-T)推荐H.264(2004)或者题为“Advanced VideoCoding(高级视频编码)(第10部分)”的国际标准化组织(ISO)/国际工程协会(IEC)运动图像专家组(MPEG)标准(2004)，处理图像信息。作为其它示例，可根据题为“MPEG-4 Information Technology-Coding of Audio-VisualObjects(MPEG-4信息技术-视听对象的编码)”(2001)的ISO/IEC文献No.14496或由题为“Information Technology-Generic Coding of Moving Pictures andAssociated Audio Information(信息技术-运动图像和相关联的音频信息的一般编码)”(2000)的ISO/IEC文献No.13818-1定义的MPEG2协议，处理图像信息。
媒体播放器120可在经由显示设备呈现图像信息之前对经编码的图像信息进行解码。例如，媒体播放器120可包括一个或多个视频处理系统140，其存取存储在存储器单元150中的信息以对经编码的图像信息进行解码。媒体播放器120然后可经由显示设备呈现经解码的图像信息。存储器单元150中的部分或全部图像信息可与诸如图2所示的显示器200相关联。显示器200可包括构成图像的多行(r1、r2...)像素210。此外，根据某些协议，像素210的子集可包括图像块(例如，图2中的交叉线像素210所示的像素210的4乘4宏块220)。
注意，视频处理系统140可能需要与存储器单元150交换信息。此外，提高这些存储器存取的效率可提高性能和/或降低媒体播放器120的制造成本。
图3是根据某些实施例的装置300的框图。装置300可与例如媒体播放器、电视机、个人计算机(PC)、无线设备(例如，家庭媒体服务器)、游戏设备、DVR和/或机顶盒相关联。装置300包括视频处理片上系统(SOC)340，它与动态随机存取存储器(DRAM)单元350交换图像信息。视频处理SOC 340包括多个处理单元342，其可包括例如使用算法解码图像信息流的编解码器。
当处理单元342需要从DRAM单元350存取信息时，可通过一级或多级仲裁引擎344处理存储器存取请求。仲裁引擎344可以例如与总线或其它数据聚集路径相关联，且可以协调来自若干处理单元342的存储器通信量。仲裁引擎344然后可以针对DRAM单元350中要经由一个或多个存储器控制器端口346存取的信息安排。
注意，处理单元342可能需要从DRAM单元250存取与诸如图2所示的4乘4宏块220之类的图像块相关联的图像信息。同样注意，可按多种不同方式存储图像信息DRAM单元250。参照图2，关于每个像素210的信息可被存储在DRAM单元250中的连续地址中。即，与第一行r1相关联的信息(以最左侧像素210开始且以最右侧像素210结束)可被存储在DRAM单元250中，其后是与第二行r2相关联的信息(再次以最左侧像素210开始且以最右侧像素210结束)。
图4示出根据某些实施例的DRAM单元450中的存储器存储排列。在第一排列452中，信息被存储在由行页中存储的列表示的一系列位置中。交叉线位置表示与所请求的宏块220相关联的那些信息。注意，在第一排列452中，感兴趣的位置不是连续的(即，存取包括交叉线位置的相连位置块必须包括存取与宏块220不相关的位置)。类似地，在第二排列454中，感兴趣的位置与不同的行页相关联。结果，需要打开第一行页，需要存取感兴趣的第一位置，然后需要关闭第一行页。然后需要在存取感兴趣的第二位置之前打开第二行页。这种方法也许是存取DRAM单元450中的信息的低效率方式。
根据某些实施例，图3的视频处理SOC 340可包括转换器，以响应于来自处理单元342的图像块存储器请求生成多个线性字节存取。例如，对存取与图2的宏块220相关联的存储器位置的请求可被转换成一个序列的四个线性字节存取(每行像素210一个)。例如，转换器可与仲裁和/或存储器控制路径逻辑相关联。
此外，视频处理SOC 340可包括标记单元以便于线性字节存取相互关联。例如，标记可与每个线性字节存取相关联，使得在随后的数据流路径中，可将标记用于仲裁和存储器控制路径逻辑以识别该序列及对一个或多个DRAM通道的潜在影响。例如，可在关闭页行并给予另一个存储事务之前安排对DRAM页的多个列存取。通过以此方式编组相关联的存储器存取，可减少不必要的页打开/关闭开销，以提高通道利用率和/或增加装置300的有效带宽。
图5是示出根据某些实施例的方法的流程图。该方法利用可由图3的装置300执行。本文所述的流程图不一定表示动作的固定顺序，且实施例可按可实施的任何顺序来执行。注意，本文描述的任何方法可由硬件、软件(包括微码)固件或这些途径的任意组合来实施。例如，存储介质可在其上存储指令，这些指令在被机器执行时导致根据本文所述的任意实施例的执行。
在502，从处理单元接收视频块存储器存取请求。例如，可从编解码器接收与宏块相关联的请求。在504，视频块存储器存取请求被转换成多个存储器存取请求。例如，多个所生成的存储器存取请求可表示线性字节存取序列。此外，当视频块与多个像素行相关联时，每个线性字节存取可与不同的像素行相关联。
在506，多个所生成的存储器存取请求中的每一个可被标记以使存储器存取请求相互关联。例如，标记可向存储器结构的其余部分传达与请求相关联的存储器通信量的起源和/或类型。由此，可改进通过存储器结构对请求的后续处理。
例如，图6是示出根据某些实施例的方法的流程图。在602，接收线性字节存储器存取请求。如果在604线性字节存储器存取请求与标记无关，则在608正常地就其它存储器通信量仲裁该请求。然而，如果在604线性字节存储器存取请求与标记相关联，则在606可根据标记(例如连同与图像信息的同一视频块相关联的其它存储器存取请求)仲裁该请求。例如，当视频块与多个像素行相关联时，每个所标记的存储器存取请求与不同的像素行相关联，这种仲裁可包括打开动态随机存取存储器页，根据所标记的存储器存取请求中的一个存取存储器页，以及由于标记中的至少一个在关闭存储器页之前再次根据另一个被类似标记的存储器存取请求存取存储器页。
图7是根据某些实施例的系统700的框图。系统700可与例如数字显示设备、诸如高清晰度电视(HDTV)单元之类的电视、DVR、游戏控制台、PC或膝上型计算机、无线设备和/或机顶盒(例如电缆或卫星解码器)相关联。系统700可根据本文所述的实施例中的任一个操作。例如，系统700可包括具有编解码器的视频处理器740，其(i)从DRAM单元750请求与图像宏块相关联的信息并(ii)生成图像信息。视频处理器740还可包括：转换器，用以响应于来自编解码器的请求生成多个线性字节存取；和/或标记单元，用以便于线性字节存取相互关联。根据某些实施例，系统700生成经由数字输出760提供给显示设备的信息。
以下示出各种附加实施例。这些不会构成所有可能的实施例的定义，且本领域的技术人员将理解很多其它实施例也是可能的。此外，尽管为了清楚起见简要地描述了以下的实施例，但本领域技术人员将理解如何根据需要对以上描述作出任何改变，以适应这些和其它实施例及应用。
例如，尽管特定图像处理协议和网络在本文中用作示例(例如，MPEG和H.264)，但各实施例可结合任何其它类型的图像处理协议或网络使用，诸如数字电视地面广播(DTTB)和社区接入电视(CATV)系统。
此外，尽管DRAM单元在本文中用作示例，但注意各实施例可与任何其它类型的存储器单元相关联，包括同步DRAM(SFRAM)和双数据率(DDR)SDRAM单元。类似地，尽管已经参照媒体播放器和/或解码器描述了某些实施例，但各实施例可与任何类型的图像处理系统相关联，包括媒体服务器和/或编码器。
本文所述的若干实施例仅仅是出于说明的目的。本领域的技术人员将从本说明认识到可利用仅由权利要求书限制的修改和变化来实施其它实施例。

Claims (15)

1.一种用于存储器存取的方法，包括：
从处理单元接收视频块存储器存取请求；以及
将所述视频块存储器存取请求转换成多个存储器存取请求；
用标记来标记所述多个所生成的存储器存取请求中的每一个以使所述存储器存取请求相互关联，其中所述标记传达与所述存储器存取请求相关联的存储器通信量的起源和类型；
接收所述多个所生成的存储器存取请求；
确定所述多个所生成的存储器存取请求被标记；
根据所述标记、连同其它关联存储器存取请求一起，仲裁所述多个所生成的存储器存取请求；
所述视频块与多个像素行相关联，且多个所生成的存储器存取请求中的每一个与不同的像素行相关联，且所述仲裁包括：
打开动态随机存取存储器页，
根据所生成的多个存储器存取请求之一存取所述存储器页，以及
由于所述标记中的至少一个，在关闭所述存储器页之前根据所生成的多个存储器存取请求中的另一个再次存取所述存储器页。
2.如权利要求1所述的方法，其特征在于，所述多个所生成的存储器存取请求包括线性字节存取序列。
3.如权利要求2所述的方法，其特征在于，所述视频块与多个像素行相关联，且所述线性字节存取序列中的每个线性字节存取可与不同的像素行相关联。
4.如权利要求1所述的方法，其特征在于，所述视频块与以下中的至少一个相关联：（i）H.264信息、（ii）运动图像专家组2信息或（iii）运动图像专家组4信息。
5.如权利要求1所述的方法，其特征在于，所述处理单元与以下的至少一个相关联：（i）数字显示设备、（ii）电视、（iii）数字视频录像机、（iv）游戏设备、（v）个人计算机、（vi）无线设备或（vii）机顶盒。
6.一种用于存储器存取的装置，包括
从存储器单元请求与图像宏块相关联的信息的处理单元；以及
响应于来自所述处理单元的请求生成多个线性字节存取的转换器；
标记单元，用标记来标记所述多个线性字节存取中的每一个以使所述线性字节存取相互关联，其中所述标记传达与所述线性字节存取相关联的存储器通信量的起源和类型；
一级或多级仲裁引擎，接收所述多个线性字节存取，确定所述线性字节存取被标记，并且根据所述标记、连同其它关联线性字节存取一起，仲裁所生成的多个线性字节存取；
所述图像宏块与多个像素行相关联，且所生成的多个线性字节存取中的每一个与不同的像素行相关联，且所述一级或多级仲裁引擎打开动态随机存取存储器页，根据所生成的多个线性字节存取之一存取所述存储器页，以及由于所述标记中的至少一个，在关闭所述存储器页之前根据所生成的多个线性字节存取中的另一个再次存取所述存储器页。
7.如权利要求6所述的装置，其特征在于，所述处理单元和转换器是视频处理片上系统的一部分。
8.如权利要求6所述的装置，其特征在于，所述处理单元与编解码器相关联。
9.如权利要求6所述的装置，其特征在于，所述转换器与仲裁和存储器控制路径逻辑相关联。
10.如权利要求6所述的装置，其特征在于，所述存储器单元是动态随机存取存储器单元。
11.如权利要求6所述的装置，其特征在于，还包括至少一个仲裁单元和至少存储器控制器端口。
12.一种用于存储器存取的设备，包括：
用于从处理单元接收视频块存储器存取请求的装置，以及
用于将所述视频块存储器存取请求转换成多个存储器存取请求的装置；
用于用标记来标记所述多个所生成的存储器存取请求中的每一个以使所述存储器存取请求相互关联的装置，其中所述标记传达与所述存储器存取请求相关联的存储器通信量的起源和类型；
用于接收所述多个所生成的存储器存取请求的装置；
用于确定所述多个所生成的存储器存取请求被标记的装置；
用于根据所述标记、连同其它关联存储器存取请求一起，仲裁所述多个所生成的存储器存取请求的装置；
所述视频块与多个像素行相关联，且多个所生成的存储器存取请求中的每一个与不同的像素行相关联，且所述用于仲裁的装置包括：
用于打开动态随机存取存储器页的装置，
用于根据所生成的多个存储器存取请求之一存取所述存储器页的装置，以及
用于由于所述标记中的至少一个，在关闭所述存储器页之前根据所生成的多个存储器存取请求中的另一个再次存取所述存储器页的装置。
13.如权利要求12所述的设备，其特征在于，所述存储器存取请求包括线性字节存取序列。
14.一种用于存储器存取的系统，包括：
编解码器，用于（i）从存储器单元请求与图像宏块相关联的信息和（ii）生成图像信息；
响应于来自所述编解码器的请求生成多个线性字节存取的转换器；
标记单元，用标记来标记所述多个线性字节存取中的每一个以使所述线性字节存取相互关联，其中所述标记传达与所述线性字节存取相关联的存储器通信量的起源和类型；
一级或多级仲裁引擎，接收所述多个线性字节存取，确定所述多个线性字节存取被标记，并且根据所述标记、连同其它关联线性字节存取一起，仲裁所生成的多个线性字节存取，其中所述图像宏块与多个像素行相关联，且所生成的多个线性字节存取中的每一个与不同的像素行相关联，且所述一级或多级仲裁引擎打开动态随机存取存储器页，根据所生成的多个线性字节存取之一存取所述存储器页，以及由于所述标记中的至少一个，在关闭所述存储器页之前根据所生成的多个线性字节存取中的另一个再次存取所述存储器页；以及
数字输出，用于向数字显示设备提供与所述图像信息相关联的数字信号。
15.如权利要求14所述的系统，其特征在于，所述系统与以下中的至少一个相关联：（i）数字显示设备、（ii）电视、（iii）数字视频录像机、（iv）游戏设备、（v）个人计算机、（vi）无线设备或（vii）机顶盒。
CN2007800487612A 2006-12-29 2007-12-14 视频块存储器读取请求转换和标记 Expired - Fee Related CN101573970B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/648,715 US8265169B2 (en) 2006-12-29 2006-12-29 Video block memory read request translation and tagging
US11/648,715 2006-12-29
PCT/US2007/087678 WO2008082925A1 (en) 2006-12-29 2007-12-14 Video block memory read request translation and tagging

Publications (2)

Publication Number Publication Date
CN101573970A CN101573970A (zh) 2009-11-04
CN101573970B true CN101573970B (zh) 2013-05-08

Family

ID=39583962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800487612A Expired - Fee Related CN101573970B (zh) 2006-12-29 2007-12-14 视频块存储器读取请求转换和标记

Country Status (5)

Country Link
US (1) US8265169B2 (zh)
EP (1) EP2103118A4 (zh)
CN (1) CN101573970B (zh)
TW (1) TWI376640B (zh)
WO (1) WO2008082925A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840440B2 (ja) * 2008-12-24 2011-12-21 ソニー株式会社 画像処理装置およびその方法、並びにプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388841A (en) 1992-01-30 1995-02-14 A/N Inc. External memory system having programmable graphics processor for use in a video game system or the like
US5889949A (en) * 1996-10-11 1999-03-30 C-Cube Microsystems Processing system with memory arbitrating between memory access requests in a set top box
US5987574A (en) 1997-04-30 1999-11-16 Sony Corporation Bank arbitration for SDRAM memory control
US6750909B1 (en) 1999-03-26 2004-06-15 Texas Instruments Incorporated Image buffer between burst memory and data processor with multiple access modes set by the data processor
US6564304B1 (en) 2000-09-01 2003-05-13 Ati Technologies Inc. Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching
ATE491307T1 (de) * 2001-01-12 2010-12-15 Nxp Bv Einheit und verfahren zur speicheradressenübersetzung und bildverarbeitungsvorrichtung mit einer solchen einheit
US7159048B2 (en) * 2001-12-10 2007-01-02 Emulex Design & Manufacturing Corporation Direct memory access (DMA) transfer buffer processor
JP3840966B2 (ja) 2001-12-12 2006-11-01 ソニー株式会社 画像処理装置およびその方法
US7149857B2 (en) 2002-05-14 2006-12-12 Micron Technology, Inc. Out of order DRAM sequencer
US20040085463A1 (en) * 2002-11-06 2004-05-06 Manish Sharma Imaging system with non-volatile memory
US7492368B1 (en) * 2006-01-24 2009-02-17 Nvidia Corporation Apparatus, system, and method for coalescing parallel memory requests

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-178294A 2003.06.27

Also Published As

Publication number Publication date
TW200834462A (en) 2008-08-16
EP2103118A1 (en) 2009-09-23
WO2008082925A1 (en) 2008-07-10
US8265169B2 (en) 2012-09-11
US20080159405A1 (en) 2008-07-03
EP2103118A4 (en) 2010-02-03
TWI376640B (en) 2012-11-11
CN101573970A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
US8811494B2 (en) Local macroblock information buffer
TW245871B (en) Method and apparatus for efficient addressing of dram in a video decompression processor
CN110460858B (zh) 信息处理装置和方法
TW315570B (zh)
CN110868625A (zh) 一种视频播放方法、装置、电子设备及存储介质
KR100513056B1 (ko) 영상 컨텐츠의 적응 변환 장치 및 그 방법
CN101031052B (zh) 图像在存储器中的地址映射方法
EP1832121A1 (en) Image decoder with context-based parameter buffer
US20080158601A1 (en) Image memory tiling
CN101453640A (zh) 一种软硬件联合解码的avs视频解码器
US9210422B1 (en) Method and system for staggered parallelized video decoding
CN101138246A (zh) 视频流数据的缓冲
CN101350796A (zh) 一种实现提供和获得互联网定制服务的方法和系统
CN101573970B (zh) 视频块存储器读取请求转换和标记
US7864864B2 (en) Context buffer address determination using a plurality of modular indexes
US8180195B2 (en) Memory structures and methods for video codec
US20130127887A1 (en) Method for storing interpolation data
US8335256B2 (en) Motion compensation in video coding
US20030123555A1 (en) Video decoding system and memory interface apparatus
US7423652B2 (en) Apparatus and method for digital video decoding
US20220141469A1 (en) Method and apparatus for constructing motion information list in video encoding and decoding and device
US6614437B1 (en) Apparatus and method for efficient memory utilization in an electronic system
CN118283298A (zh) 视频传输方法、处理方法、装置、设备、介质和程序产品
KR20140077754A (ko) 대용량 비디오 데이터의 병렬 처리 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130508

Termination date: 20181214

CF01 Termination of patent right due to non-payment of annual fee