CN101572548B - 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路 - Google Patents

具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路 Download PDF

Info

Publication number
CN101572548B
CN101572548B CN2009100436467A CN200910043646A CN101572548B CN 101572548 B CN101572548 B CN 101572548B CN 2009100436467 A CN2009100436467 A CN 2009100436467A CN 200910043646 A CN200910043646 A CN 200910043646A CN 101572548 B CN101572548 B CN 101572548B
Authority
CN
China
Prior art keywords
pipe
nmos
pmos
pmos pipe
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100436467A
Other languages
English (en)
Other versions
CN101572548A (zh
Inventor
李少青
蒋仁杰
陈怒兴
赵振宇
马卓
郭阳
张民选
陈吉华
徐炜遐
黄冲
郭斌
白创
刘梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN2009100436467A priority Critical patent/CN101572548B/zh
Publication of CN101572548A publication Critical patent/CN101572548A/zh
Application granted granted Critical
Publication of CN101572548B publication Critical patent/CN101572548B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种应用于高速压控振荡器(VCO)的具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路。本延迟单元通过对PMOS和NMOS管同时控制，实现了控制电压在轨到轨电压范围内都可以对VCO的频率进行线性调节，从而增加了压控振荡器(VCO)的线性调节范围，同时提高了VCO的可靠性，不需要启动电路。通过采用单元内的正反馈和压控振荡器(VCO)环内加速技术，提高了压控振荡器(VCO)的频率，同时也增加了压控振荡器(VCO)的频率范围。

Description

具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路
技术领域
本发明主要涉及到锁相环及时钟数据恢复电路中的压控振荡器领域，特指一种应用于高速压控振荡器的差分延迟单元电路。
背景技术
压控振荡器(Voltage-Controlled-Oscillator，VCO)是锁相环及时钟数据恢复电路中的关键模块之一。在集成电路中，使用最多的振荡器结构为RC环行振荡器和LC调谐振荡器。
LC调谐振荡器的抖动性能很好，但是由于片上集成电感的难度很大，需要工艺的支持；而环行振荡器由于结构简单，易于集成，所以广泛应用于频率综合器、时钟发生器和数据时钟恢复电路中。
环行振荡器的结构也分单端和差分两种结构，分别如图1和图2所示。环行振荡器的反相次数必须是奇数，这样电路才不会锁定，所以单端环行振荡器的级数必须为奇数。而差分结构的环行振荡器的级数可以是偶数。当差分结构的环行振荡器的级数为偶数时，只需要保证其中结成反相的级数为奇数即可。
差分电路延迟单元因为其内在的差分结构，使其具有较好的抗噪声能力。但是每级差分放大器只能产生不超过90°的相移，因此三级及以上差分延迟环可以产生振荡。随着级数的增加，面积和功耗会相应增加。同时，级数越多，环路的抗噪声能力越弱。因此，三到五级的延迟环可以达到较高的性能。本发明中的环形振荡器采用四级延迟环实现，结构如图2所示。该结构的压控振荡器(VCO)能产生多相等间隔时钟。
用于压控振荡器(VCO)的传统的基本差分延迟单元如图4所示，其结构是一个带对称负载的差分反相器，M1管和M2管为两个对称的差分输入管，为了平衡功耗，M1和M2管的尺寸完全相同。它们的栅极分别接输入IN+和IN-。而IN+和IN-分别接前一级差分单元的输出OUT-和OUT+，这样形成环形结构。该结构的差分延迟单元有一个尾电流源，由M7管组成，其栅极接一个偏置电压Vb。为了保证差分对管M1和M2是完全可切换的，我们必须保证尾电流管M7始终工作在饱和状态，即Vb-Vp＜VTH。VTH为M7管的阈值电压。因此，必须为尾电流源提供一个精确的偏置电压Vb。此外，随着工艺的进步，电源电压不断降低，例如在0.13μm工艺下，电源电压只有1.2V，尾电流源消耗的电压裕度使得整个电路的性能下降非常明显。
为了改进传统差分延迟单元的缺点，同时降低其干扰噪声，人们开始采用不带尾电流源的差分延迟单元，如图5所示。为了得到具有低抖动特性的压控振荡器(VCO)输出，压控振荡器(VCO)的延迟单元应具有低敏感度和高抗噪声的能力。同时为了提高压控振荡器(VCO)的线性度，应使其负载管具有较好的I-V特性曲线。而如图5所示的延迟单元使用MOS管M3和M4作负载管，一方面对控制电压的敏感度太高；另一方面，其I-V特性曲线也不能满足要求。由于MOS管固有的非线性效应，使得图4所示结构的振荡单元的I-V曲线也呈现出非线性特性，我们总是希望电流能够随电压的变化呈线性变化，从而使得频率随电压变化也呈线性变化，但单一MOS管的伏安特性曲线在很大范围内都不是线性的。那么，这种结构级连起来所构成的振荡器线性度必然很差。此外，传统的振荡器的控制管要么是PMOS管，要么是NMOS，这必然导致控制其控制电压在某一范围内对环振的频率是没有调节能力的，这对于低电源电压芯片设计来说，是一个不容忽视的缺点。
发明内容
本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明公开了一种具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路。
本发明提出的解决方案为：一种用于高速压控振荡器的差分电路延迟单元，其特征在于它包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M11、第六NMOS管M12、第一PMOS管M5、第二PMOS管M6、第三PMOS管M7、第四PMOS管M8、第五PMOS管M9和第六PMOS管M10，其中第一NMOS管M1和第二NMOS管M2组成差分对管，其栅极分别接差分输入In1+和In1-，第三NMOS管M3和第四NMOS管M4与第一PMOS管M5和第二PMOS管M6组合形成正反馈形式的交叉耦合对，第三NMOS管M3和第四NMOS管M4的源极分别接差分输出Out-和Out+，栅极都接控制电压Vcont，第一PMOS管M5的源极接电源，栅极与第四NMOS管M4的漏极相连，第二PMOS管M6的源极接电源，栅极与第三NMOS管M3的漏极相连，第三PMOS管M7和第四PMOS管M8分别接在差分输出节点OUT-、OUT+和电源电压VDD之间，电压Vcont连接第三PMOS管M7和第四PMOS管M8的栅极，第五PMOS管M9和第六PMOS管M10是加速管，它们分别对Out-和Out+进行预充电，加速Out-和Out+到达VDD，第五NMOS管M11和第六NMOS管M12是加速管，它们分别对Out-和Out+进行预放电，加速Out-和Out+到达地电位。
与现有技术相比，本发明的优点就在于：
1、提高了压控振荡器(VCO)的可靠性，不需要启动电路。很多压控振荡器(VCO)的控制电压VC与振荡频率的关系并不单调，如图8所示，此时就需要启动电路或者保护电路来保证VC处于可靠的范围内，以保证压控振荡器(VCO)可靠工作，而本发明的压控振荡器(VCO)由于具有轨到轨电压调节范围，所以不需要启动电路和保护电路，提高了压控振荡器(VCO)的可靠性。
2、提高了压控振荡器(VCO)的线性控制范围。与传统的差分延迟单元相比，本发明通过对NMOS管和PMOS管同时进行控制，从而弥补电压调节范围有限的缺点，实现控制电压在地电压到电源电压的范围内都可以对压控振荡器(VCO)的频率进行线性调节，从而增加了压控振荡器(VCO)的线性度，如图10所示。
3、提高了压控振荡器(VCO)的频率。与传统的差分延迟单元相比，本发明增加了加速管，对延迟单元进行预充电和预放电，环振采用双环结构，如图3所示，从而提高了压控振荡器(VCO)的频率。
4、增加了压控振荡器(VCO)的频率范围。与传统的差分延迟单元相比，本发明通过对PMOS管和MOS管同时进行控制，实现控制电压在低电压到电源电压范围内对压控振荡器(VCO)都具有线性调节能力，从而增加了频率调节范围。
5、节省了外围电路的开销。与传统的差分延迟单元相比，本发明由于没有尾电流源，从而不需要保证电流源稳定工作的偏置电压产生电路。
6、具有更好的工艺移植性能。与传统电路相比，本发明减少了从电源到地的MOS管层叠级数，从而减少了对电压裕度的消耗，更有利于在低电源电压下实现。
附图说明
图1是单端环行振荡器结构示意图；
图2是差分环行振荡器结构示意图；
图3是双环差分环行振荡器结构示意图；
图4是传统的差分延迟单元；
图5是传统不带尾电流源的差分延迟单元；
图6只控制PMOS管的压控振荡器(VCO)线性度
图7只控制NMOS管的压控振荡器(VCO)结构
图8只控制NMOS管的压控振荡器(VCO)线性度
图9本发明差分延迟单元的结构示意图
图10本发明的压控振荡器(VCO)线性度
具体实施方式
以下将结合附图和具体实施对本发明做进一步详细说明。
如图9所示，本发明是一种具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路，它包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M11、第六NMOS管M12、第一PMOS管M5、第二PMOS管M6、第三PMOS管M7、第四PMOS管M8、第五PMOS管M9和第六PMOS管M10，该结构没有尾电流源。其中第一NMOS管M1和第二NMOS管M2组成差分对管，其栅极分别接差分输入In1+和In1-，第三NMOS管M3和第四NMOS管M4与第一PMOS管M5和第二PMOS管M6组合形成正反馈形式的交叉耦合对，第三NMOS管M3和第四NMOS管M4的源极分别接差分输出Out-和Out+，栅极都接控制电压Vcont，第一PMOS管M5的源极接电源，栅极与第四NMOS管M4的漏极相连，第四NMOS管M4的作用是控制第一PMOS管M5的反馈力度，控制电压越高，反馈力度越强，VCO的振荡频率越低；第二PMOS管M6的源极接电源，栅极与第三NMOS管M3的漏极相连，第三NMOS管M3的作用是控制第二PMOS管M6的反馈力度，控制电压越高，反馈力度越强，VCO的振荡频率越低；第三PMOS管M7和第四PMOS管M8分别接在差分输出节点OUT-、OUT+和电源电压VDD之间，电压Vcont连接第三PMOS管M7和第四PMOS管M8的栅极，它们对VCO延迟单元的延时，控制电压越高，延迟单元的延迟时间越大，VCO振荡频率越低；第五PMOS管M9和第六PMOS管M10是加速管，如图9所示，第一NMOS管和第二NMOS管的栅极输入来自前一级的输出，而第五PMOS管M9和第六PMOS管M10栅极输入来自前一级的前一级的输出，它们分别对Out-和Out+进行预充电，加速Out-和Out+到达VDD，同样，第五NMOS管M11和第六NMOS管M12也是加速管，它们栅极输入来自前一级的前一级的输出，它们分别对Out-和Out+进行预放电，加速Out-和Out+到达地电位，从而增加了压控振荡器(VCO)的频率。如图所示，延迟单元的控制电压Vcont同时对第三PMOS管M7和第四PMOS管M8以及第三NMOS管M3和第四NMOS管M4进行控制，实现控制电压在整个电压域内都可以实现对压控振荡器(VCO)的振荡频率的线性调节，弥补了单管电压调节范围受限的缺点，同时也使得压控振荡器(VCO)振荡的范围也比传统的压控振荡器(VCO)范围更宽，应用范围更广，如图10所示。(分开连接和控制内容)

Claims (1)

1.一种应用于高速压控振荡器(VCO)的具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路，其特征在于：它包括第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M11、第六NMOS管M12、第一PMOS管M5、第二PMOS管M6、第三PMOS管M7、第四PMOS管M8、第五PMOS管M9和第六PMOS管M10，其中第一NMOS管M1和第二NMOS管M2组成差分对管，其栅极分别接差分输入In1+和In1-，其漏极分别连接差分输出Out-和Out+，其源极均接地，第三NMOS管M3和第四NMOS管M4与第一PMOS管M5和第二PMOS管M6组合形成正反馈形式的交叉耦合对，第三NMOS管M3的源极和第四NMOS管M4的源极分别连接差分输出Out-和Out+，栅极均连接控制电压Vcont，第一PMOS管M5的源极接电源，栅极与第四NMOS管M4的漏极相连，第二PMOS管M6的源极接电源，栅极与第三NMOS管M3的漏极相连，第一PMOS管M5的漏极连接差分输出Out-，第二PMOS管M6的漏极连接差分输出Out+，第三PMOS管M7的源极和第四PMOS管M8的源极均连接电源，第三PMOS管M7的漏极连接差分输出Out-，第四PMOS管M8的漏极连接差分输出Out+，控制电压Vcont连接第三PMOS管M7的栅极和第四PMOS管M8的栅极，第五PMOS管M9和第六PMOS管M10是加速管，它们分别对Out-和Out+进行预充电，加速Out-和Out+到达电源电压，第五PMOS管M9的栅极连接差分输入In2-，源极接电源，漏极连接差分输出Out-，第六PMOS管M10的栅极连接差分输入In2+，源极接电源，漏极连接差分输出Out+，第五NMOS管M11和第六NMOS管M12是加速管，它们分别对Out-和Out+进行预放电，加速Out-和Out+到达地电位，第五NMOS管M11的栅极连接差分输入In2-，源极接地，漏极连接差分输出Out-，第六NMOS管M12的栅极连接差分输入In2+，源极接地，漏极连接差分输出Out+。
CN2009100436467A 2009-06-09 2009-06-09 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路 Expired - Fee Related CN101572548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100436467A CN101572548B (zh) 2009-06-09 2009-06-09 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100436467A CN101572548B (zh) 2009-06-09 2009-06-09 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路

Publications (2)

Publication Number Publication Date
CN101572548A CN101572548A (zh) 2009-11-04
CN101572548B true CN101572548B (zh) 2011-06-22

Family

ID=41231796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100436467A Expired - Fee Related CN101572548B (zh) 2009-06-09 2009-06-09 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路

Country Status (1)

Country Link
CN (1) CN101572548B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270985B (zh) * 2010-06-07 2013-03-06 中国人民解放军国防科学技术大学 一种可配置的差分延迟单元电路
CN102064824B (zh) * 2010-11-19 2012-01-18 长沙景嘉微电子有限公司 具有轨到轨电压调节范围的高速高带宽vco延迟单元
CN103475367B (zh) * 2013-09-26 2015-12-23 昆山锐芯微电子有限公司 压控振荡器
CN104506189A (zh) * 2014-12-12 2015-04-08 苏州文芯微电子科技有限公司 一种高速锁相环环路振荡器电路
CN104821825A (zh) * 2015-05-14 2015-08-05 中国科学技术大学先进技术研究院 一种宽调谐范围环形压控振荡器
CN108055036B (zh) * 2017-10-31 2020-12-29 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102110A (zh) * 2007-07-10 2008-01-09 中国人民解放军国防科学技术大学 用于高速压控振荡器的差分电路延迟单元

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101102110A (zh) * 2007-07-10 2008-01-09 中国人民解放军国防科学技术大学 用于高速压控振荡器的差分电路延迟单元

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
激光》.2004,第15卷(第10期),全文.
陈莹梅等.一种高工作频率、低相位噪声的CMOS环形振荡器.《光电子&#8226
陈莹梅等.一种高工作频率、低相位噪声的CMOS环形振荡器.《光电子•激光》.2004,第15卷(第10期),全文. *
陈钰等.用于2.5Gbps千兆以太网发接器的时钟倍频器设计.《固体电子学研究与进展》.2003,第23卷(第3期),全文. *

Also Published As

Publication number Publication date
CN101572548A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
CN101102110B (zh) 用于高速压控振荡器的差分电路延迟单元
Jalil et al. CMOS differential ring oscillators: Review of the performance of CMOS ROs in communication systems
US8154352B2 (en) Oscillating circuit
CN101572548B (zh) 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路
US8081038B2 (en) Ring oscillator having wide frequency range
Sheu et al. A 1-V 4-GHz wide tuning range voltage-controlled ring oscillator in 0.18 μm CMOS
CN208797912U (zh) 一种低相位噪声宽带环型振荡器
CN103516333B (zh) 振荡器装置
Suman et al. An improved performance ring oscillator design
CN104821825A (zh) 一种宽调谐范围环形压控振荡器
CN102064824B (zh) 具有轨到轨电压调节范围的高速高带宽vco延迟单元
WO2018010180A1 (zh) 一种振荡器
CN101572539A (zh) 一种用于高速窄带压控振荡器(vco)的偏置电压产生电路
US7595668B2 (en) High speed dynamic frequency divider
KR101208616B1 (ko) 광대역 출력 주파수를 갖는 링 발진기
CN106506001B (zh) 一种应用于pll的高性能vco电路
CN101521498A (zh) 一种压控振荡器
JP2015091084A (ja) ４相出力電圧制御発振器
CN102811055A (zh) 恒定振幅压控环形振荡器的偏置电路
Kackar et al. Design of improved performance differential voltage controlled ring oscillator
CN110830007B (zh) 一种低相位噪声宽带环型振荡器
CN102270985B (zh) 一种可配置的差分延迟单元电路
US7843276B2 (en) Oscillator
Dinesh et al. Design of 32nm Phase locked loop for 5G Technology
CN203014775U (zh) 一种差分延迟单元电路及环形振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20150609

EXPY Termination of patent right or utility model