CN101567302A - 对准标记及其形成方法、半导体的对准方法 - Google Patents
对准标记及其形成方法、半导体的对准方法 Download PDFInfo
- Publication number
- CN101567302A CN101567302A CNA2008100954584A CN200810095458A CN101567302A CN 101567302 A CN101567302 A CN 101567302A CN A2008100954584 A CNA2008100954584 A CN A2008100954584A CN 200810095458 A CN200810095458 A CN 200810095458A CN 101567302 A CN101567302 A CN 101567302A
- Authority
- CN
- China
- Prior art keywords
- alignment
- mark
- dielectric layer
- metal level
- ditches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002310 reflectometry Methods 0.000 claims abstract description 17
- 230000002262 irrigation Effects 0.000 claims description 40
- 238000003973 irrigation Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 99
- 238000012940 design transfer Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供一种对准标记及其形成方法、以及半导体的对准方法。该对准标记配置于基底上。对准标记包括第一介电层和金属层。第一介电层配置于基底上，包括标记沟渠以及接触窗。金属层配置于标记沟渠与接触窗中，其中金属层的表面与第一介电层的表面齐平。由于金属层与第一介电层具有不同的反射率和折射率，因此对准光束以此作为侦测出对准标记的依据。
Description
技术领域
本发明总得涉及半导体元件及其制造工艺，更特别地，涉及一种对准标记及其形成方法、以及半导体的对准方法。
背景技术
光刻(photolithography)是制造半导体元件成败与否的关键步骤，因此在半导体工艺中，其占据举足轻重的地位。以一般制作元件的工艺为例，一个产品依其复杂性的不同，所需要的光刻、曝光步骤约在10至18次左右。为使光掩模的图案能正确的转移到晶片上，在半导体制作的过程中，在每一次执行光致抗蚀剂的曝光之前，必须做好晶片与光掩模的对准，以避免不当的图案转移而导致整个晶片报废的情况发生。
一般而言，对准晶片的方法是先在晶圆上特定的区域形成一些凹槽以定义出对准标记区。在每一次的曝光工艺中，以凹槽在晶圆表面形成的高度差作为标记特征，利用晶圆表面反射光波所形成的光程差来辨识对准标记以完成对准。所以对准标记的阶梯高度(step height)必须达到一个最小值以上，例如200埃以上，才能提供足够清楚的对准信号。
然而，随着材料层沉积次数的增加，对准标记将被晶片对准标示区上方的膜层所覆盖，使得对准标记失去其阶梯高度及轮廓特征，导致所产生的绕射现象不够明显。这将造成对准信号(Alignment Signal)微弱，或噪声比率(Noise Ratio)过大的问题，使对准感应器无法侦测到适当的对准信号以进行辨别，而导致对准失误(Misalignment)现象发生，也就是造成图案的不当转移。如此一来，半导体元件的可靠度将大幅下降，甚至导致整个晶片报废。
发明内容
本发明提供一种对准标记的形成方法，使对准标记具有不同反射率与折射率的金属层与介电层，并以此差异作为对准光束侦测对准标记的依据。
本发明提供一种对准标记，其具有反射率与折射率皆不同的金属层与介电层，以作为对准光束侦测出对准标记的依据。
本发明提供一种半导体工艺的对准方法，以具有不同反射率与折射率的金属层与介电层的对准标记来进行对准，以增加图案转移的精确度。
本发明提出一种对准标记的形成方法，首先提供基底，接着于基底上形成具有标记沟渠以及接触窗的第一介电层，然后于基底上形成金属层，其中金属层填满标记沟渠以及接触窗，而后移除标记沟渠以及接触窗以外的金属层，其中标记沟渠内的金属层的表面与第一介电层的表面齐平，且金属层与第一介电层具有不同的反射率与折射率以作为对准光束侦测出对准标记的依据。
本发明提出一种对准标记，其配置于基底上，其包括第一介电层与金属层。第一介电层配置于基底上，包括标记沟渠以及接触窗。金属层配置于标记沟渠与接触窗中，其中金属层的表面与第一介电层的表面齐平，且金属层与第一介电层具有不同的反射率与折射率以作为对准光束侦测出对准标记的依据。
本发明提出一种半导体工艺的对准方法，首先于基底上的第一介电层中形成多个对准标记以及多条导线，此步骤包括先于第一介电层中形成多个标记沟渠以及多个接触窗，接着于基底上形成金属层，金属层填满标记沟渠以及接触窗，然后移除标记沟渠以及接触窗以外的金属层，其中标记沟渠内的金属层的表面与第一介电层的表面齐平。接着于第一介电层上形成第二介电层。然后于第二介电层上形成掩模层。而后于掩模层上形成光致抗蚀剂层，以及利用对准光束侦测这些对准标记，使光掩模上的图案能正确转移到光致抗蚀剂层，其中对准光束以金属层与第一介电层的不同的反射率与折射率作为侦测的依据。
在本发明一实施例中，上述移除标记沟渠以及接触窗以外的金属层的方法包括化学机械研磨法。
在本发明一实施例中，上述标记沟渠的宽度小于0.75微米。
在本发明一实施例中，上述第一介电层的材料包括氧化硅。
在本发明一实施例中，上述金属层包括钨。
在本发明一实施例中，上述金属层的厚度大于400纳米。
在本发明一实施例中，上述掩模层的材料包括非晶碳。
本发明的对准标记具有不同反射率与折射率的金属层与介电层，故对准光束以两者的特性不同作为侦测出对准标记的依据，因而能避免已知的对准标记的特征随着堆叠于其上的材料层的层数增加而模糊化的问题，故能达到高对准精确度。此外，使用本发明的对准标记可以增加图案转移的精确度，以提升元件的可靠度。
为使本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1D是依照本发明实施例的一种具有对准标记的半导体元件的制作方法的流程剖面示意图。
图2是依照本发明实施例的一种半导体工艺的对准方法的流程示意图。
附图标记说明
100：基底
102：第一介电层
102a：表面
104：对准沟渠
106：接触窗
108：金属层
108a：表面
110：对准标记
112：导线
114：第二介电层
116：掩模层
118：光致抗蚀剂层
120：对准光束
S200～S208：步骤
具体实施方式
图1A至图1D是依照本发明实施例的一种具有对准标记的半导体元件的制作方法的流程剖面示意图。
请参照图1A，首先提供基底100，此基底100例如是硅基底。而后，于基底100上形成第一介电层102。第一介电层102的材料例如是氧化硅或其他合适的介电材料，其形成方法例如是化学气相沉积法。接着，于第一介电层102中形成标记沟渠104以及接触窗106。值得一提的是，标记沟渠104例如是形成在接近晶圆(未绘示)中切割道(未绘示)的位置。形成标记沟渠104以及接触窗106的方法例如是在第一介电层102上形成掩模层(未绘示)，而后进行光刻与蚀刻工艺以移除部分掩模层，接着以保留的掩模层为蚀刻掩模，蚀刻第一介电层102，以形成之。值得一提的是，在本实施例中，标记沟渠104的宽度小于0.75微米，也就是说，此标记沟渠104的宽度比已知的标记沟渠的宽度小。
请参照图1B，接着，于基底100上形成金属层108，以填满标记沟渠104以及接触窗106。金属层108的材料例如是钨，其形成方法例如是化学气相沉积法。值得注意的是，金属层108必须填满标记沟渠104，在本实施例中，金属层108的厚度例如是大于400纳米。接着，移除标记沟渠104以及接触窗106以外的金属层108，使得标记沟渠104内的金属层108的表面108a与第一介电层102的表面102a齐平，以分别形成对准标记110以及导线112。其中，移除标记沟渠104以及接触窗106以外的金属层108的方法例如是以第一介电层102为研磨终止层，进行化学机械研磨工艺。换句话说，标记沟渠104中的金属层108具有平整的表面108a。此外，对准标记110中的金属层108与第一介电层102具有不同的反射率和折射率，因而对准光束会以此特征作为侦测对准标记110的依据。因此，即使在后续工艺中，材料层依序堆叠在对准标记110上，对准标记110仍能保有其特征，使对准感应器(未绘示)能侦测到适当的对准信号以进行辨别。
请参照图1C，接着，于第一介电层102上形成第二介电层114。第二介电层114的材料例如是氮化硅，其形成方法例如是化学气相沉积法。当然，第二介电层114的材质也可以是其他材料，只要第二介电层114具有光可穿透性即可，此处的光指的是已知用以进行对准的对准光束。值得一提的是，虽然图中以一层第二介电层114作为代表，但根据工艺需要，第二介电层114实际上可以包括多个膜层，此外，在半导体元件中，第二介电层114可作为层间介电层或金属间介电层。
请参照图1D，然后，在第二介电层114上形成掩模层116。在本实施例中，掩模层116的材料例如是非晶碳，其形成方法例如是化学气相沉积法。值得一提的是，掩模层116为具有光可穿透性的掩模层，此处的光指的是已知用以进行对准的对准光束。而后，于掩模层116上形成光致抗蚀剂层118。光致抗蚀剂层118的材料例如是由树脂、感光剂、溶剂所构成的感光物质，其形成方法例如是旋转涂布法。接着，提供光掩模(未绘示)，利用对准光束120侦测对准标记110，以使光掩模与光致抗蚀剂层118对准，接着，对光致抗蚀剂层118进行曝光工艺及显影工艺，以将光掩模上的图案转移到光致抗蚀剂层118上。而光掩模上的图案转移到光致抗蚀剂层118之后的后续半导体工艺为本发明所属技术领域中的普通技术人员公知的，于此不再赘述。值得一提的是，对准光束120是以金属层108与第一介电层102具有不同的反射率与折射率作为侦测出对准标记110的依据。
利用上述对准标记110来进行半导体工艺的对准的方法如下所述。图2是依照本发明实施例的一种半导体工艺的对准方法的流程示意图。
请同时参照图1B以及图2，本实施例仅绘示一个对准标记110以及一条导线112为代表作说明。首先，进行步骤S200，于基底100上的第一介电层102中形成多个对准标记110以及多条导线112。有关对准标记110与导线112的形成方法可以参照前文所述，于此不赘述。
请同时参照图1C与图2，接着，进行步骤S202，于第一介电层102上形成第二介电层114。第二介电层114的形成方法与材料可以参照前文所述，于此不赘述。值得一提的是，虽然图中以一层第二介电层114作为代表，但第二介电层114实际上是由多个膜层堆叠而成的，换句话说，第二介电层114可以根据工艺需要而包括多个介电层。
请同时参照图1D与图2，然后，进行步骤S204，于第二介电层114上形成掩模层116。掩模层116的形成方法与材料可以参照前文所述，于此不赘述。值得一提的是，虽然图中以一层掩模层116作为代表，但掩模层116可以是由多层掩模材料层所组合而成的复合层，也就是说，根据制造元件所需要的掩模的数目而定，掩模层116可以包括多个掩模层。
请同时参照图1D与图2，而后，进行步骤S206，于掩模层116上形成光致抗蚀剂层118。光致抗蚀剂层118的材料例如是由树脂、感光剂、溶剂所构成的感光物质，其形成的方法例如是旋转涂布法。
请同时参照图1D与图2，继之，进行步骤S208，利用对准光束120侦测这些对准标记110，使光掩模(未绘示)上的图案能正确转移到光致抗蚀剂层118，其中对准光束120以金属层108与第一介电层102的不同的反射率与折射率作为侦测的依据。具体而言，对准光束120可以穿过掩模层114以及第二介电层116，而到达第一介电层102的表面102a，由于对准光束120在第一介电层102与金属层108所产生的反射现象的差异，使对准感应器(未绘示)侦测到对准标记110，而后对准感应器利用此对准标记110将光掩模与光致抗蚀剂层118对准，因而光掩模上的图案能正确地移转到光致抗蚀剂层118上。值得一提的是，由于对准光束120是以第一介电层102与金属层108的反射率与折射率不同作为侦测对准标记110的依据，因此能避免已知对准标记的轮廓特征随着堆叠于其上的材料层的层数增加而模糊化的问题。此外，由于光掩模上的图案能正确转移到光致抗蚀剂层，进而图案可准确地形成于正确的位置上，因此可提高半导体元件的可靠度。
综上所述，本发明的对准标记具有不同反射率与折射率的金属层与介电层，因此对准光束是以两者的特性不同作为侦测出对准标记的依据，因而能避免已知对准标记的轮廓特征随着材料层沉积次数的增加而模糊化的问题，因此能达到高对准精确度。因而，以本发明的对准标记进行对准可以提升元件的可靠度。此外，本发明的半导体工艺的对准方法可整合到现有的半导体工艺中，不会造成生产成本的大幅增加。
虽然本发明已以较佳实施例披露如上，但是其并非用以限定本发明，任何本领域普通技术人员在不脱离本发明的精神和范围内，当可进行一些更动与润饰，因此本发明的保护范围当以所附的权利要求书所界定者为准。
Claims (18)
1.一种形成对准标记的方法，包括：
提供基底；
于该基底上形成具有标记沟渠以及接触窗的第一介电层；
于该基底上形成金属层，该金属层填满该标记沟渠以及该接触窗；
移除该标记沟渠以及该接触窗以外的该金属层，其中该标记沟渠内的该金属层的表面与该第一介电层的表面齐平，其中该金属层与该第一介电层具有不同的反射率与折射率以作为对准光束侦测出对准标记的依据。
2.根据权利要求1所述的形成对准标记的方法，其中移除该标记沟渠以及该接触窗以外的该金属层的方法包括化学机械研磨法。
3.根据权利要求1所述的形成对准标记的方法，其中该标记沟渠的宽度小于0.75微米。
4.根据权利要求1所述的形成对准标记的方法，其中该第一介电层的材料包括氧化硅。
5.根据权利要求1所述的形成对准标记的方法，其中该金属层的材料包括钨。
6.根据权利要求1所述的形成对准标记的方法，其中该金属层的厚度大于400纳米。
7.一种对准标记，配置于基底上，包括：
第一介电层，配置于该基底上，包括标记沟渠以及接触窗；
金属层，配置于该标记沟渠与该接触窗中，其中该金属层的表面与该第一介电层的表面齐平，且该金属层与该第一介电层具有不同的反射率和折射率以作为对准光束侦测出对准标记的依据。
8.根据权利要求7所述的对准标记，其中该标记沟渠的宽度小于0.75微米。
9.根据权利要求7所述的对准标记，其中该第一介电层的材料包括氧化硅。
10.根据权利要求7所述的对准标记，其中该金属层的材料包括钨。
11.根据权利要求7所述的对准标记，其中该金属层的厚度大于400纳米。
12.一种半导体工艺的对准方法，包括：
在基底上的第一介电层中形成多个对准标记以及多条导线，其包括：
在该第一介电层中形成多个标记沟渠以及多个接触窗；
在该基底上形成金属层，该金属层填满所述标记沟渠以及所述接触窗；以及
移除所述标记沟渠以及所述接触窗以外的该金属层，其中所述标记沟渠内的该金属层的表面与该第一介电层的表面齐平；
在该第一介电层上形成第二介电层；
在该第二介电层上形成掩模层；
在该掩模层上形成光致抗蚀剂层；以及
利用对准光束侦测所述对准标记，使一光掩模上的图案能正确转移到该光致抗蚀剂层，其中该对准光束以该金属层与该第一介电层的不同的反射率和折射率作为侦测的依据。
13.根据权利要求12所述的半导体工艺的对准方法，其中移除所述标记沟渠以及所述接触窗以外的该金属层的方法包括化学机械研磨法。
14.根据权利要求12所述的半导体工艺的对准方法，其中所述标记沟渠的宽度小于0.75微米。
15.根据权利要求12所述的半导体工艺的对准方法，其中该第一介电层的材料包括氧化硅。
16.根据权利要求12所述的半导体工艺的对准方法，其中该金属层包括钨。
17.根据权利要求12所述的半导体工艺的对准方法，其中该金属层的厚度大于400纳米。
18.根据权利要求12所述的半导体工艺的对准方法，其中该掩模层的材料包括非晶碳。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100954584A CN101567302A (zh) | 2008-04-23 | 2008-04-23 | 对准标记及其形成方法、半导体的对准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100954584A CN101567302A (zh) | 2008-04-23 | 2008-04-23 | 对准标记及其形成方法、半导体的对准方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101567302A true CN101567302A (zh) | 2009-10-28 |
Family
ID=41283410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100954584A Pending CN101567302A (zh) | 2008-04-23 | 2008-04-23 | 对准标记及其形成方法、半导体的对准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101567302A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339747A (zh) * | 2010-07-22 | 2012-02-01 | 上海华虹Nec电子有限公司 | 零标的形成方法 |
| CN102346376A (zh) * | 2010-07-22 | 2012-02-08 | Asml荷兰有限公司 | 光刻设备、计算机程序产品以及器件制造方法 |
| CN103000616A (zh) * | 2011-09-15 | 2013-03-27 | 上海华虹Nec电子有限公司 | 薄金属层光刻对准标记的制作方法 |
| CN105242502A (zh) * | 2015-11-18 | 2016-01-13 | 中国科学技术大学 | 一种对准光栅组及其光栅的制作方法 |
| CN106884151A (zh) * | 2015-12-16 | 2017-06-23 | 上海新微技术研发中心有限公司 | 一种基片对准装置，基片对准方法和物理气相沉积方法 |
| CN108511318A (zh) * | 2017-02-28 | 2018-09-07 | 上海微电子装备（集团）股份有限公司 | 基于透明基板的背面加工工艺和器件加工工艺 |
| CN112216790A (zh) * | 2019-07-11 | 2021-01-12 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN113725197A (zh) * | 2021-08-31 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN113725196A (zh) * | 2021-08-31 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN114628403A (zh) * | 2020-11-27 | 2022-06-14 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板及显示装置 |
-
2008
- 2008-04-23 CN CNA2008100954584A patent/CN101567302A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339747A (zh) * | 2010-07-22 | 2012-02-01 | 上海华虹Nec电子有限公司 | 零标的形成方法 |
| CN102346376A (zh) * | 2010-07-22 | 2012-02-08 | Asml荷兰有限公司 | 光刻设备、计算机程序产品以及器件制造方法 |
| CN102346376B (zh) * | 2010-07-22 | 2014-08-20 | Asml荷兰有限公司 | 光刻设备、计算机程序产品以及器件制造方法 |
| US8860928B2 (en) | 2010-07-22 | 2014-10-14 | Asml Netherlands B.V. | Lithographic apparatus, computer program product and device manufacturing method |
| CN103000616A (zh) * | 2011-09-15 | 2013-03-27 | 上海华虹Nec电子有限公司 | 薄金属层光刻对准标记的制作方法 |
| CN103000616B (zh) * | 2011-09-15 | 2015-12-02 | 上海华虹宏力半导体制造有限公司 | 薄金属层光刻对准标记的制作方法 |
| CN105242502A (zh) * | 2015-11-18 | 2016-01-13 | 中国科学技术大学 | 一种对准光栅组及其光栅的制作方法 |
| CN106884151A (zh) * | 2015-12-16 | 2017-06-23 | 上海新微技术研发中心有限公司 | 一种基片对准装置，基片对准方法和物理气相沉积方法 |
| CN108511318A (zh) * | 2017-02-28 | 2018-09-07 | 上海微电子装备（集团）股份有限公司 | 基于透明基板的背面加工工艺和器件加工工艺 |
| CN112216790A (zh) * | 2019-07-11 | 2021-01-12 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN114628403A (zh) * | 2020-11-27 | 2022-06-14 | 京东方科技集团股份有限公司 | 显示基板母板及其制备方法、显示基板及显示装置 |
| CN113725197A (zh) * | 2021-08-31 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
| CN113725196A (zh) * | 2021-08-31 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101567302A (zh) | 对准标记及其形成方法、半导体的对准方法 | |
| US10481484B2 (en) | Reflective mask blank, reflective mask, method for manufacturing reflective mask blank, and method for manufacturing semiconductor device | |
| US10802393B2 (en) | Extreme ultraviolet (EUV) lithography mask | |
| US8536031B2 (en) | Method of fabricating dual damascene structures using a multilevel multiple exposure patterning scheme | |
| CN1971424A (zh) | 半导体结构及使用其形成光刻胶图形和半导体图形的方法 | |
| US20100099046A1 (en) | Method for manufacturing semiconductor device | |
| CN110824847A (zh) | 提高套刻精度的刻蚀方法 | |
| US8187774B2 (en) | Mask for EUV lithography and method for exposure using the same | |
| US9280044B2 (en) | Light-reflective photomask and mask blank for EUV exposure, and manufacturing method of semiconductor device | |
| CN105359255A (zh) | 反射型光掩模及其制造方法 | |
| US8409770B2 (en) | Blank mask and method of fabricating mask using the same | |
| US7582899B2 (en) | Semiconductor device having overlay measurement mark and method of fabricating the same | |
| US20090104540A1 (en) | Graded lithographic mask | |
| JP2021110952A (ja) | 極紫外線用反射型ブランクマスク及びフォトマスク | |
| US9069253B2 (en) | Mask structure | |
| CN101295671A (zh) | 形成接触孔的方法 | |
| CN100478790C (zh) | 提高半导体工艺的对准精确度的方法及开口的形成方法 | |
| KR100735530B1 (ko) | 단차를 가진 반사층을 포함하는 반사형 포토마스크 및 그 제조방법 | |
| US20180067390A1 (en) | Photomasks | |
| US8415088B2 (en) | Method for forming a material layer | |
| US20150261081A1 (en) | Photomask manufacturing method and photomask | |
| US9417518B2 (en) | Photomask and method of manufacturing the same | |
| US20090311844A1 (en) | Alignment mark and method for fabricating the same and alignment method of semiconductor | |
| KR20060076599A (ko) | 반사 포토마스크 및 그 제조 방법 | |
| US7906432B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20091028 |