CN101557221B - 一种驱动集成电路及包含该电路的马达驱动器 - Google Patents

Abstract

本发明公开了一种驱动集成电路及包含该电路的马达驱动器，所述驱动集成电路包括：振荡器电路、电荷泵电路、控制电路、第一驱动、第二驱动和H桥驱动电路。采用CMOS工艺实现H桥驱动电路的控制、驱动和输出，电路简单，由于采用了电荷泵电路和NMOS晶体管作为功率输出，在实现较大的输出电流的同时，使H桥驱动电路的导通电阻较小，响应速度较快，电路自身的发热量降低，封装成本降低，并且实现马达驱动器可以在较低的工作电压下工作。

Description

一种驱动集成电路及包含该电路的马达驱动器 

技术领域

本发明主要涉及模拟集成电路领域，尤其涉及一种驱动集成电路及包含该电路的马达驱动器。

背景技术

马达驱动集成电路广泛应用于家用电器、计算机、军事电子、工业控制等领域，其中高效率、低成本、高性能是其技术的发展趋势，目前，马达驱动集成电路多采用双极(Bipolar)集成电路技术，以实现大输出电流。

发明人在实现本发明的过程中发现，现有技术至少存在以下缺陷：现有的基于Bipolar工艺所实现的马达驱动集成电路的效率比较低，导致电路自身的发热量很大，所以在封装的时候必须引入散热片以维持在一定的温度，增加了成本和电路体积。此外，由于Bipolar工艺的结压降等原因，其所实现的马达驱动集成电路不能工作在低电源电压条件下，从而大大限制了电路性能及其应用领域。

发明内容

本发明提出一种驱动集成电路及包含该电路的马达驱动器，具有较宽的工作电压范围，能够工作在低电源电压条件下，并具有较小的功耗。

本发明实施例的技术方案是这样实现的：

一种驱动集成电路，包括：振荡器电路、电荷泵电路、控制电路、第一驱动、第二驱动和H桥驱动电路；

所述振荡器电路，用于产生两相不交叠时钟信号CP、CN，并输出所述时钟信号CP、CN；

所述电荷泵电路，用于接收所述时钟信号CP、CN，并根据所述时钟信号CP、CN的驱动，将低输入电压升压至高输出电压，并输出所述高输出电压；

所述控制电路，用于接收第一输入信号IN1和第二输入信号IN2，并产生第一驱动信号和第二驱动信号；

所述第一驱动，用于接收所述高输出电压和所述第一驱动信号，并根据所述高输出电压和所述第一驱动信号，产生控制所述H桥驱动电路的高端NMOS晶体管的第一控制信号和第二控制信号，控制所述H桥驱动电路的高端NMOS晶体管工作在线性区；

所述第二驱动，用于接收所述第二驱动信号，并根据所述第二驱动信号，产生控制所述H桥驱动电路的低端NMOS晶体管的第三控制信号和第四控制信号；

所述H桥驱动电路由NMOS晶体管组成，在所述第一控制信号、第二控制信号、第三控制信号和所述第四控制信号的控制下输出一用于提高驱动能力的驱动信号。

优先的，所述H桥驱动电路由4个NMOS晶体管组成，所述H桥驱动电路的NMOS晶体管采用环栅结构，从而在较小的版图面积下得到较小的导通电阻，提高驱动能力。

优先的，所述电荷泵电路采用5级电荷泵结构。

优先的，所述电荷泵电路包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容；

所述第一NMOS晶体管的栅极和漏极短接后接电源，所述第一NMOS晶体管的源极接所述第一电容的高端和所述第二NMOS晶体管的栅极和漏极；

所述第二NMOS晶体管的源极接所述第二电容的高端和所述第三NMOS晶体管的栅极和漏极；

所述第三NMOS晶体管的源极接所述第三电容和所述第四NMOS晶体管的漏极和栅极；

所述第四NMOS晶体管的源极接所述第四电容的高端和所述第五NMOS晶体管的栅极和漏极；

所述第五NMOS晶体管的源极接所述第五电容的高端和所述第六NMOS晶体管的漏极和栅极；

所述第六NMOS晶体管的源极接所述第六电容的高端和输出，所述第一电容、第三电容和第五电容的低端连接在一起接所述振荡器电路的时钟信号CN，所述第二电容和所述第四电容的低端连接在一起接所述振荡器电路的时钟信号CP。

优先的，所述H桥驱动电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；

所述第七MOS晶体管的栅极接所述第一驱动的第一控制信号，所述第八NMOS晶体管的栅极接所述第一驱动的第二控制信号，所述第七NMOS晶体管和所述第八NMOS晶体管的漏极接电源，所述第七NMOS晶体管的源极接第一输出和所述第九NMOS晶体管的漏极，所述第八NMOS晶体管的源极接所述第十NMOS晶体管的漏极和第二输出，所述第九NMOS晶体管和所述第十NMOS晶体管的源极接地，所述第九NMOS晶体管的栅极接所述第二驱动的第三控制信号，所述第十NMOS晶体管的栅极接所述第二驱动的第四控制信号。

一种马达驱动器，包括一驱动集成电路，所述驱动集成电路包括振荡器电路、电荷泵电路、控制电路、第一驱动、第二驱动和H桥驱动电路；

所述振荡器电路，用于产生两相不交叠时钟信号CP、CN，并输出所述时钟信号CP、CN；

所述电荷泵电路，用于接收所述时钟信号CP、CN，并根据所述时钟信号CP、CN的驱动，将低输入电压升压至高输出电压，并输出所述高输出电压；

所述控制电路，用于接收第一输入信号IN1和第二输入信号IN2，并产生第一驱动信号和第二驱动信号；

所述第一驱动，用于接收所述高输出电压和所述第一驱动信号，并根据所述高输出电压和所述第一驱动信号，产生控制所述H桥驱动电路的高端NMOS晶体管的第一控制信号和第二控制信号，控制所述H桥驱动电路的高端NMOS晶体管工作在线性区；

所述第二驱动，用于接收所述第二驱动信号，并根据所述第二驱动信号，产生控制所述H桥驱动电路的低端NMOS晶体管的第三控制信号和第四控制信号；

所述H桥驱动电路由NMOS晶体管组成，在所述第一控制信号、第二控制信号、第三控制信号和所述第四控制信号的控制下输出一用于提高驱动能力的驱动信号。

优先的，所述H桥驱动电路由4个NMOS晶体管组成，所述H桥驱动电路的NMOS晶体管采用环栅结构，从而在较小的版图面积下得到较小的导通电阻，提高驱动能力。

优先的，所述电荷泵电路采用5级电荷泵结构。

优先的，所述电荷泵电路包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容；

所述第一NMOS晶体管的栅极和漏极短接后接电源，所述第一NMOS晶体管的源极接所述第一电容的高端和所述第二NMOS晶体管的栅极和漏极；

所述第二NMOS晶体管的源极接所述第二电容的高端和所述第三NMOS晶体管的栅极和漏极；

所述第三NMOS晶体管的源极接所述第三电容的高端和所述第四NMOS晶体管的漏极和栅极；

所述第四NMOS晶体管的源极接所述第四电容的高端和所述第五NMOS晶体管的栅极和漏极；

所述第五NMOS晶体管的源极接所述第五电容的高端和所述第六NMOS晶体管的漏极和栅极；

所述第六NMOS晶体管的源极接所述第六电容的高端和输出，所述第一电容、第三电容和第五电容的低端连接在一起接所述振荡器电路的时钟信号CN，所述第二电容和所述第四电容的低端连接在一起接所述振荡器电路的时钟信号CP。

优先的，所述H桥驱动电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；

所述第七MOS晶体管的栅极接所述第一驱动的第一控制信号，所述第八NMOS晶体管的栅极接所述第一驱动的第二控制信号，所述第七NMOS晶体管和所述第八NMOS晶体管的漏极接电源，所述第七NMOS晶体管的源极接 第一输出和所述第九NMOS晶体管的漏极，所述第八NMOS晶体管的源极接所述第十NMOS晶体管的漏极和第二输出，所述第九NMOS晶体管和所述第十NMOS晶体管的源极接地，所述第九NMOS晶体管的栅极接所述第二驱动的第三控制信号，所述第十NMOS晶体管的栅极接所述第二驱动的第四控制信号。

本发明采用CMOS工艺实现H桥驱动电路的控制、驱动和输出，电路简单，由于采用了电荷泵电路和4个NMOS晶体管作为功率输出，在实现较大的输出电流的同时，使H桥驱动电路的导通电阻较小，响应速度较快，电路自身的发热量降低，封装成本降低，并且实现马达驱动器可以在较低的工作电压下工作。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种驱动集成电路第一实施例的组成结构图；

图2为本发明一种驱动集成电路第一实施例的优选组成结构图；

图3为本发明一种驱动集成电路第一实施例中所述电荷泵电路的电路图；

图4为本发明一种驱动集成电路第一实施例中所述H桥驱动电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

首先对本发明所涉及的专业术语进行说明：

MOS：metal oxide semiconductor，金属氧化物半导体；

CMOS：complementary metal-oxide semiconductor，互补金属氧化物半导体；

NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶体管。

参照图1，示出了本发明一种驱动集成电路第一实施例的组成结构图。所述驱动集成电路包括：振荡器电路110、电荷泵电路120、控制电路130、第一驱动140、第二驱动150和H桥驱动电路160。

所述振荡器电路110用于产生两相不交叠时钟信号CP、CN，并输出所述时钟信号CP、CN至所述电荷泵电路120。

所述电荷泵电路120，用于根据所述时钟信号CP、CN的驱动，将低输入电压升压至高输出电压，并输出至所述第一驱动140。

所述电荷泵电路120接受振荡脉冲CN、CP，将较低的电源电压升至较高的电平，并输出到所述第一驱动140。

所述电荷泵电路120优选采用5级电荷泵结构。

所述控制电路130，用于接收第一输入信号IN1和第二输入信号IN2，并产生第一驱动信号和第二驱动信号。

所述控制电路130接受控制信号IN1、IN2转化成第一驱动140和第二驱动150的驱动信号。

所述第一驱动140，用于根据所述高输出电压和所述第一驱动信号，产生控制所述H桥驱动电路160的高端NMOS晶体管的第一控制信号和第二控制信号，控制所述H桥驱动电路160的高端NMOS晶体管工作在线性区。

所述第一驱动140是将所述控制电路130产生的高端H桥驱动信号(第一驱动信号)进行电平转换，产生第一控制信号(CTR1)和第二控制信号(CTR2)，增加驱动能力，保证H桥高端NMOS晶体管工作在线性区，使其具有较小的导通电阻，减小系统延时，以降低功耗。

所述第二驱动150，用于根据所述第二驱动信号，产生控制所述H桥驱动电路160的低端NMOS晶体管的第三控制信号(CTR3)和第四控制信号(CTR4)。

所述第二驱动150是缓冲所述控制电路130输出的低端H桥的驱动信号 (第二驱动信号)，产生第三控制信号和第四控制信号，增加驱动能力，减小延迟时间。

所述H桥驱动电路160由4个NMOS晶体管组成，在所述第一控制信号、第二控制信号、第三控制信号和所述第四控制信号的控制下输出驱动信号，提高驱动能力。

所述H桥驱动电路160的NMOS晶体管采用环栅结构，从而在较小的版图面积下得到较小的导通电阻，提高驱动能力。

其中，所述高端NMOS晶体管是指漏极和电源相连接的NMOS晶体管；底端NMOS晶体管指源极和地线相连的NMOS晶体管。

参照图2，示出了本发明一种驱动集成电路第一实施例的优选组成结构图。

参照图3，示出了本发明一种驱动集成电路第一实施例中所述电荷泵电路的电路图。

所述电荷泵电路120包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第六NMOS晶体管N6、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5和第六电容C6；

所述第一NMOS晶体管N1的栅极和漏极短接后接电源，所述第一NMOS晶体管N1的源极接所述第一电容C1的高端和所述第二NMOS晶体管N2的栅极和漏极；

所述第二NMOS晶体管N2的源极接所述第二电容C2的高端和所述第三NMOS晶体管N3的栅极和漏极；

所述第三NMOS晶体管N3的源极接所述第三电容C3和所述第四NMOS晶体管N4的漏极和栅极；

所述第四NMOS晶体管N4的源极接所述第四电容C4的高端和所述第五NMOS晶体管N5的栅极和漏极；

所述第五NMOS晶体管N5的源极接所述第五电容C5的高端和所述第六NMOS晶体管N6的漏极和栅极；

所述第六NMOS晶体管N6的源极接所述第六电容C6的高端和输出，所 述第一电容C1、第三电容C3和第五电容C5的低端连接在一起接所述振荡器电路110的时钟信号CN，所述第二电容C2和所述第四电容C4的低端连接在一起接所述振荡器电路110的时钟信号CP。

所述电荷泵电路120将较低的输入电压VIN升压至较高的输出电压VOUT，提供给第一驱动140电路。所述电荷泵电路120的输出电压可由下式计算：

$V_{\mathrm{out}}=V_{\mathrm{in}}+N(\frac{C}{C+C_S}{V}_{\mathrm{\φ}}-V_{\mathrm{th}}-\frac{I_{\mathrm{out}}}{(C+C_S)f_{\mathrm{OSC}}})-V_{\mathrm{th}}$

其中V_φ为时钟的高电平电压，N为电荷泵的级数，C_S是NMOS晶体管的寄生电容，V_th是NMOS晶体管的阈值电压，f_OSC是CP和CN的开关频率，I_out是所述电荷泵电路120的输出电流。

参照图4，示出了本发明一种驱动集成电路第一实施例中所述H桥驱动电路的电路图。

所述H桥驱动电路160包括第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N9和第十NMOS晶体管N10；

所述第七MOS晶体管的栅极接所述第一驱动140的第一控制信号，所述第八NMOS晶体管N8的栅极接所述第一驱动140的第二控制信号，所述第七NMOS晶体管N7和所述第八NMOS晶体管N8的漏极接电源，所述第七NMOS晶体管N7的源极接第一输出和所述第九NMOS晶体管N9的漏极，所述第八NMOS晶体管N8的源极接所述第十NMOS晶体管N10的漏极和第二输出，所述第九NMOS晶体管N9和所述第十NMOS晶体管N10的源极接地，所述第九NMOS晶体管N9的栅极接所述第二驱动150的第三控制信号，所述第十NMOS晶体管N10的栅极接所述第二驱动150的第四控制信号。

第一控制信号至第四控制信号分别控制第一至第四NMOS晶体管N4的开关，产生输出驱动信号。

所述H桥驱动电路160将所述控制电路130传过来的控制信号经电平转换，转化成第七NMOS晶体管N7、第八NMOS晶体管N8的第一控制信号和第二控制信号，第一控制信号和第二控制信号的高电平等于所述电荷泵电路120的输出电压，此电压比电源电压大很多，满足使第一NMOS晶体管N1和 第二NMOS晶体管N2工作在线性区的要求。第一输入信号IN1和第二输入信号IN2经控制电路130和驱动电路产生的高端H桥控制信号第一控制信号、第二控制信号以及低端H桥控制信号第三控制信号、第四控制信号。其中第一控制信号和第四控制信号同相，第二控制信号和第三控制信号同相，即第七NMOS晶体管N7和第十NMOS晶体管N10导通，第八NMOS晶体管N8和第九NMOS晶体管N9关断；第七NMOS晶体管N7和第十NMOS晶体管N10关断，第八NMOS晶体管N8和第九NMOS晶体管N9导通。

由于采用了内部升压电路(电荷泵电路)，使得H桥驱动电路具有较低的导通电阻和快速开关响应，并与标准CMOS工艺兼容，从而大大降低了成本，功耗低，本芯片的驱动MOS管的版图设计采用了环栅结构，实现了单位面积下的最长宽长比(W/L)，从而有效缩小整个驱动器的芯片面积，芯片可以工作在2.5V～5V较宽的电源范围内工作，且导通电阻较小，功耗低，工艺兼容性好，成本低，更好的满足了马达驱动集成电路设计产业化生产的需要。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种驱动集成电路，其特征在于，包括：振荡器电路、电荷泵电路、控制电路、第一驱动、第二驱动和H桥驱动电路；

所述振荡器电路，用于产生两相不交叠时钟信号CP、CN，并输出所述时钟信号CP、CN；

所述电荷泵电路，用于接收所述时钟信号CP、CN，并根据所述时钟信号CP、CN的驱动，将低输入电压升压至高输出电压，并输出所述高输出电压；

所述控制电路，用于接收第一输入信号IN1和第二输入信号IN2，并产生第一驱动信号和第二驱动信号；

所述第一驱动，用于接收所述高输出电压和所述第一驱动信号，并根据所述高输出电压和所述第一驱动信号，产生控制所述H桥驱动电路的高端NMOS晶体管的第一控制信号和第二控制信号，控制所述H桥驱动电路的高端NMOS晶体管工作在线性区；

所述第二驱动，用于接收所述第二驱动信号，并根据所述第二驱动信号，产生控制所述H桥驱动电路的低端NMOS晶体管的第三控制信号和第四控制信号；

所述H桥驱动电路由NMOS晶体管组成，在所述第一控制信号、第二控制信号、第三控制信号和所述第四控制信号的控制下输出一用于提高驱动能力的驱动信号。

2.根据权利要求1所述的驱动集成电路，其特征在于：

所述H桥驱动电路由4个NMOS晶体管组成，所述H桥驱动电路的NMOS晶体管采用环栅结构。

3.根据权利要求2所述的驱动集成电路，其特征在于：

所述电荷泵电路采用5级电荷泵结构。

4.根据权利要求3所述的驱动集成电路，其特征在于：

所述电荷泵电路包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容； 

所述第一NMOS晶体管的栅极和漏极短接后接电源，所述第一NMOS晶体管的源极接所述第一电容的高端和所述第二NMOS晶体管的栅极和漏极；

所述第二NMOS晶体管的源极接所述第二电容的高端和所述第三NMOS晶体管的栅极和漏极；

所述第三NMOS晶体管的源极接所述第三电容的高端和所述第四NMOS晶体管的漏极和栅极；

所述第四NMOS晶体管的源极接所述第四电容的高端和所述第五NMOS晶体管的栅极和漏极；

所述第五NMOS晶体管的源极接所述第五电容的高端和所述第六NMOS晶体管的漏极和栅极；

所述第六NMOS晶体管的源极接所述第六电容的高端和输出，所述第一电容、第三电容和第五电容的低端连接在一起接所述振荡器电路的时钟信号CN，所述第二电容和所述第四电容的低端连接在一起接所述振荡器电路的时钟信号CP。

5.根据权利要求1至4任一项所述的驱动集成电路，其特征在于：

所述H桥驱动电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；

所述第七MOS晶体管的栅极接所述第一驱动的第一控制信号，所述第八NMOS晶体管的栅极接所述第一驱动的第二控制信号，所述第七NMOS晶体管和所述第八NMOS晶体管的漏极接电源，所述第七NMOS晶体管的源极接第一输出和所述第九NMOS晶体管的漏极，所述第八NMOS晶体管的源极接所述第十NMOS晶体管的漏极和第二输出，所述第九NMOS晶体管和所述第十NMOS晶体管的源极接地，所述第九NMOS晶体管的栅极接所述第二驱动的第三控制信号，所述第十NMOS晶体管的栅极接所述第二驱动的第四控制信号，所述第一输出和所述第二输出组成所述驱动信号。

6.一种马达驱动器，其特征在于，包括一驱动集成电路，所述驱动集成电路包括振荡器电路、电荷泵电路、控制电路、第一驱动、第二驱动和H桥驱动电路；

所述振荡器电路，用于产生两相不交叠时钟信号CP、CN，并输出所述时 钟信号CP、CN；

所述电荷泵电路，用于接收所述时钟信号CP、CN，并根据所述时钟信号CP、CN的驱动，将低输入电压升压至高输出电压，并输出所述高输出电压；

所述控制电路，用于接收第一输入信号IN1和第二输入信号IN2，并产生第一驱动信号和第二驱动信号；

所述第一驱动，用于接收所述高输出电压和所述第一驱动信号，并根据所述高输出电压和所述第一驱动信号，产生控制所述H桥驱动电路的高端NMOS晶体管的第一控制信号和第二控制信号，控制所述H桥驱动电路的高端NMOS晶体管工作在线性区；

所述第二驱动，用于接收所述第二驱动信号，并根据所述第二驱动信号，产生控制所述H桥驱动电路的低端NMOS晶体管的第三控制信号和第四控制信号；

所述H桥驱动电路由NMOS晶体管组成，在所述第一控制信号、第二控制信号、第三控制信号和所述第四控制信号的控制下输出一用于提高驱动能力的驱动信号。

7.根据权利要求6所述的马达驱动器，其特征在于：

所述H桥驱动电路由4个NMOS晶体管组成，所述H桥驱动电路的NMOS晶体管采用环栅结构。

8.根据权利要求7所述的马达驱动器，其特征在于：

所述电荷泵电路采用5级电荷泵结构。

9.根据权利要求8所述的马达驱动器，其特征在于：

所述电荷泵电路包括第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一电容、第二电容、第三电容、第四电容、第五电容和第六电容；

所述第一NMOS晶体管的栅极和漏极短接后接电源，所述第一NMOS晶体管的源极接所述第一电容的高端和所述第二NMOS晶体管的栅极和漏极；

所述第二NMOS晶体管的源极接所述第二电容的高端和所述第三NMOS晶体管的栅极和漏极；

所述第三NMOS晶体管的源极接所述第三电容的高端和所述第四NMOS 晶体管的漏极和栅极；

所述第四NMOS晶体管的源极接所述第四电容的高端和所述第五NMOS晶体管的栅极和漏极；

所述第五NMOS晶体管的源极接所述第五电容的高端和所述第六NMOS晶体管的漏极和栅极；

所述第六NMOS晶体管的源极接所述第六电容的高端和输出，所述第一电容、第三电容和第五电容的低端连接在一起接所述振荡器电路的时钟信号CN，所述第二电容和所述第四电容的低端连接在一起接所述振荡器电路的时钟信号CP。

10.根据权利要求6至9任一项所述的马达驱动器，其特征在于：

所述H桥驱动电路包括第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管和第十NMOS晶体管；

所述第七MOS晶体管的栅极接所述第一驱动的第一控制信号，所述第八NMOS晶体管的栅极接所述第一驱动的第二控制信号，所述第七NMOS晶体管和所述第八NMOS晶体管的漏极接电源，所述第七NMOS晶体管的源极接    第一输出和所述第九NMOS晶体管的漏极，所述第八NMOS晶体管的源极接所述第十NMOS晶体管的漏极和第二输出，所述第九NMOS晶体管和所述第十NMOS晶体管的源极接地，所述第九NMOS晶体管的栅极接所述第二驱动的第三控制信号，所述第十NMOS晶体管的栅极接所述第二驱动的第四控制信号，所述第一输出和所述第二输出组成所述驱动信号。 

Images