CN101547087A - 一种基于可逆逻辑门的des加密系统的控制单元设计方法 - Google Patents

一种基于可逆逻辑门的des加密系统的控制单元设计方法 Download PDF

Info

Publication number
CN101547087A
CN101547087A CN200910031129A CN200910031129A CN101547087A CN 101547087 A CN101547087 A CN 101547087A CN 200910031129 A CN200910031129 A CN 200910031129A CN 200910031129 A CN200910031129 A CN 200910031129A CN 101547087 A CN101547087 A CN 101547087A
Authority
CN
China
Prior art keywords
door
reversible
bit
output
feynman
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910031129A
Other languages
English (en)
Other versions
CN101547087B (zh
Inventor
朱文颖
管致锦
倪丽惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong University
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2009100311298A priority Critical patent/CN101547087B/zh
Publication of CN101547087A publication Critical patent/CN101547087A/zh
Application granted granted Critical
Publication of CN101547087B publication Critical patent/CN101547087B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明涉及一种低功耗DES加密系统的基于可逆逻辑门的控制单元，本发明利用Fredkin门和Feynman门的级联构造了一种基于可逆逻辑门的可逆T触发器，并基于可逆T触发器和Toffoli门构造了可逆计数器，在上述基础上，构造了DES加密系统的基于可逆逻辑门的控制单元。由于本申请对DES加密系统中控制单元的主要器件进行了基于可逆逻辑门的可逆设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。

Description

一种基于可逆逻辑门的DES加密系统的控制单元设计方法
技术领域
本发明涉及一种DES加密系统的控制单元，特别涉及一种基于可逆逻辑门的低功耗加密系统的控制单元。
背景技术
DES加密算法是至今为止在加密系统中应用最广泛的私有加密算法，通常分为硬件和软件实现两种形式，尽管软件实现加/解密的过程方便且设计灵活，但加/解密过程的计算量大，实现速度较慢且安全性不能得到保证。而硬件实现加/解密具有高速度、高可靠性等特点，可以应用在智能卡、移动电话、无线传感器等移动设备。而这些移动设备对功耗要求非常苛刻，因此，研究如何设计低功耗的加密系统具有重要的意义。
Landauer指出，不可逆逻辑计算中，每比特信息的丢失，产生kTln2焦尔的热量，这里k为玻尔兹曼常数，T为绝对温度。不考虑材料和工艺因素，传统电路中能量的消耗是由计算的不可逆性引起的。BennettE明了如果计算是以可逆的方式进行，将不会产生kTln2的能量消耗，因此一个系统能量消耗的总量与计算时丢失的比特数有直接的关系。只有当系统是由可逆门组成时，才可以实现可逆计算。可逆逻辑操作不丢失信息且消耗非常少的热量。因此，用可逆逻辑门设计成的电路单元去构建DES加密系统，可以大大的降低系统能耗。
发明内容
本发明的目的是提供一种用于低功耗加密系统DES的控制单元，及该控制单元中的可逆T触发器、计数器，用来解决DES加密系统中功耗要求比较高的数据加密问题。
本发明通过以下的技术方案实现的：
一种用于低功耗DES加密系统的可逆T触发器，所述可逆T触发器由可逆D触发器和一个Feynman门级联形成，并将可逆D触发器的输出作为该Feynman门的第一比特输入，T为该Feynman门的第二比特输入，T端对应的输出反馈作为整个电路的第三比特输入，其中，所述可逆D触发器由第一Fredkin门、第一Feynman门、第二Fredkin门、第二Feynman门级联而成，第一Fredkin门的第二比特输出作为第一Feynman门的第一比特输入，第二Fredkin门的第三比特输出作为第二Feynman门的第一比特输入，第一Feynman门的第一比特输出作为第二Fredkin门的第三比特输入，且第一、第二Feynman门的第二比特输出分别反馈至第一、第二Fredkin门的第二比特输入。
一种用于低功耗加密系统DES的四位可逆计数器，将四个所述T触发器和三个Toffoli门级联，其中CE为计数使能端，当前触发器的有效输入和输出分别作为当前Toffoli门的第一和第二比特输入，且这个Toffoli门第三比特的输出作为下一个触发器的有效输入，构成所述四位可逆计数器。
一种用于低功耗加密系统DES的两位可逆计数器，将两个所述T触发器和一个Toffoli门级联，其中CE为计数使能端，当前触发器的有效输入和输出分别作为Toffoli门的第一和第二比特输入，且这个Toffoli门第三比特的输出作为下一个触发器的有效输入，构成所述两位可逆计数器。
一种用于低功耗DES加密系统的控制单元，其由一个两位可逆计数器、一个四位可逆计数器和一个译码逻辑单元组成，其中两位可逆计数器输出的工作状态同时作为四位可逆计数器以及译码逻辑单元的输入参数。
本申请对DES加密系统中控制单元的主要器件进行了基于可逆逻辑门的可逆设计，避免了系统中因逻辑信息位的丢失产生的能量损耗，减少了系统能耗。
附图说明
图1：基于可逆逻辑门的控制单元的结构框图。
图2：可逆计数器的结构。
图3：可逆D触发器的结构。
图4：可逆T触发器的结构。。
具体实施方式
DES加密系统包括三部分：控制单元、密钥单元和运算单元。控制单元主要是由计数器构成；密钥单元主要由数据选择器，移位寄存器以及异或门等器件组成；运算单元主要由移位寄存器构成。对各功能单元中的器件采用可逆逻辑门设计，进而完成各功能单元的可逆设计，可以避免系统中因逻辑信息位的丢失产生的能量损失，减少系统能耗。
本申请主要介绍加密系统中基于可逆逻辑门设计的控制单元。
控制单元由计数器和译码逻辑单元组成。其中2位计数器产生状态信号，控制密钥单元和运算单元的状态。表1给出了由2位基于可逆门的计数器实现的四种状态。
表1  基于可逆门的两位计数器状态
 
信号 状态
00 空闲
01 输入
10 16轮迭代
11 输出
以加密过程为例，状态转换过程为：
(1)电路在空闲状态时，当初始信号出现一个高电平脉冲时，电路开始运行，接收密钥和明文，同时计数器counter从0开始计数，每接收一次密钥和明文，counter加1。
(2)当counter＝1000时，已输入了8次密钥和明文。由于每个周期输入8位，加密电路完成了64位明文和密钥的输入，开始16轮迭代。Counter再次从0开始计数，每完成一轮迭代，counter加1。
(3)当counter＝1111时，电路完成了16轮迭代，转入输出状态。Counter从0计数。
(4)当counter＝00111时，电路已经输出运算后的64位数据。
由以上分析可以看出，控制单元中分别使用了一个2位的计数器和一个4位的计数器来实现状态转换，本申请采用基于可逆逻辑门级联成的计数器完成控制单元的硬件结构。
DES加密系统有加密和解密两种工作模式，译码逻辑单元根据不同的工作模式和工作状态，产生相应的控制信号，用来控制密钥和运算单元的工作方式。在一定程度上，降低了芯片电路的功耗。图1给出了可逆控制单元的结构框图。将初始信号输入至两位可逆计数器，用来输出电路的工作状态，再将两位可逆计数器的有效输出端(Q0，Q1)连接至四位可逆计数器以及译码逻辑单元的输入端，作为这两个部件的输入参数，译码逻辑单元以及两个计数器的输出信号用来控制密钥单元和运算单元的工作方式和状态。
其中上述可逆计数器通过如下方式实现的，图2给出了这种计数器的可逆实现。将四个基于可逆门的T触发器和三个Toffoli门进行级联，构成一种基于可逆逻辑门的4位计数器。其中CE为计数使能端。当前可逆T触发器的有效输入和输出分别作为当前Toffoli门的第一和第二比特输入，且当前Toffoli门第三比特的输出作为下一个触发器的有效输入。同理，2位计数器的可逆设计只需将两个基于可逆门的T触发器和一个Toffoli门级联即可。
本申请所述基于可逆逻辑的计数器是基于可逆触发器构建的，下面结合附图3、4详细说明可逆触发器的结构。
图3给出了一种由Feynman门和Fredkin门构成的上升沿触发的可逆D触发器，所述可逆D触发器包括两个Fredkin门和两个Feynman门，所述可逆D触发器由第一Fredkin门(附图3中左边Fredkin门)、第一Feynman门(附图3中左边Feynman门)、第二Fredkin门(附图3中右边Fredkin门)、第二Feynman门(附图3中右边Feynman门)级联而成，第一Fredkin门的第二比特输出作为第一Feynman门的第一比特输入，第二Fredkin门的第三比特输出作为第二Feynman门的第一比特输入，第一Feynman门的第一比特输出作为第二Fredkin门的第三比特输入，且第一、第二Feynman门的第二比特输出分别反馈至第一、第二Fredkin门的第二比特输入。若Qn表示触发器的现态，输入信号为D，则CP上升沿到达后触发器的次态Qn+1＝D，否则Qn+1＝Qn。令 D = T Q ‾ + T ‾ Q = T ⊕ Q ，因而只需在D输入端前增加一个异或门，即可实现T触发器的可逆设计，图4给出了这种可逆T触发器的可逆电路结构，在可逆D触发器的基础上增加了一个Feynman门，并将可逆D触发器的输出作为这个Feynman门的第一比特输入，T为Feynman门的第二比特输入，T端对应的输出反馈作为整个电路的第三比特输入。

Claims (5)

1、一种用于低功耗DES加密系统的可逆T触发器，其特征在于：所述可逆T触发器由可逆D触发器和一个Feynman门级联形成，并将可逆D触发器的输出作为该Feynman门的第一比特输入，T为该Feynman门的第二比特输入，T端对应的输出反馈作为整个电路的第三比特输入，其中，所述可逆D触发器由第一Fredkin门、第一Feynman门、第二Fredkin门、第二Feynman门级联而成，第一Fredkin门的第二比特输出作为第一Feynman门的第一比特输入，第二Fredkin门的第三比特输出作为第二Feynman门的第一比特输入，第一Feynman门的第一比特输出作为第二Fredkin门的第三比特输入，且第一、第二Feynman门的第二比特输出分别反馈至第一、第二Fredkin门的第二比特输入。
2、一种用于低功耗加密系统DES的四位可逆计数器，其特征在于：将四个权利要求1所述T触发器和三个Toffoli门级联，其中CE为计数使能端，当前触发器的有效输入和输出分别作为当前Toffoli门的第一和第二比特输入，且当前Toffoli门第三比特的输出作为下一个触发器的有效输入，构成所述四位可逆计数器。
3、一种用于低功耗加密系统DES的两位可逆计数器，其特征在于：将两个权利要求1所述T触发器和一个Toffoli门级联，其中CE为计数使能端，当前触发器的有效输入和输出分别作为所述Toffoli门的第一和第二比特输入，且所述Toffoli门第三比特的输出作为下一个触发器的有效输入，构成所述两位可逆计数器。
4、一种用于低功耗DES加密系统的控制单元，其特征在于：其由一个权利要求3所述的两位可逆计数器、一个权利要求2所述的四位可逆计数器和一个译码逻辑单元组成，其中两位可逆计数器输出的工作状态同时作为四位可逆计数器以及译码逻辑单元的输入参数。
5、根据权利要求4所述的用于低功耗DES加密系统的控制单元，其特征在于：将初始信号输入至两位可逆计数器，用来输出电路的工作状态，再将两位可逆计数器的有效输出端连接至四位可逆计数器以及译码逻辑单元的输入端，作为这两个部件的输入参数，译码逻辑单元以及两个计数器的输出信号用来控制密钥单元和运算单元的工作方式和状态。
CN2009100311298A 2009-04-28 2009-04-28 一种基于可逆逻辑门的des加密系统的控制单元设计方法 Expired - Fee Related CN101547087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100311298A CN101547087B (zh) 2009-04-28 2009-04-28 一种基于可逆逻辑门的des加密系统的控制单元设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100311298A CN101547087B (zh) 2009-04-28 2009-04-28 一种基于可逆逻辑门的des加密系统的控制单元设计方法

Publications (2)

Publication Number Publication Date
CN101547087A true CN101547087A (zh) 2009-09-30
CN101547087B CN101547087B (zh) 2011-08-17

Family

ID=41194003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100311298A Expired - Fee Related CN101547087B (zh) 2009-04-28 2009-04-28 一种基于可逆逻辑门的des加密系统的控制单元设计方法

Country Status (1)

Country Link
CN (1) CN101547087B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101799747B (zh) * 2010-02-09 2012-04-18 南通大学 一种基于可逆逻辑的算术逻辑单元alu
CN105450216A (zh) * 2015-10-21 2016-03-30 安徽师范大学 同步4位二进制加减可控计数器
CN105471426A (zh) * 2015-10-21 2016-04-06 安徽师范大学 基于可逆逻辑的8421码的异步十进制计数器
CN105846814A (zh) * 2016-03-24 2016-08-10 南通大学 针对加密技术领域乘法运算的量子逻辑电路的构造方法
CN112910441A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿jk触发器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522963A (zh) * 2011-12-12 2012-06-27 南京航空航天大学 一种基于量子可逆逻辑门的主从rs触发器
CN102983841A (zh) * 2012-12-20 2013-03-20 上海工程技术大学 基于可逆逻辑门的可逆主从rs触发器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200973074Y (zh) * 2006-05-31 2007-11-07 苏润泽 电子计数器
CN2938035Y (zh) * 2006-07-28 2007-08-22 上海梅山钢铁股份有限公司 增量式光电编码器脉冲检验装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101799747B (zh) * 2010-02-09 2012-04-18 南通大学 一种基于可逆逻辑的算术逻辑单元alu
CN105450216A (zh) * 2015-10-21 2016-03-30 安徽师范大学 同步4位二进制加减可控计数器
CN105471426A (zh) * 2015-10-21 2016-04-06 安徽师范大学 基于可逆逻辑的8421码的异步十进制计数器
CN105471426B (zh) * 2015-10-21 2019-03-26 安徽师范大学 基于可逆逻辑的8421码的异步十进制计数器
CN105450216B (zh) * 2015-10-21 2019-03-26 安徽师范大学 同步4位二进制加减可控计数器
CN105846814A (zh) * 2016-03-24 2016-08-10 南通大学 针对加密技术领域乘法运算的量子逻辑电路的构造方法
CN105846814B (zh) * 2016-03-24 2018-10-23 南通大学 针对加密技术领域乘法运算的量子逻辑电路的构造方法
CN112910441A (zh) * 2021-01-15 2021-06-04 宁波大学 一种可异步置数的可逆双边沿jk触发器
CN112910441B (zh) * 2021-01-15 2022-03-29 宁波大学 一种可异步置数的可逆双边沿jk触发器

Also Published As

Publication number Publication date
CN101547087B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN101547087B (zh) 一种基于可逆逻辑门的des加密系统的控制单元设计方法
Shahbazi et al. Area-efficient nano-AES implementation for Internet-of-Things devices
CN101547002B (zh) 一种基于可逆逻辑门的des加密系统的密钥单元设计方法
CN103503362B (zh) 数据处理装置、数据处理方法以及程序
CN101702709B (zh) 一种适用于mips处理器的aes加密单元
CN103973432A (zh) 一种基于fpga和usb接口芯片的sm4算法加密设备
CN103152165A (zh) 基于fpga的超高速aes处理器及其实现方法
Bi et al. Leverage emerging technologies for DPA-resilient block cipher design
CN101431405A (zh) Des加密电路和方法及其硬件电路实现方法
Sönnerup et al. Efficient hardware implementations of grain-128aead
CN103746796A (zh) 一种实现智能卡sm4密码算法的协处理器
CN105939190A (zh) 基于fpga的离线生成密钥的aes数据加密方法
Kouser et al. FPGA implementation of advanced Encryption Standard algorithm
CN105959100A (zh) 一种基于fpga的在线生成密钥的aes数据加密方法
CN101588234B (zh) 一种aes中列混合变换模块的加解密复用方法
CN105049203A (zh) 一种支持多工作模式的可配置3des加解密算法电路
CN103150522B (zh) 一种适用于无源便携式设备的3des加密算法电路
Bouesse et al. A clock-less low-voltage AES crypto-processor
Miura et al. A 2.5 ns-latency 0.39 pJ/b 289μm 2/Gb/s ultra-light-weight PRINCE cryptographic processor
Zhao et al. High throughput implementation of SMS4 on FPGA
CN105024806A (zh) 一种基于可逆逻辑门的加密系统的模逆电路
CN102916691A (zh) 基于可逆逻辑的bcd码十进制计数器
CN201039199Y (zh) 一种抗功耗攻击的字节替换电路
Gangadari et al. Programmable cellular automata-based low-power architecture to S-box: An application to WBAN
CN202257543U (zh) 针对aes对称加密算法的指令优化处理器

Legal Events

Date Code Title Description
ASS Succession or assignment of patent right

Owner name: NANTONG UNIVERSITY

Free format text: FORMER OWNER: ZHU WENYING

Effective date: 20090814

C06 Publication
C41 Transfer of patent application or patent right or utility model
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20090814

Address after: Jiangsu province Nantong City sik Road No. 9

Applicant after: Nantong University

Address before: No. 9, Garden Road, new campus, Nantong University, Nantong, Jiangsu

Applicant before: Zhu Wen Ying

Co-applicant before: Guan Zhijin

Co-applicant before: Ni Lihui

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent for invention or patent application
CB03 Change of inventor or designer information

Inventor after: Guan Zhijin

Inventor after: Zhu Wenying

Inventor after: Ni Lihui

Inventor before: Zhu Wenying

Inventor before: Guan Zhijin

Inventor before: Ni Lihui

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: ZHU WENYING GUAN ZHIJIN NI LIHUI TO: GUAN ZHIJIN ZHU WENYING NI LIHUI

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20140428