CN101546592A - 减少电源环使用面积的内嵌存储器装置 - Google Patents

减少电源环使用面积的内嵌存储器装置 Download PDF

Info

Publication number
CN101546592A
CN101546592A CN200810087929A CN200810087929A CN101546592A CN 101546592 A CN101546592 A CN 101546592A CN 200810087929 A CN200810087929 A CN 200810087929A CN 200810087929 A CN200810087929 A CN 200810087929A CN 101546592 A CN101546592 A CN 101546592A
Authority
CN
China
Prior art keywords
ring
power
power supply
memory device
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200810087929A
Other languages
English (en)
Inventor
洪邦彦
陈建良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN200810087929A priority Critical patent/CN101546592A/zh
Priority to US12/182,412 priority patent/US20090244948A1/en
Publication of CN101546592A publication Critical patent/CN101546592A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种减少电源环使用面积的内嵌存储器装置，通过移除所述存储器装置外围的电源环以减少所述内嵌存储器装置在芯片中的面积。所述内嵌存储器装置至少具有一个存储器核心以及多个电源带，所述多个电源带是设置于所述存储器核心最上层的金属层上，所述电源带位置从所述存储器核心的边缘向内延伸，通过多个连接孔与其他层电性连接，并作为所述内嵌存储器所属的电源端与接地端。在电路布局时，将核心外围的环状电源线架构移除，使原本连接内部元件与外部电源的电源带担任电源与接地的功能，如同于将外围的电源环向内缩，达到节省面积使用的功效，另外亦可利用邻接的存储器核心共用电源环，达成降低面积的目的。

Description

减少电源环使用面积的内嵌存储器装置
技术领域
本发明为一种存储器装置，特别是指一种通过电源带向内延伸或是与邻接元件共用电源环的方式减少使用面积的存储器装置。
背景技术
在系统芯片化(System On Chip，SOC)当中，随着电路工艺逐渐演进到纳米(nano)或是深次微米(Deep Sub-Micron)，芯片内嵌存储器(Memory)所占面积的比例来越高。而在携带式的电子产品，例如数字音乐播放器(如MP3 Player)或是便携式影音播放器(Portable Media Player，PMP)等商品日渐普及之下，芯片设计的重点多是朝向低电压、低功率的目标进行。
一般来说，芯片的工作频率会影响内嵌存储器电源环(Power Ring)的大小，即使芯片操作在极低的频率之下，最小预设的电源环宽度也会占去一部分的芯片面积。
已知技术针对内嵌于芯片中的存储器设计如图1所示，其中显示存储器核心(Core)的电路布局示意图。核心电路(图中黑色虚线所框示之处)主要由氧化层(OD)、多硅晶层(POLY)与多层金属层堆叠而成；其中，存储器中核心元件的结构主要由多硅晶层(POLY)与氧化层(OD)两层堆叠以实现，如：晶体管(MOS)、二极管(diode)等元件组成，并设置于此图的下方结构10；而此示意图主要显示两个金属层(即第三金属层M3与第四金属层M4，由不同剖面线表示)之间的电路布局，围绕核心周边的电源环(powerring)15设置于最上层金属层Mx周围(请参阅图2，在此例为第四金属层M4)，分别形成整个芯片的电源(VDD)与接地(VSS)，供应每个内部元件所需要的电源。
另外，存储器核心内部的电源结构，以最上两层金属层为例，包括由第三金属层M3与第四金属层M4形成的网状电源带(power strip)13，电源带13延伸到核心架构的边缘，再通过连接孔阵列(如图中黑色圆点，Via Array)11与第四金属层M4上的电源环15连接，来获得所需的外部电源。
再如图2显示的存储器核心侧面结构图，其中包括多层结构，如图中显示的此元件的基底层氧化层OD、多硅晶层POLY、第一金属层M1、第二金属层M2、第三金属层M3与第四金属层M4。对照图1所示的结构，此例中，上述电源环15仅围绕设置于第四金属层M4的周边，形成整个芯片的电源(VDD)与接地(VSS)。结构中每个核心元件的端点(Terminal)利用金属层M1与M2连结，而其他应用则可利用金属层M5与M6。
图3则显示存储器在芯片中排列示意图，一般来说，存储器核心工作的频率会是决定电源环宽度的关键，操作在越高的频率应该要搭配宽度越宽的电源环，以期核心的各个元件都能够获得足够的电源供应，通常电源环约会有数个微米到十数个微米之间的宽度，若将电源与接地分别处理，则需要上述两倍的宽度。图中所示为系统化芯片中的内嵌存储器示意图，各存储器核心30是紧密排列组合成一个区块，存储器核心30的周围围绕着两个电源环，分别形成电源(VDD)与接地(VSS)，除了主要的核心电路以外，电源环与接地环亦占去了芯片一部分的面积。
发明内容
根据已知技术中芯片内的存储器使用电源环，主要是由系统的操作频率来决定电源环的大小，即使操作在极低的频率之下，其电源环宽度仍会占去一部分的芯片面积，本发明为了要节省芯片的使用面积，故提出一种减少电源环使用面积的内嵌存储器装置，在时序(Timing)及电压降(IR Drop)等条件能够满足的情况之下，移除存储器核心以外的电源环，通过节省芯片内存储器的面积来节省整体芯片的面积。
本发明所提出的存储器装置实施例之一是直接移除存储器核心以外的电源环状结构，主要方式是在电路布局时，将核心外围的环状电源线架构移除，使原本连接内部元件与外部电源的电源带担任电源(VDD)与接地(VSS)的功能，等同于将原本外围的电源环向内缩，达到节省面积使用的功效。
本发明实施例之二是利用邻接的存储器核心共用电源环，以达成降低面积的目的。
本发明实施例之三是揭露除了移除电源环之后，还另外设置有绝缘环，以阻隔外界信号的干扰。
实施例之四是保留多个存储器核心组成的区块的最外侧的电源环，可保有绝缘环的作用，将各存储器核心相邻部分的电源环移除，亦减少存储器装置使用面积。
实施例之五是仅保留存储器区块外围会接触到高干扰来源那一侧的电源环，而其他侧则可利用上述内缩的方式制作，或是共用电源环。
附图说明
图1是为已知技术针对内嵌于芯片中的存储器设计示意图之一；
图2是为已知技术针对内嵌于芯片中的存储器设计示意图之二；
图3所示为已知技术中存储器在芯片中的排列示意图；
图4a与图4b所示的为芯片电路布局的示意图；
图5a与图5b显示移除存储器电源环之前与之后的面积改变示意图；
图6a与图6b显示电源环移除之前与之后的侧面结构示意图；
图7所示为本发明通过各相邻存储器区块共用电源环的实施例示意图；
图8显示本发明于存储器区块四周设置绝缘环的实施例示意图；
图9所示为本发明保留外侧电源环的实施例示意图；
图10所示为本发明保留一侧电源环的实施例示意图。
附图标号：
连接孔 11         电源 VDD
接地 VSS                电源带 13
电源环 15               下方结构 10
金属层 M1、M2、M3、M4、M5与M6
多硅晶层 POLY           氧化层 OD
存储器核心 30           存储器区块 40，42
共用电源环 70           绝缘环 80
存储器核心 101，102，103
具体实施方式
本发明提出一种减少内嵌存储器使用面积的布局，通过移除或减少存储器的电源环使用面积的方式达到芯片面积缩小的效果，且仍能满足时序(Timing)及电压降(IR Drop)等的条件；尤其是针对携带式的电子产品，例如数字影音播放器或是便携式电计算机系统。
请参看图4a所示的芯片电路布局的示意图。其中，各方块表达芯片布局上的元件，而圈选标示40表示由多个存储器核心组成的区块，此存储器区块40所占面积依不同设计而定，且由于电路工艺进步到纳米(nanometer)或是深次微米(Deep Sub-Micron)尺度，相对存储器区块40的面积则将占有更大的比例，如图4b所示，其中所圈选的存储器区块42占有更大的比例，意味着，若能有效将每个单位存储器的面积缩小，便能够将整体芯片的面积缩小，更能突显本发明通过移除或是共用存储器电源环的方式来达到缩减芯片面积的功效。
实施例一：
图5a与图5b分别显示已知存储器核心电路具有外围电源环(图5a)与本发明一实施例存储器核心电路移除外围电源环之后(图5b)的面积改变示意图。此实施例中，移除电源环主要指的是移除存储器核心以外的电源环状结构，主要方式是在电路布局时，将核心外围的环状电源线架构移除，环状架构的主要功能是连接核心内部元件延伸至核心以外的电源线，将其移除之后，内部电源线仅剩一块小区域能够与外部电源连接，请参阅图6a与图6b所示的侧面图。
如图5a所示，已知存储器核心具有多层结构，电源环设置于最上层金属层上。此例中，如图5b所示，将分别形成电源(VDD)与接地(VSS)结构的电源环移除，且为了不影响原本的功能，将原先电源与接地结构向核心方向延伸，原本负责连接内部元件与外部电源的电源带5将还担任电源(VDD)与接地(VSS)的功能，但仍通过多个连接孔与其他层电性连接。如此一来，单一的存储器可以减少一定量的面积，而依照不同的存储器尺寸所搭配的电源环宽度，能够省下的面积也不尽相同。
图6a与图6b分别显示已知存储器核心电路具有外围电源环(图6a)与本发明一实施例存储器核心电路移除外围电源环之后(图6b)的侧面结构示意图。图6a当中表达在第四金属层M4的周边围绕有形成电源(VDD)与接地(VSS)的电源环；而图6b显示移除电源环后，将根据不同的存储器型式，用不同的态样向核心延伸金属层，如同将原本外围的电源环向内缩。为达到芯片面积缩小的目的，仍需克服因为移除电源环而内缩的空间会占用其他元件需要的资源，比如，此例中使用第四金属层M4来等效内缩的电源环将会占去原本存储器核心上方的绕线资源(Routing Resource)，故需要适当地选择延伸长度并与绕线资源取平衡。
实施例二：
除了上述结构利用移除电源环的方式达到节省使用面积的效果之外，亦可利用与邻接元件共用电源环的方式达到减少使用面积，如图7所示通过共用电源环的方式的实施例示意图。图中各存储器核心之间的电源环是属于重叠(overlap)的共用电源环70，在同一层结构中除了原有围绕于最外侧的外围电源环之外，还有多个电源带，电源带将延伸到存储器核心的边缘，通过多个连接孔与所述电源环电性连接。存储器结构中，电源环的设计主要会有两层架构，以核心电路为中心，向外扩展的第一层是接地环(VSS)，再向外是电源环(VDD)，又因为芯片系统化，存储器核心的排列会尽量靠近芯片边缘，故以图7为例的区块出现，两两紧密排列，在此情形下，存储器可以与邻接的其他存储器重叠电源环的部分，等效为共用电源环70，达成降低面积的目的。
另外，若是电源环具有绝缘环的功效，可全部围绕所述存储器核心，或是仅设置于靠近干扰源的一侧。
实施例三：
上述移除或是共用电源环是减少电源环占用面积的方法，而在另一实施例中，电源环除了是供应内部电源的结构，同时也有作为绝缘环(Guard Ring)的效果，以阻隔外界信号的干扰，如数字信号的干扰，如图8所示的实施例，此例显示有并列的三个已将电源环移除的存储器核心，为了保有原来电源环担任的绝缘作用，在此已移除电源环的存储器核心的外围再加上一圈绝缘环80，用以阻隔外部信号干扰。此处的绝缘环并非一定要围绕存储器区块四周，可全部围绕或是部分围绕的方式设置，如仅设置于接近干扰来源的一侧。
实施例四：
另外有如图9所示的实施例，在相邻的存储器核心形成的区块最外围的几颗存储器(可以不只有图式中的三个存储器核心)，将保留外侧的外围电源环，如图所示，保留最外围的电源环(VDD)与接地环(VSS)，而移除多个存储器核心之间的电源环，此外围的电源环仍可保有绝缘环的作用。而能将各存储器核心相邻部分的电源环移除，而电源与接地的部分则可如上述内缩的方式制作。
另一实施例是为具有绝缘环功效的电源环可仅设置于存储器装置靠近干扰源的一侧。
实施例五：
由于芯片设计时，常将存储器核心设置在边界的部分，上述存储组区块并不会同时受到四个方向的干扰，所以能仅保留会接触到高干扰来源那一侧的电源环，如图10所示，各存储器核心101，102，103被设置在芯片的右下角，而上方电路型成主要的干扰源，故本发明仅保留下此存储器区块上侧的电源环，以其绝缘的功能阻隔信号干扰，而此存储器区块的其他侧则可利用上述内缩的方式制作，或是共用电源环。
除了以上各实施例之外，电源环、绝缘环与各存储器核心的配置皆可依照需求排列与制作，主要目的是要达到本发明通过减少电源环使用面积的方式节省整体芯片的使用面积。
综上所述，本发明为一种减少电源环使用面积的内嵌存储器装置，利用电源环内缩达到移除电源环使用面积，或是通过与邻接装置共用电源环的方式减少使用面积，以达到减少存储器装置使用面积的目的，同时节省整体芯片的面积。
以上所述仅为本发明的较佳可行实施例，非因此局限本发明的权利要求，故凡运用本发明说明书及图示内容所作的等效结构变化，均同理包含于本发明的范围内。

Claims (10)

1.一种内嵌存储器装置，具有多层结构，通过移除所述存储器装置外围的电源环以减少所述内嵌存储器装置在芯片中的面积，其特征在于，所述内嵌存储器装置至少具有一个存储器核心以及多个电源带，所述多个电源带是设置于所述存储器核心最上层的金属层上，所述电源带位置从所述存储器核心的边缘向内延伸，通过多个连接孔与其他层电性连接，并作为所述内嵌存储器所属的电源端与接地端。
2.如权利要求1所述的内嵌存储器装置，其特征在于，所述的存储器核心外围还包括一绝缘环，环绕所述内嵌存储器以阻挡电信干扰。
3.如权利要求1所述的内嵌存储器装置，其特征在于，所述的存储器核心外围还包括一部分环绕的绝缘环，设置于邻近一干扰源的一侧。
4.一种内嵌存储器装置，具有多层结构，通过共用电源环的方式减少所述内嵌存储器装置在芯片中的面积，其特征在于，所述内嵌存储器装置具有多个存储器核心，所述多个存储器核心相邻接的部分具有一共用电源环，并于所述多个存储器核心的最外围设置一外围电源环，所述共用电源环、所述外围电源环与多个电源带设置于同一层金属层上，所述电源带延伸到所述存储器核心的边缘，通过多个连接孔与所述电源环电性连接。
5.如权利要求4所述的内嵌存储器装置，其特征在于，所述的外围电源环围绕或是部分围绕所述存储器核心。
6.如权利要求4所述的内嵌存储器装置，其特征在于，所述的外围电源环部分围绕所述存储器核心靠近一干扰源的一侧。
7.一种内嵌存储器装置，通过移除芯片中相邻接存储器核心的间的电源环的方式减少所述芯片面积的使用，其特征在于，所述内嵌存储器装置包括有多个存储器核心，而各存储器核心具有多层结构，于所述多个存储器核心的最外围设置一外围电源环，并移除所述多个存储器核心之间的电源环，所述外围电源环与多个电源带设置于同一层金属层上，所述电源带延伸到所述存储器核心的边缘，通过多个连接孔与所述电源环电性连接。
8.如权利要求7所述的内嵌存储器装置，其特征在于，所述的外围电源环围绕或是部分围绕所述存储器核心。
9.如权利要求7所述的内嵌存储器装置，其特征在于，所述的外围电源环部分围绕所述存储器核心靠近一干扰源的一侧。
10.如权利要求7所述的内嵌存储器装置，其特征在于，所述的已移除电源环的所述多个存储器核心相邻部分，其中形成内缩于所述存储器核心的电源带取代已移除的电源环。
CN200810087929A 2008-03-25 2008-03-25 减少电源环使用面积的内嵌存储器装置 Pending CN101546592A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810087929A CN101546592A (zh) 2008-03-25 2008-03-25 减少电源环使用面积的内嵌存储器装置
US12/182,412 US20090244948A1 (en) 2008-03-25 2008-07-30 Embedded memory apparatus with reduced power ring area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810087929A CN101546592A (zh) 2008-03-25 2008-03-25 减少电源环使用面积的内嵌存储器装置

Publications (1)

Publication Number Publication Date
CN101546592A true CN101546592A (zh) 2009-09-30

Family

ID=41116946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810087929A Pending CN101546592A (zh) 2008-03-25 2008-03-25 减少电源环使用面积的内嵌存储器装置

Country Status (2)

Country Link
US (1) US20090244948A1 (zh)
CN (1) CN101546592A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8495547B2 (en) * 2009-11-11 2013-07-23 International Business Machines Corporation Providing secondary power pins in integrated circuit design
JP6617394B2 (ja) * 2015-12-18 2019-12-11 ローム株式会社 半導体装置
US11908538B2 (en) * 2020-02-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structures and power routing for integrated circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529436B1 (en) * 2001-04-26 2003-03-04 Lsi Logic Corporation Supply degradation compensation for memory self time circuits
WO2005024910A2 (en) * 2003-09-09 2005-03-17 Robert Eisenstadt Apparatus and method for integrated circuit power management
CN101546763B (zh) * 2008-03-24 2010-12-22 扬智科技股份有限公司 内嵌存储器装置及制程方法

Also Published As

Publication number Publication date
US20090244948A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
US7561407B1 (en) Multi-segment capacitor
CN101335255B (zh) 一种集成电路结构
US7471500B1 (en) Multi-segment parallel wire capacitor
CN102246305A (zh) 改善的rf cmos晶体管设计
JP7093020B2 (ja) 半導体集積回路装置
US7786566B2 (en) Semiconductor integrated circuit
US9136267B2 (en) Standard cell global routing channels over active regions
CN103681471B (zh) 具有双重图案化金属层结构的位格
CN101546592A (zh) 减少电源环使用面积的内嵌存储器装置
US20090189241A1 (en) Using floating fill metal to reduce power use for proximity communication
JP6597628B2 (ja) 半導体集積回路装置
CN101154658B (zh) 有数个模块单元的芯片和有数个功能区块的存储器芯片
US8598631B2 (en) Semiconductor integrated circuit chip and layout method for the same
JP6875642B2 (ja) 半導体チップおよびこれを備えた半導体装置
WO2010100682A1 (ja) 半導体集積回路装置
KR101189833B1 (ko) Ｒｆ 회로를 포함하는 디스플레이용 단말 장치
CN111934684A (zh) 一种缓冲器、时钟网格电路和信号驱动方法
JPWO2004068577A1 (ja) 半導体装置
CN101789779B (zh) 减少数字电路区块供应电压降的方法及其布局结构
CN104617084A (zh) 具有提供偏移互连的接口的堆叠式存储器
JP2008305946A (ja) チップレイアウト設計方法および共通ライブラリセル
JP2006210678A (ja) 半導体集積回路装置およびそのレイアウト設計方法
US8726221B2 (en) Topology density aware flow (TDAF)
CN102918644A (zh) 半导体装置
US8912656B2 (en) Integrated circuit package and physical layer interface arrangement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090930