CN101540825A - 高帧频高分辨率cmos成像系统 - Google Patents

Abstract

本发明高分辨率高帧频成像系统，包括镜头、CMOS摄像机和计算机，CMOS摄像机包括高速CMOS传感器芯片、缓冲与电源单元、CPLD控制单元、地址与数据总线单元和高速存储单元，通过采用高速高分辨率CMOS芯片实现了CMOS摄像机1280×1024的分辨率，通过采用高速图像存储单元实时存储高帧频图像数据，具有高分辨率和高速图像数据存储的优点；另外，本发明在全分辨(1280×1024)时可以达到500帧/秒的工作速度，在ROI方式工作时帧频可以达到10000帧/秒以上(分辨率小于51×1280时)，两种工作方式可以通过选择系统模式实现，使用简单方便。

Description

高帧频高分辨率CMOS成像系统

技术领域

本发明涉及一种高帧频高分辨率成像系统，尤其涉及一种具有图像存储功能的高分辨率高帧频成像系统。

背景技术

高帧频成像系统可以很好反映出研究对象的细节运动过程，从而获得一些有价值的信息，在碰撞试验研究、等离子体物理研究、爆炸现象研究、战场侦查等领域有广泛应用。要获得高速影像，一般采用两种途径，一种是通过精确同步控制技术，拍摄感兴趣时间发生时刻的单帧图像。另一种是在连续的胶片或底片上，以非常高的速度进行曝光，记录时间发生的全过程。利用胶片作为记录介质的方式就是高速摄影方式。除少数对于空间分辨率要求极高的应用外，目前发展的CCD(Charge Coupled Device，电荷耦合器件)、CMOS(Complementary Metal-Oxide-Semiconductor，互补型金属氧化物)数字式图像采集技术已经成为主流来代替胶片进行图像数据的获取。

目前，摄像机的关键光学器件有CCD与CMOS两种，高分辨率的以CMOS为主流，高灵敏度的以CCD为主流。CCD器件比CMOS器件的量子效率高，并比CMOS器件更容易做到100％填充，因而CCD具有更高的灵敏度，但CCD在电荷输出时都需要经过一个“放大器”或几个“放大器”(单端口输出与多端口输出)，大大制约了其工作速度，影响帧频的提高。CMOS器件的每个成像单元都有自己的转换输出电路，直接输出数字化图像数据，可以极大的提高数据输出速度并简化视频处理电路，适于高分辨率高帧频成像系统的应用。

高帧频成像系统的海量数据存储与采集一直是设计的技术瓶颈。对于500帧以上的高速成像系统，它要求在2ms以内处理一整帧的图像数据，在分辨率大于1000×1000时，其数据量超过5Gbps，实时处理难度很大，需要采用其它方法。目前市场上的高帧频摄像机的图像数据采集一般是先采用高速海量数据缓存单元对图像数据进行缓存，而后通过计算机慢速采集，最后进行处理显示的方法完成的，这种方法原理简单，虽不能实时处理高帧频图像，对于高分辨率高速成像系统是唯一可行的方法。

发明内容

为解决现有高帧频摄像机的分辨率不高且海量数据无法实时处理的问题，本发明利用高分辨率CMOS图像传感器建立高帧频成像系统，利用高速图像存储单元实时存储高帧频高分辨率图像数据，从而提供一种具有全分辨、帧频达到500帧/秒的高帧频高分辨率CMOS成像系统。

本发明的技术解决方案是：

一种高帧频高分辨率CMOS成像系统，包括镜头、CMOS摄像机和计算机，其特点在于：所述CMOS摄像机包括高速CMOS传感器芯片、缓冲与电源单元、CPLD控制单元、地址与数据总线单元、高速存储单元，所述CPLD控制单元产生驱动时序用于驱动高速CMOS传感器芯片，所述CPLD控制单元产生同步控制信号用于控制缓冲与电源单元和地址与数据总线单元的数据传输，所述CPLD控制单元用于控制高速存储单元的存储阵列数据端口状态；所述高速CMOS传感器芯片产生的数字图像数据送入缓冲与电源单元，所述缓冲与电源单元用于将缓冲后的数字图像数据送入地址与数据总线单元，所述地址与数据总线单元用于将缓冲与电源单元送来的数字图像数据传输到高速存储单元；所述缓冲与电源单元用于将220V交流电源变为5V直流电源后向高速CMOS传感器芯片供电；所述地址与数据总线单元包括地址总线和数据总线，所述地址总线用于对高速存储单元进行寻址从而进行读写的操作，所述数据总线用于连接计算机和CMOS摄像机以及传输数字图像数据和同步控制信号；所述高速存储单元用于CMOS成像单元输出数据的高速存储，其写时序由控制单元产生，其读时序由计算机软件进行配置产生。

上述高速CMOS传感器芯片可采用高速CMOS传感器器件PB-MV13；CPLD控制单元为CPLD器件XC95144XL；高速存储单元为SRAM器件61LV12816-15存储阵列；缓冲单元为74LVTH16244芯片。

本发明所具有的优点：

1、本发明通过采用高速高分辨率CMOS芯片实现了高帧频CMOS摄像机的高分辨率，分辨率为1280×1024，解决了高帧频摄像机分辨率较低的难题，使高分辨率高速图像诊断成为可能。

2、本发明在全分辨(1280×1024)时可以达到500帧/秒的工作速度，在ROI方式工作时帧频可以达到10000帧/秒以上(分辨率小于51×1280时)，帧频与分辨率有关，为1024÷垂直分辨率×500帧/秒，例如，在分辨率为1280×128时，帧频为1024÷128×500＝4000帧/秒。两种工作方式可以通过选择系统模式实现，使用简单方便。

3、通过采用高速图像存储单元实时存储高帧频图像数据，解决了高速图像数据存储的困难，并设计了易于扩展功能的接口，可根据需要设计不同功能的高帧频高分辨率CMOS摄像机，如外部同步触发，曝光时间选择，窗口区域选择等，具有更好的使用灵活性。

附图及其说明

附图1是本发明高帧频高分辨率CMOS成像系统的总体结构示意图；

附图2是本发明CMOS摄像机的电路结构示意图；

其中：1-镜头，2-CMOS摄像机，21-高速CMOS传感器芯片，22-缓冲与电源单元，23-CPLD控制单元，24-地址与数据总线单元，241-数据总线，25-高速存储单元，3-电源接口，5-计算机。

具体实施方式

本发明高帧频高分辨率CMOS成像系统参见附图1，包括镜头、CMOS摄像机、计算机及系统软件组成，镜头与CMOS摄像机连接，220V电源通过电源接口3与CMOS摄像机2连接以提供电源，图像数据通过数据总线241与计算机5相连，把图像数据传输到计算机5，计算机通过数据采集卡采集所需要的图像数据。CMOS摄像机的结构参见附图2，包括高速CMOS传感器芯片、缓冲与电源单元、CPLD控制单元、地址与数据总线单元、高速存储单元。高速CMOS传感器芯片是系统的成像部件，它是系统的“眼睛”，能够捕获高速运动物体的图像，其电路输出为数字信号图像数据。CPLD控制单元23是系统的“大脑”，由它协调整个成像系统的工作。高速存储单元25主要由静态存储器SRAM与缓冲电路组成，它负责记录高速CMOS传感器芯片21输出的图像数据，为计算机采集、处理图像数据做准备。计算机内设置有数据采集卡与采集接口电路，其完成对高速存储单元存储的图像数据的采集与传输控制指令的工作。系统软件完成对硬件电路控制并把数据采集卡与采集接口电路采集到的数据进行处理与显示，重现成像单元捕获的图像。

高速CMOS传感器芯片由CMOS图像传感器、控制电路、电源和外围电路组成，其中CMOS图像传感器使用原PhotoBit公司的高速CMOS传感器器件PB-MV13，它能提供500fps(frame per second)的工作速度，具有高速、高分辨率和高速图像采集能力；其驱动时序由CPLD控制单元产生；控制电路由Xilinx公司的CPLD器件XC95144XL-10构成，电源采用TI公司的UCC383提供3.3V的标准数字与模拟电源，用以提供CMOS图像传感器所需的电源，外围电路提供CMOS传感器的电气连接、数据输出接口和控制信号接口，构成成像单元的硬件结构。

CPLD控制单元的CPLD器件采用Xilinx公司的XC95144XL器件，时序软件利用Xilinx ISE8.1编写。图像传感器产生的数字图像数据经缓冲单元传输至地址与数据总线单元，在控制单元的控制下传输到高速存储单元。

缓冲与电源单元的缓冲电路采用TI公司的74LVTH16244芯片，由控制单元进行同步控制，主要作用为减少数据总线及后端电路对CMOS传感器的冲击与影响，达到保护图像传感器的目的；缓冲与电源单元的电源电路使用220V交流输入开关电源模块，输出为5V直流电源，经滤波后提供给CMOS摄像机。

地址与数据总线单元包括地址总线与数据总线，地址总线用于对高速存储单元进行寻址从而进行读写的操作，数据总线主要用于传输图像数据与同步控制信号，同时计算机也通过数据总线与CMOS摄像机相连。

高速存储单元由存储器、同步控制电路与外围电路组成；高速存储单元采用ISSI公司SRAM器件61LV12816-15组成存储阵列完成对高速CMOS传感器芯片输出数据的存储。存储阵列数据端口与数据总线相连，通过控制单元控制其端口状态。存储单元的写时序由控制单元产生，读时序通过计算机软件进行配置产生。

采集软件采用VC++编写，具有以下几个功能：1.传输计算机指令到采集单元，对系统硬件进行控制；2.配置数据采集卡，采集处理SRAM存储的数据；3进行简单的图像处理与分析；4.对所采集数据的硬盘存储与图像恢复显示。

Claims (2)

1、一种高帧频高分辨率CMOS成像系统，包括镜头(1)、CMOS摄像机(2)和计算机(5)，其特征在于：所述CMOS摄像机(2)包括高速CMOS传感器芯片(21)、缓冲与电源单元(22)、CPLD控制单元(23)、地址与数据总线单元(24)、高速存储单元(25)，所述CPLD控制单元(23)产生驱动时序用于驱动高速CMOS传感器芯片(21)，所述CPLD控制单元(23)产生同步控制信号用于控制缓冲与电源单元(22)和地址与数据总线单元(24)的数据传输，所述CPLD控制单元(23)用于控制高速存储单元(25)的存储阵列数据端口状态；所述高速CMOS传感器芯片(21)产生的数字图像数据送入缓冲与电源单元(22)，所述缓冲与电源单元(22)用于将缓冲后的数字图像数据送入地址与数据总线单元(24)，所述地址与数据总线单元(24)用于将缓冲与电源单元(22)送来的数字图像数据传输到高速存储单元(25)；所述缓冲与电源单元(22)用于将220V交流电源变为5V直流电源后向高速CMOS传感器芯片(21)供电；所述地址与数据总线单元(24)包括地址总线和数据总线(241)，所述地址总线(242)用于对高速存储单元(25)进行寻址从而进行读写的操作，所述数据总线(241)用于连接计算机(5)和CMOS摄像机(2)以及传输数字图像数据和同步控制信号；所述高速存储单元(25)用于CMOS成像单元输出数据的高速存储，其写时序由控制单元产生，其读时序由计算机软件进行配置产生。

2、根据权利要求1所述的成像系统，其特征在于：所述高速CMOS传感器芯片(21)采用高速CMOS传感器器件PB-MV13；CPLD控制单元(23)为CPLD器件XC95144XL；高速存储单元为SRAM器件61LV12816-15存储阵列；缓冲单元为74LVTH16244芯片。

Images