CN101534172B

CN101534172B - 一种中国移动多媒体广播中解比特交织的实现装置和方法

Info

Publication number: CN101534172B
Application number: CN200910133862A
Authority: CN
Inventors: 曾文雯; 曾代兵; 黄智�; 陈冬
Original assignee: ZTE Corp
Current assignee: Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2012-09-05
Anticipated expiration: 2029-03-27
Also published as: CN101534172A

Abstract

本发明公开了一种中国移动多媒体广播中解比特交织的实现装置，包括控制模块，地址变换模块和单口RAM，其中：控制模块根据上次数据读取或写入的方向，判断当前数据的写入或读取的方向，并将读写方向告知地址变换模块；地址变换模块根据控制模块发来的读写方向计算数据写入或读出单口RAM的地址；单口RAM根据地址变换模块给出的地址进行数据写入或读出。本发明还公开了一种中国移动多媒体广播中解比特交织的实现方法，通过采用本方法可减小硬件面积，有效的提高RAM利用率，最终实现成本控制。

Description

一种中国移动多媒体广播中解比特交织的实现装置和方法

技术领域

本发明涉及解比特交织技术，具体涉及一种CMMB解比特交织的实现装置和方法。

背景技术

中国移动多媒体广播CMMB(China Mobile Multimedia Broadcasting)手机电视标准在近年来被广泛的运用，解比特交织是信道编码不可缺部分。在CMMB手机电视标准规范中，广播信道物理层带宽B_f有两种，包括2MHz和8MHz。它们对应的比特交织器参数分别为(192，144)和(384，360)。比特交织技术在写入交织器时，LDPC编码后的二进制数据按从上到下顺序依次写入每一行，每行144或360个数据，按顺序写满整个交织器。读出交织器时，数据从左到右按列输出，即每列192或384个二进制数据按从上至下顺序读出。如图1所示，数据a₀，a₁，a₂...按顺序从左至右，然后从上至下填满交织器；填满后，按顺序从上至下，然后从左至右读出数据。

在CMMB系统的接收端，由于数据在发送端先通过低密度奇偶校验(LDPC)编码后再进行比特交织，因此，在接收数据后必先解比特交织后再进行LDPC译码。在解比特交织时，其交织器参数值保持不变，也就是交织器大小仍为(192，144)或(384，360)。已知在发送端比特交织是按列输出数据，每列192或384个数据。在接收端做解比特交织时，数据需按列写入，即从上至下纵向写入192或384个接收数据，再按顺序从左至右横向写满。如图2所示，根据标准规定解交织时，数据需按行读出，即从上到下顺序读取每行144或360个数据。然后按标准规定输出9216个数据给LDPC译码模块做译码处理。也就是说，接收端的解比特交织与发送端的比特交织写入读出数据顺序是相对应的。

为了方便快捷实现实时数据输出，一般在硬件实现中，解比特交织采用单口乒乓PINGPONG RAM作为交织器，不需要对读写方向进行特别处理，按照标准规定的写入和读出数据的顺序即可完成解比特交织。如图3所示，此PINGPONG RAM的面积相当于2个单口RAM，因而在接收端的硬件实现上耗费较大面积，RAM利用率较低。

发明内容

为解决目前硬件耗费面积大，RAM利用率低的问题，本发明主要目的在于提供一种CMMB中解比特交织的实现装置和方法。

为达到上述目的，本发明的技术方案是这样实现的：

一种中国移动多媒体广播中解比特交织的实现装置，包括控制模块，地址变换模块和单口RAM，其中：

控制模块根据前一次数据读取或写入的方向，判断当前数据的写入或读取的方向，并将读写方向告知地址变换模块；

地址变换模块根据控制模块发来的读写方向计算数据写入或读出单口RAM的地址；

单口RAM根据地址变换模块给出的地址进行数据写入或读出。

一种中国移动多媒体广播中解比特交织的实现方法，包括如下步骤：

步骤1：根据前一次数据读取或写入的方向，判断当前数据写入或读取的方向；

步骤2：根据读写方向计算数据写入或读出单口RAM的地址；

步骤3：单口RAM根据上述地址进行数据写入或读出。

其中，该方法进一步包括：当读写方向有变化时，新的读写地址为第一行第一列。

其中，该方法进一步包括：当读写方向没有变化时，遵照如下编码规则计算数据写入或读出RAM的地址：

如果数据写入方向为横向，RAM的地址使列号递加，加至大小为Mb后行号加1，以此类推写入Ib行；当写入方向为纵向时，RAM的地址使行号递加，加满Mb后再列号递加，以此类推写满Ib列；

数据读出方向为横向时，列号递加加至Ib后，行号加1，以此类推读出Mb行；数据读出方向为纵向时，行号递加加至Ib后，列号加1，以此类推读出Mb列。

本发明通过在横纵方向都用于写入数据，从而复用单口RAM完成解比特交织任务。数据写入方向为纵向，则数据读取方向为横向，反之亦可实现解比特交织，即横向写入，数据纵向读出。采用本发明方案可减小硬件面积，有效的提高RAM利用率，最终实现成本控制。

附图说明

图1为比特交织示意图

图2为解比特交织示意图

图3为PINGPONG RAM解比特交织原理图

图4为384×384单口RAM结构图

图5为本发明解比特交织的实现装置

图6为本发明解比特交织的实现方法

具体实施方式

下面结合具体实施方式对本发明作进一步的描述。

如图5所示，本发明提供一种解比特交织的实现装置，实现数据量为(Mb×Ib)的解比特交织，包括控制模块，地址变换模块和单口RAM，其中：控制模块根据前一次数据读取或写入的方向，判断当前数据的读取或写入的方向，并将读写方向告知地址变换模块。地址变换模块根据控制模块发来的读写方向计算数据写入或读出单口RAM的地址。单口RAM根据地址变换模块给出的地址进行数据写入或读出。

其中数据读取或写入的方向由纵向变为横向，或由横向变为纵向，则认为是当前数据读写方向与前一次不同，即读写方向有变化，而且只有Mb×Ib个数据都被读完或写完一次才会发生变化。

本发明只使用了一个单口RAM，且当前写入及写满后下一次写入方向不同，因此，数据写入RAM中的地址也会产生相应的变化，读写方向由控制模块控制，地址变换模块完成RAM中具体地址的变换。读出数据地址同样由地址变换模块完成。

如果使用大小为(Mb×Ib)的交织器进行解交织，其中Mb＞Ib，本发明优选采用地址深度为Mb×Mb的单口RAM，存入数据量仍然为Mb×Ib。例如使用(384，360)大小解交织器进行解交织，本发明优选采用地址深度为384×384的单口RAM，存入数据量仍然为384×360。每输出9216个数据为一组，输出给线性LDPC译码计算，384×360个数据可提供15组译码数据。

本发明通过在横纵方向都用于写入数据，即写入Mb(例如384)作为一行或者一列，然后读出Ib(例如360)作为一行或一列，从而通过复用单口RAM完成解比特交织任务。当数据写入方向为纵向Mb(例如384)个，则数据读取方向为横向Ib(例如360)个，由于用的是Mb×Mb的RAM，方向反之亦可实现解比特交织，即横向写入Mb个，数据纵向读出Ib个。以下为了更好的解释本发明，对RAM大小为384×384的情况具体说明。如图4所示为384×384单口RAM结构图。

本发明提供一种解比特交织的实现方法，如图6所示，具体包括如下步骤：

控制模块负责判断前一次数据和当前数据读取写入的顺序。只有Mb×Ib个数据都被读/写完一次才会发生变化。例如前一次Mb×Ib个数据为纵读，则当前变化为横读，前一次Mb×Ib个数据为横读，则当前变化为纵读，前一次Mb×Ib个数据为纵写，则当前变化为横写，前一次Mb×Ib个数据为横写，则当前变化为纵写。重复循环，以达到复用单个单口RAM的功能。

另外，还可以通过控制模块监测到384×360个数据完成写入或读出RAM后，发出完成信号给地址变换模块，地址变换模块亦可通过完成信号得知读写方向有变化，从而选择下次写入或读出的具体的地址编码方式。

步骤2：根据读写方向计算数据写入或读出单口RAM的地址；

如果读写方向有变换，则新的读写地址为第一行第一列。如果读写方向无变换，按编码规则计算数据写入或读出RAM的地址。具体如下：

首先把RAM的地址用行列号表示，则RAM的总地址为384×384个。写入时，地址变换的编码规则是：如果数据写入方向为横向，RAM的地址通过编码使得列号递加，加至384后行号加1，以此类推写入360行；当写入方向为纵向时，RAM的地址通过编码使得行号递加，加满384后再列号递加，以此类推写满360列。读出时，地址变换的编码规则是：读出方向为横向时，列号递加加至360后，行号加1，以此类推读出384行；读出方向为纵向时，行号递加加至360后，列号加1，以此类推读出384列。

步骤3：单口RAM根据上述地址进行数据写入或读出；

RAM首次按顺序写满后，数据等待输出，亦可在首次写入到360列第一个数之后数据即384×359+1＝137857或者写入到360列第137858～138239之间任一个数据时，就可以开始准备读出数据。

由于LDPC每次接收9216个数据做译码运算，因此，在数据读出时要控制输出满9216时为一个组输出给LDPC做线性译码计算。这个计数控制可以由LDPC或者控制模块完成。

当不断的有需要读取或写入的数据时，重复步骤1～3。

为了让解比特交织实现实时输出，即每个时钟必有输出，可根据需求在RAM的前端加入一个输入缓存模块，后端加一个输出缓存模块，也可以只在前端或后端加一个足够大的缓存，大小根据星座映射输出数据量设定。

标准中说明解软映射每次会输出10440个数据，最简单的设置就是加入一个10440的FIFO在RAM后面，缓存写出数据。而由于LDPC译码每次只接收9216个数据，且译码完成后再接收新的数据，计算得每次有10440-9216＝1224个数据冗余。如果后续的LDPC译码足够快能够及时接收下一次9216个数据，此处不会产生冗余数据堆积。

也可以在RAM前后都加缓存：当原有数据在RAM中未被读出，也就是RAM中无空间写入数据时，前端缓存用于存储新数据以等待RAM有空缺后输入。当加入前端缓存后，控制模块可判断RAM是否为有空间：如果有空间写入，数据按照地址变换模块产生的地址写入RAM，否则，暂存储在前端缓存模块。同理，在输出时，为了在每个时钟周期都有数据输出，后端缓存用于存储未能及时输出的数据，以满足实时输出要求。

通过采用本发明的解比特交织的实现装置和方法，解比特交织时所使用的RAM面积，最少可达到减小40％面积的效果，有效的提高RAM利用率，最终实现成本控制。由于输入/输出缓存模块为可选模块，大小根据前端解软映射输出数据量、其速度和LDPC译码速递而定，此处应根据实际情况而定。由于采用单384×384RAM，而原有PINGPONG RAM面积相当于两个384×360，对比得384×384RAM只占原有PINGPONG RAM面积的53％，去除缓存所耗费的面积，现有方法可减少约40％左右的面积。同理，(192，144)的解交织办法可类推，操作时使用地址深度为192×192的RAM，步骤不变。

本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种中国移动多媒体广播中解比特交织的实现装置，其特征在于，包括控制模块，地址变换模块和单口RAM，其中：

单口RAM根据地址变换模块给出的地址进行数据写入或读出；

其中，当读写方向有变化时，新的读写地址为第一行第一列；当读写方向没有变化时，地址变换模块计算数据写入或读出RAM的地址时，遵照如下编码规则：

2.如权利要求1所述的装置，其特征在于，还包括输入缓存模块或输出缓存模块。

3.如权利要求1所述的装置，其特征在于，还包括输入缓存模块和输出缓存模块。

4.如权利要求2或3所述的装置，其特征在于，控制模块判断RAM是否有空间，如果有，则数据按照地址变换模块所产生的地址写入RAM；否则，暂存储在输入缓存模块。

5.如权利要求2或3述的装置，其特征在于，RAM数据读出后如不能被及时处理，则暂存储在输出缓存模块。

6.如权利要求1所述的装置，其特征在于，进行解比特交织的数据大小为(Mb×Ib)时，单口RAM地址深度为Mb×Mb。

7.如权利要求1所述的装置，其特征在于，每次Mb×Ib个数据完成写入或读出RAM后，控制模块发出完成信号给地址变换模块，地址变换模块通过完成信号得知读写方向有变化。

8.一种中国移动多媒体广播中解比特交织的实现方法，包括如下步骤：

步骤2：根据读写方向计算数据写入或读出单口RAM的地址；

步骤3：单口RAM根据上述地址进行数据写入或读出；

其中，当读写方向有变化时，新的读写地址为第一行第一列；当读写方向没有变化时，遵照如下编码规则计算数据写入或读出单口RAM的地址：

9.如权利要求8所述的方法，其特征在于，判断当前数据的写入或读取方向的原则为：前一次Mb×Ib个数据为纵读，则当前变化为横读，前一次Mb×Ib个数据为横读，则当前变化为纵读，前一次Mb×Ib个数据为纵写，则当前变化为横写，前一次Mb×Ib个数据为横写，则当前变化为纵写。