CN101499317B - 存储器装置以及数据读取方法 - Google Patents
存储器装置以及数据读取方法 Download PDFInfo
- Publication number
- CN101499317B CN101499317B CN2008100093000A CN200810009300A CN101499317B CN 101499317 B CN101499317 B CN 101499317B CN 2008100093000 A CN2008100093000 A CN 2008100093000A CN 200810009300 A CN200810009300 A CN 200810009300A CN 101499317 B CN101499317 B CN 101499317B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- data
- logic level
- storage arrangement
- general data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000003550 marker Substances 0.000 claims description 45
- 238000012423 maintenance Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
一种存储器装置。一存储器阵列具有多个存储器页面单元，其中，存储器页面单元包括主要数据以及对应于主要数据的附属数据，以及附属数据包括多个标记位。一判断电路根据多个标记位产生判断位。一数据读取电路根据判断位取得主要数据的信息。
Description
技术领域
本发明涉及一种存储器装置，特别是涉及一种具有奇数个标记位的与非闪存(NAND flash)。
背景技术
一般而言，NAND闪存所存储的数据可分为主要数据以及标记数据，其中，标记数据为主要数据的附属数据。举例来说，附属数据可以是错误校正码(Error Correction Code)或是存储器损坏标记等，其中，附属数据是由制造商根据实际应用而设计。
在经过晶片测试(wafer-sort)之后，闪存需要额外的冗余电路(redundancy circuit)来取代存储器内损坏的存储单元，以便NAND闪存能正常操作。举例来说，Park在美国专利第5694359号提供一种快闪存储单元装置，其具有修护电路可使用备用单元(spare cell)来取代主要存储单元阵列的损坏单元。
相较于主要数据，虽然附属数据所使用到的存储单元占整体存储器阵列的极小部分，然而损坏的附属数据亦需要额外的冗余电路来进行修护。
发明内容
本发明提供一种存储器装置，包括：一存储器阵列，具有多个存储器页面单元，其中，上述存储器页面单元包括一主要数据以及对应于上述主要数据的一附属数据，以及上述附属数据包括多个标记位；一判断电路，用以根据上述多个标记位产生一判断位；以及一数据读取电路，用以根据上述判断位取得上述主要数据的信息。
再者，本发明提供一种数据读取方法，包括：从一存储器阵列读取一存储器数据，其中，上述存储器数据包括一主要数据以及对应于上述主要数据的一附属数据，且上述附属数据包括多个标记位；根据上述多个标记位产生一判断位；以及根据上述判断位取得上述主要数据的信息。
附图说明
图1示出了根据本发明一实施例所述的存储器装置；
图2A示出了根据本发明一实施例所述的页面所存储的数据；
图2B示出了根据本发明另一实施例所述的页面所存储的数据；以及
图3示出了根据本发明一实施例所述的数据读取方法。
附图符号说明
100～存储器装置 110～存储器阵列
120～页面缓冲器 130～判断电路
140～数据读取电路 b1-b5～标记位
D1～主要数据 D2～附属数据
D3～判断数据 S302-S306～步骤。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
实施例：
图1示出了根据本发明一实施例所述的存储器装置100。存储器装置100包括存储器阵列110、页面缓冲器120、判断电路130以及数据读取电路140。如图1所显示，存储器阵列110为具有多电平存储单元的NAND闪存，并可划分成多个页面单元，例如页面111、页面112...等。在存储器阵列110中，每个页面所存储的数据可包括主要数据以及对应于主要数据的附属数据，其中，附属数据为多个字元的数据。当数据读取电路140对存储器阵列110进行读取时，对应于读取位置的页面的主要数据D1以及附属数据D2会先传送至页面缓冲器120。接着，判断电路130可根据页面缓冲器120内的附属数据D2产生判断数据D3，其中，判断数据D3为一位数据。最后，数据读取电路140从页面缓冲器120接收主要数据D1，并根据判断数据D3而取得主要数据D1的信息，例如判断数据D3可指示主要数据D1为一位数据或是两位数据。举例来说，两位数据“00”与“01”可视为一位数据“0”与“1”。
在本发明实施例中，附属数据由奇数个标记位(flag bit)所组成。图2A示出了根据本发明一实施例所述的页面所存储的数据200。数据200包括主要数据D1以及附属数据D2，其中，附属数据D2无损坏情况发生。在图2A中，主要数据D1为两位数据而附属数据D2是由五个标记位b1-b5所组成。当标记位为“1”时，主要数据D1为两位数据，而当标记位为“0”时，主要数据D1为一位数据。当对存储器阵列内对应的页面执行编程附属数据D2时，由于主要数据D1为两位数据，全部的标记位b1-b5将编程为“1”。因此，如图2A所显示，当附属数据D2无损坏发生时，全部的标记位皆具有相同的逻辑电平。因此，当判断电路130读取图2A中的附属数据D2时，判断电路可根据标记位b1-b5而得到附属数据D2内全部标记位皆为“1”。接着，判断电路会产生逻辑电平为“1”的判断位。然后，数据读取电路140可根据逻辑电平为“1”的判断位而得知主要数据D1为两位数据。
另一方面，图2B示出了根据本发明另一实施例所述的页面所存储的数据250。数据250包括主要数据D1以及附属数据D2，其中，附属数据D2有损坏情况发生。在此实施例中，损坏的存储单元无法被编程为“1”。在图2B中，主要数据D1为两位数据而附属数据D2是由五个标记位b1-b5所组成，其中，标记位b3与标记位b4有损坏情况发生。在此实施例中，对附属数据D2执行编程以指示主要数据D1为两位数据时，会无法将逻辑电平“1”编程至标记位b3与b4。因此，如图2B所显示，标记位b1、b2与b5具有相同的逻辑电平“1”，而标记位b3与b4具有相同的逻辑电平“0”。因此，当判断电路130读取图2B中的附属数据D2时，判断电路可根据标记位b1-b5而得到附属数据D2内具有逻辑电平“1”的标记位有三个而具有逻辑电平“0”的标记位有二个。接着，由于逻辑电平为“1”的标记位个数大于逻辑电平为“0”的标记位个数，判断电路130会产生逻辑电平为“1”的判断位。然后，数据读取电路140可根据逻辑电平为“1”的判断位而得知主要数据D1为两位数据。在另一实施例中，当逻辑电平为“0”的标记位个数大于逻辑电平为“1”的标记位个数时，判断电路130会产生逻辑电平为“0”的判断位。
如先前所描述，附属数据D2内的标记位皆被编程为相同的逻辑电平。然而，当存储附属数据D2的少数存储单元损坏时，判断电路130可根据附属数据D2内具有逻辑电平“1”的标记位的个数以及具有逻辑电平“0”的标记位的个数而决定判断位的逻辑电平。因此，当存储附属数据D2的存储单元有损害发生时，闪存不需要额外的冗余电路(例如修护电路、额外的存储单元)来取代存储器内损坏的存储单元。在本发明一实施例中，存储附属数据D2的存储单元亦可不需要经过晶片测试。
图3示出了根据本发明一实施例所述的数据读取方法。首先，在步骤S302中，页面缓冲器从存储器阵列(例如具有多电平存储单元的NAND闪存)读取存储器数据，其中，存储器数据包括主要数据与附属数据。附属数据包括多个标记位，其中，标记位为奇数个。接着，在步骤S304中，判断电路根据多个标记位产生一位的判断数据(即判断位)。判断电路可根据附属数据内具有逻辑电平“1”的标记位的个数以及具有逻辑电平“0”的标记位的个数而决定判断位的逻辑电平。最后，在步骤S306中，数据读取电路接收主要数据，并根据判断位取得主要数据的信息。在一实施例中，判断位指示主要数据的位长度。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
Claims (17)
1.一种存储器装置，包括：
一存储器阵列，具有多个存储器页面单元，其中，上述存储器页面单元包括一主要数据以及对应于上述主要数据的一附属数据，以及上述附属数据包括多个标记位；
一判断电路，用以根据上述多个标记位产生一判断位；以及
一数据读取电路，用以根据上述判断位取得上述主要数据的信息。
2.如权利要求1所述的存储器装置，其中，上述标记位的个数为奇数。
3.如权利要求1所述的存储器装置，还包括一页面缓冲器，耦接于上述存储器阵列以及上述判断电路之间，用以存储对应于上述判断位的上述主要数据以及上述附属数据。
4.如权利要求1所述的存储器装置，其中，上述存储器阵列为一与非闪存。
5.如权利要求4所述的存储器装置，其中，上述存储器阵列具有多电平存储单元。
6.如权利要求5所述的存储器装置，其中，上述主要数据的信息为上述主要数据的位长度。
7.如权利要求1所述的存储器装置，其中，上述标记位具有一第一逻辑电平以及一第二逻辑电平之一。
8.如权利要求7所述的存储器装置，其中，上述判断电路取得上述标记位具有上述第一逻辑电平的一第一位数以及具有上述第二逻辑电平的一第二位数，并根据上述第一位数以及上述第二位数产生上述判断位。
9.如权利要求8所述的存储器装置，其中，当上述第一位数大于上述第二位数时，上述判断位为上述第一逻辑电平，以及当上述第二位数大于上述第一位数时，上述判断位为上述第二逻辑电平。
10.一种数据读取方法，包括：
从一存储器阵列读取一存储器数据，其中，上述存储器数据包括一主要数据以及对应于上述主要数据的一附属数据，以及上述附属数据包括多个标记位；
根据上述多个标记位产生一判断位；以及
根据上述判断位取得上述主要数据的信息。
11.如权利要求10所述的数据读取方法，其中，上述标记位的个数为奇数。
12.如权利要求10所述的数据读取方法，其中，上述存储器阵列是一与非闪存。
13.如权利要求12所述的数据读取方法，其中，上述存储器阵列具有多电平存储单元。
14.如权利要求13所述的数据读取方法，其中，上述主要数据的信息为上述主要数据的位长度。
15.如权利要求10所述的数据读取方法，其中，上述标记位具有一第一逻辑电平以及一第二逻辑电平之一。
16.如权利要求15所述的数据读取方法，还包括取得上述标记位具有上述第一逻辑电平的一第一位数以及具有上述第二逻辑电平的一第二位数，并根据上述第一位数以及上述第二位数产生上述判断位。
17.如权利要求16所述的存储器装置，其中，当上述第一位数大于上述第二位数时，上述判断位为上述第一逻辑电平，以及当上述第二位数大于上述第一位数时，上述判断位为上述第二逻辑电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100093000A CN101499317B (zh) | 2008-02-03 | 2008-02-03 | 存储器装置以及数据读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100093000A CN101499317B (zh) | 2008-02-03 | 2008-02-03 | 存储器装置以及数据读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101499317A CN101499317A (zh) | 2009-08-05 |
| CN101499317B true CN101499317B (zh) | 2011-12-21 |
Family
ID=40946348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100093000A Active CN101499317B (zh) | 2008-02-03 | 2008-02-03 | 存储器装置以及数据读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101499317B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102455979B (zh) * | 2010-10-18 | 2014-08-20 | 英业达股份有限公司 | 受损存储单元的资料保护方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416139A (zh) * | 2001-10-29 | 2003-05-07 | 三菱电机株式会社 | 具有备份存储器块的非易失性半导体存储器 |
| CN1689116A (zh) * | 2003-02-28 | 2005-10-26 | 富士通株式会社 | 闪存以及存储器控制方法 |
-
2008
- 2008-02-03 CN CN2008100093000A patent/CN101499317B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1416139A (zh) * | 2001-10-29 | 2003-05-07 | 三菱电机株式会社 | 具有备份存储器块的非易失性半导体存储器 |
| CN1689116A (zh) * | 2003-02-28 | 2005-10-26 | 富士通株式会社 | 闪存以及存储器控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101499317A (zh) | 2009-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8327230B2 (en) | Data structure for flash memory and data reading/writing method thereof | |
| US8707135B2 (en) | Method and system of dynamic data storage for error correction in a memory device | |
| KR100781952B1 (ko) | 플래시 메모리 내의 결함 관리 방법 | |
| KR100674544B1 (ko) | 메모리 카드 및 반도체 장치 | |
| US8286055B2 (en) | Nonvolatile memory device and method of operating the same | |
| CN101427323B (zh) | 读取非易失性计算机存储器的系统和方法 | |
| JP5366734B2 (ja) | 半導体記憶装置 | |
| US7813186B2 (en) | Flash memory device and programming method thereof | |
| US10936391B2 (en) | Memory management method and storage controller | |
| US20090323417A1 (en) | Semiconductor memory repairing a defective bit and semiconductor memory system | |
| EP1465203A1 (en) | Nonvolatile memory with page copy capability and method thereof | |
| US8161320B2 (en) | Apparatus, memory device controller and method of controlling a memory device | |
| CN1307341A (zh) | 集成电路半导体器件及其内建存储器自修复电路和方法 | |
| KR20120051606A (ko) | 저장 디바이스 내에 에러 데이터를 추적하는 시스템 및 방법 | |
| CN105808371A (zh) | 数据备份与恢复方法、控制芯片及存储装置 | |
| JP2005284700A (ja) | メモリカード | |
| US8539141B2 (en) | Optimized flash memory access method and device | |
| US20190096505A1 (en) | Memory devices having spare column remap storages | |
| CN101499317B (zh) | 存储器装置以及数据读取方法 | |
| US20090161425A1 (en) | Method of determining a flag state of a non-volatile memory device | |
| US8527839B2 (en) | On-the-fly repair method for memory | |
| CN106502839B (zh) | 一种基于汽车BCM Flash的存储方法及系统 | |
| TWI404076B (zh) | 記憶體裝置以及資料讀取方法 | |
| CN210136722U (zh) | 一种存储器 | |
| JP2009163863A5 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: POWERCHIP TECHNOLOGY CORPORATION Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Hsinchu Science Park, Taiwan, China Patentee after: Powerflash Technology Corporation Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerchip Semiconductor Corp. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20190626 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |
|
| TR01 | Transfer of patent right |