CN101483032B

CN101483032B - 控制芯片

Info

Publication number: CN101483032B
Application number: CN2008100010084A
Authority: CN
Inventors: 吴坤泰; 赵晋杰; 纪庆清
Original assignee: Raydium Semiconductor Corp
Current assignee: Raydium Semiconductor Corp
Priority date: 2008-01-10
Filing date: 2008-01-10
Publication date: 2011-06-15
Anticipated expiration: 2028-01-10
Also published as: CN101483032A

Abstract

本发明披露了一种控制芯片，包含有信号处理单元、阻抗元件以及静电放电保护电路。该信号处理单元具有输入端；该阻抗元件具有第一端，该第一端耦接于该控制芯片的信号接脚，并具有第二端，该第二端耦接于该信号处理单元的该输入端；该静电放电保护电路具有端点，该端点耦接于该阻抗元件的该第一端与该控制芯片的该信号接脚之间。

Description

控制芯片

技术领域

本发明涉及控制芯片，尤指一种具有信号处理单元、阻抗元件以及静电放电保护电路，且该阻抗元件的第一端耦接于该控制芯片的信号接脚与该静电放电保护电路的端点，该阻抗元件的第二端耦接于该信号处理单元的输入端的控制芯片。

背景技术

时序控制芯片(timing controller)是液晶显示面板(liquid crystaldisplay panel，LCD panel)的驱动模块中重要的元件之一，其作用在于分别提供给源极驱动器(source driver)与栅极驱动器(gate driver)时脉控制信号以控制源极驱动器与栅极驱动器的运行，使液晶显示面板能正确地显示画面。

在时序控制芯片生产流程的测试过程中，经常发现时序控制芯片的低压差分信号接脚(low voltage differential signal input pin，LVDS input pin)被过电应力(electrical overstress，EOS)烧毁而损坏。请参见图1，图1是典型时序控制芯片100的示意图。如图1所示，时序控制芯片100包含有低压差分信号接脚112、114、静电放电保护电路122、124以及运算放大器130，其中静电放电保护电路122、124均由N沟道金属氧化物半导体场效应晶体管(n-channelmetal oxide semiconductor field effect transistor，NMOS)所组成。请参见图2，图2是图1所示的低压差分信号接脚112、114的电流电压特性曲线图。如图2所示，时序控制芯片100具有临界电压值Vthr(threshold voltage)，当输入低压差分信号接脚112、114的信号的电压值超过该临界电压值时，时序控制芯片100中的电流会急剧地升高而造成时序控制芯片100损坏，举例来说，假设时序控制芯片100的临界电压值是8伏特，当有10伏特的信号输入低压差分信号接脚112或114时，静电放电保护电路122或124以及运算放大器130将会被过大的电流烧毁而造成时序控制芯片100损坏，换句话说，临界电压值Vthr即为时序控制芯片100能承受的最大过电应力。

请参见图3，图3是具有限流电阻的时序控制芯片300的示意图。时序控制芯片300同样包含有低压差分信号接脚312、314、静电放电保护电路322、324以及运算放大器330，此外，时序控制芯片300中还包含有第一限流电阻342以及第二限流电阻344，其中第一限流电阻342耦接于低压差分信号接脚312与运算放大器330的非反相输入端(non-inverting input)之间，第二限流电阻344耦接于低压差分信号接脚314与运算放大器330的反相输入端(inverting input)之间。通过在时序控制芯片300中加入第一、第二限流电阻342、344，可提高时序控制芯片300所能承受的过电应力，然而，由于时序控制芯片300的输入信号的延迟时间(delaytime)主要由静电放电保护电路322、324的寄生电容值所决定，而且静电放电保护电路的寄生电容值通常非常大，造成加入限流电阻的时序控制芯片300具有严重的输入信号延迟时间的问题。

发明内容

因此，本发明的目的之一在于提供一种控制芯片(例如：时序控制芯片)，通过将阻抗元件的一端耦接于该控制芯片与静电放电保护电路，将该阻抗元件的另一端耦接于信号处理单元(例如：运算放大器)，在不影响输入信号延迟时间的情况下以提高该控制芯片的过电应力耐受度。

依据本发明的权利要求，其披露了一种控制芯片。该控制芯片包含：信号处理单元，具有第一输入端与第二输入端；阻抗元件，具有第一端耦接于该控制芯片的信号接脚以及第二端耦接于该信号处理单元的该第一输入端；以及静电放电保护电路，具有端点耦接于该阻抗元件的该第一端与该信号接脚之间。

所述控制芯片的所述信号处理单元是信号放大器。

所述控制芯还包含：第二阻抗元件，串联于所述第一静电放电保护电路且耦接于所述第一阻抗元件与所述第一静电放电保护电路之间。

所述控制芯片还包含：第二阻抗元件，具有第一端耦接于所述控制芯片的第二信号接脚以及第二端耦接于所述信号处理单元的所述第二输入端；以及第二静电放电保护电路，具有一端耦接于所述第二阻抗元件的所述第一端与所述第二信号接脚之间。

所述的控制芯片还包含：第三阻抗元件，串联于所述第一静电放电保护电路且耦接于所述第一阻抗元件与所述第一静电放电保护电路之间；以及第四阻抗元件，串联于所述第二静电放电保护电路且耦接于所述第二阻抗元件与所述第二静电放电保护电路之间。

所述控制芯片中的所述第一、第二、第三、第四阻抗元件均为电阻。

所述控制芯片中的所述第一、第二信号接脚是低压差分电压信号(low voltage diffrential signal，LVDS)接脚对。

所述控制芯片中的所述第一阻抗元件是电阻。

所述控制芯片为时序控制芯片。

所述控制芯片中的所述时序控制芯片设置于液晶显示面板。

附图说明

图l是典型时序控制芯片的低压差分信号接脚电路的示意图。

图2是图1所示的差分信号脚的电流电压特性曲线图。

图3是为具有限流电阻的时序控制芯片的示意图。

图4是本发明控制芯片的实施例的示意图。

具体实施方式

在说明书及所附权利要求中使用了某些词汇来指称特定的元件。所属领域的普通技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及所附的权利要求并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异来作为区分的标准。在说明书全文及所附的权利要求中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在本文中包含任何直接及间接的电气连接手段。因此，如果文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

请参见图4，图4是本发明控制芯片400的实施例的示意图。如图4所示，控制芯片400包含有第一差分信号接脚412、第二差分信号接脚414、第一静电放电保护电路422、第二静电放电保护电路424、信号处理单元430、第一阻抗元件442、第二阻抗元件444、第三阻抗元件452以及第四阻抗元件454。请注意，在本实施例中，控制芯片400是液晶显示面板的驱动模块中的时序控制芯片，第一、第二差分信号接脚412、414是低电压差分电压信号接脚对，信号处理单元430是运算放大器，而第一至第四阻抗元件442、444、452、454均以电阻来实施本实施例，然而，这仅是作为举例说明，并非对本发明的限制。

如图4所示，信号处理单元430(运算放大器)具有第一输入端INP1(非反向输入端)与第二输入端INP2(反相输入端)；第一阻抗元件442的第一端N1耦接于控制芯片400的第一差分信号接脚412，第一阻抗元件442的第二端N2耦接于信号处理单元430的第一输入端INP1；第二阻抗元件444的第一端N3耦接于控制芯片400的第二差分信号接脚414，第二阻抗元件444的第二端N4耦接于信号处理单元430的第二输入端INP2；第三阻抗元件452串联于第一静电放电保护电路422，第三阻抗元件452的第一端N5耦接于控制芯片400的第一差分信号接脚412以及第一阻抗元件442的第一端N1之间，第三阻抗元件452的第二端N6耦接于第一静电放电保护电路422；第四阻抗元件454串联于第二静电放电保护电路424，第四阻抗元件454的第一端N7耦接于控制芯片400的第二差分信号接脚414以及第二阻抗元件444的第一端N3之间，第四阻抗元件454的第二端N8耦接于第二静电放电保护电路424，这样，第一、第二阻抗元件442、444可提升信号处理单元430对过电应力的耐受度，而第三、第四阻抗元件452、454可分别提升第一、第二静电放电保护电路422、424对过电应力的耐受度。

假设第一阻抗元件442的电阻值为R1，信号处理单元430的第一输入端INP1(运算放大器的非反向输入端)的寄生电容值为Cgs1，第二阻抗元件444的电阻值为R2，信号处理单元430的第二输入端INP2(运算放大器的反相输入端)的寄生电容值为Cgs2，在此假设下，控制芯片400的第一差分信号接脚412的输入信号延迟时间为R1×Cgs1，控制芯片400的第二差分信号接脚414的输入信号延迟时间为R2×Cgs2，运算放大器输入级的寄生电容值(Cgs1、Cgs2)通常很小，因此控制芯片400的输入信号延迟时间并不会因加入第一至第四阻抗元件442、444、452、454而受影响。

由上述可知，控制芯片400的输入信号延迟时间完全不受静电放电保护电路422、424的寄生电容所影响，与现有技术相比，本发明的控制芯片在不影响输入信号延迟时间的情况下，可有效地提升控制芯片对过电应力的耐受度。

以上所述仅为本发明优选实施例，凡根据本发明权利要求所做的等同变化与修改，都应属于本发明的涵盖范围。

符号说明

100、300时序控制芯片

112、114、312、314低压差分信号接脚

122、124、322、324、422、424静电放电保护电路

130、330运算放大器

342、344限流电阻

400控制芯片

412、414差分信号接脚

430信号处理单元

442、444、452、454阻抗元件

Claims

1.一种控制芯片，包含有：

信号处理单元，具有第一输入端与第二输入端；

第一阻抗元件，具有耦接于所述控制芯片的第一信号接脚的第一端以及耦接于所述信号处理单元的所述第一输入端的第二端；以及

第一静电放电保护电路，具有耦接于所述第一阻抗元件的所述第一端与所述第一信号接脚之间的端点。

2.根据权利要求1所述的控制芯片，其中所述信号处理单元是信号放大器。

3.根据权利要求1所述的控制芯片，其还包含：

第三阻抗元件，串联于所述第一静电放电保护电路且耦接于所述第一阻抗元件与所述第一静电放电保护电路之间。

4.根据权利要求1所述的控制芯片，其还包含：

第二阻抗元件，具有耦接于所述控制芯片的第二信号接脚的第一端以及耦接于所述信号处理单元的所述第二输入端的第二端；以及

第二静电放电保护电路，具有一端耦接于所述第二阻抗元件的所述第一端与所述第二信号接脚之间。

5.根据权利要求4所述的控制芯片，其还包含：

第三阻抗元件，串联于所述第一静电放电保护电路且耦接于所述第一阻抗元件与所述第一静电放电保护电路之间；以及

第四阻抗元件，串联于所述第二静电放电保护电路且耦接于所述第二阻抗元件与所述第二静电放电保护电路之间。

6.根据权利要求5所述的控制芯片，其中所述第一、第二、第三、第四阻抗元件均为电阻。

7.根据权利要求4所述的控制芯片，其中所述第一、第二信号接脚是低压差分电压信号接脚对。

8.根据权利要求1所述的控制芯片，其中所述第一阻抗元件是一电阻。

9.根据权利要求1所述的控制芯片，其为时序控制芯片。

10.根据权利要求9所述的控制芯片，其中所述时序控制芯片设置于液晶显示面板。