CN101482840A - 掉电记忆保护方法 - Google Patents
掉电记忆保护方法 Download PDFInfo
- Publication number
- CN101482840A CN101482840A CNA2009101050191A CN200910105019A CN101482840A CN 101482840 A CN101482840 A CN 101482840A CN A2009101050191 A CNA2009101050191 A CN A2009101050191A CN 200910105019 A CN200910105019 A CN 200910105019A CN 101482840 A CN101482840 A CN 101482840A
- Authority
- CN
- China
- Prior art keywords
- data
- power
- packet
- erasable formula
- failure memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
本发明提供了一种掉电记忆保护方法,应用于掉电记忆保护电路中,该掉电记忆保护电路包括CPU、可擦写式存储器、电源电路以及外围接口,上电后CPU循环地将数据包写入可擦写式存储器的数据区域及在可擦写式存储器的标志区域做相关记录,并在掉电后通过标志区域的记录查找存储在数据区域中的最新数据包,该方法包括上电后数据的循环存储过程和掉电后数据的回溯过程。本发明将数据循环存储到可擦写式存储器,并在第二次开机后通过回溯方式,查找到断电前的最新数据信息,且在待机或者断电状态不需要使用备用电源,具有能够记忆大量信息且功耗少等优点。
Description
技术领域
本发明属于掉电记忆保护领域,尤其是一种电子产品中的掉电记忆保护电路的掉电记忆保护方法。
背景技术
随着科学技术和信息产业的发展,智能设备越来越多,但是对于很多智能来说,软件运行时的意外掉电是很正常的,有必要实现对意外掉电时的数据保护。
一般来讲,现有的掉电记忆保护电路对光盘数据的掉电记忆保护方法一般通过继电器或者电容等器件保存少量的工作状态,此外,在断电期间,需要使用备用电源为继电器或者电容等器件供电。但随着技术的飞速发展,掉电记忆保护电路需要记忆的数据信息越来越多,并且在待机状态要求功耗越来越低,现有的掉电记忆保护电路对光盘数据的掉电记忆保护方法已经不再适用。
因此,提供一种能够记忆大量信息且功耗少的掉电记忆保护方法实属必要。
发明内容
本发明的主要目的是提供一种能够记忆大量信息且功耗少的掉电记忆保护方法。
本发明是这样实现的,掉电记忆保护方法,应用于掉电记忆保护电路中,该掉电记忆保护电路包括CPU、可擦写式存储器、电源电路以及外围接口,上电后CPU循环地将数据包写入可擦写式存储器的数据区域及在可擦写式存储器的标志区域做相关记录,并在掉电后通过标志区域的记录查找存储在数据区域中的最新数据包,该方法包括上电后数据的循环存储过程和掉电后数据的回溯过程。
更具体地,所述上电后数据的循环存储过程包括:
步骤A:将可擦写式存储器划分为用于存放数据包的多个单位数据区域和用于存放标志的标志区域,该标志用来记录是否有数据包存储到可擦写式存储器中;
步骤B:CPU将多个数据包按照一时间周期依次写入可擦写式存储器的一个单位数据区域,并在完成一个数据包的写操作之后,CPU在标志区域的标志中设置相关记录;
步骤C:CPU将可擦写式存储器的一个单位数据区域中的所有数据包写入可擦写式存储器的另一个单位数据区域中,并返回执行步骤B。
更具体地,所述掉电后数据的回溯过程包括:
步骤a:判断最新数据包的地址是否合法,如果是,则读取最新数据包,并计算最新数据包的校验和,之后,判断该校验和是否正确,如果正确,则返回查找正确的数据包,如果错误,则执行步骤b;如果否,则执行步骤b;
步骤b:计算最新数据包的第一子数据包的起始地址;
步骤c:通过预先设定的存储方式计算另一数据包的地址,并根据上述地址读取该数据包;
步骤d:计算步骤c的所述另一数据包的校验和;
步骤e:判断步骤d中所述另一数据包的校验和是否正确,如果是,则计算所述另一数据包的下一个数据包的起始地址,并返回执行步骤c;如果否,则执行步骤f;
步骤f:返回查找失败信息。
更具体地,所述上电后数据的循环存储过程还包括执行上述步骤A之前,执行初始化操作。
更具体地,所述上电后数据的循环存储过程的步骤B中:CPU将数据包写入可擦写式存储器的一个单位数据区域时,直到此单位数据区域被写满后,再在标志区域的标志中设置相关记录。
更具体地,所述上电后数据的循环存储过程的步骤C中:CPU将可擦写式存储器的一个单位数据区域中的所有数据包写入可擦写式存储器的另一个单位数据区域前,先判断所述另一单位数据区域是否存储有已经用过的数据,如是,再将已经用过的数据擦除。
更具体地,所述掉电后数据的回溯过程还包括执行上述步骤a之前,读取可擦写式存储器中的标志,并通过该标志判断是否存储有数据包。
更具体地,所述掉电后数据的回溯过程还包括执行上述步骤e之后,判断所述另一数据包是否为第一数据包,如果是,则执行步骤f;如果否,则返回查找正确的数据包。
与已有技术相比,本发明所提供的掉电记忆保护方法将数据循环存储到可擦写式存储器,并在第二次开机后通过回溯方式,查找到断电前的最新数据信息,且在待机或者断电状态不需要使用备用电源,具有能够记忆大量信息且功耗少等优点。
附图说明
图1是应用本发明实施例的掉电记忆保护电路的示意框图;
图2是本发明实施例的上电后数据的循环存储过程的流程图;
图3是本发明实施例的掉电后数据的回溯过程的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
参见图1,是应用本发明实施例的掉电记忆保护电路的示意框图(本发明提供的掉电记忆保护方法非常适用在DVD播放器上使用)。由图中可见,应用本实施例的掉电记忆保护电路包括CPU1、可擦写式存储器2、电源电路3以及外围接口4。
CPU1与可擦写式存储器2和外围接口4分别双向连接。
电源电路3为CPU1、可擦写式存储器2以及外围接口4提供工作电压。
参见图2,本发明实施例的上电后数据的循环存储过程如下:
上电后,在步骤21中执行初始化操作。
然后执行步骤22,CPU1将可擦写式存储器2划分为用于存放数据包的多个单位数据区域和用于存放标志的标志区域,该标志用来记录是否有数据包存储到可擦写式存储器2中。
在步骤23中,CPU1将多个数据包按照一定的时间周期,例如30秒,依次写入可擦写式存储器2的一个单位数据区域,直到此单位数据区域被写满,并在完成一个数据包的写操作之后,CPU1在标志区域的标志中设置相关记录。
步骤24,CPU1将数据包写入可擦写式存储器2的另一个单位数据区域前,判断另一单位数据区域是否已经写入了用过的数据,如果有写入用过的数据,则执行步骤S25,否则执行步骤S26。
步骤S25中,CPU1将用过的数据擦除,再执行步骤S26。
在步骤S26中,CPU1将可擦写式存储器2的一个单位数据区域中的所有数据包写入可擦写式存储器2的另一个单位数据区域中,并返回执行步骤23。
此外,步骤23中,当完成一次数据包的记录以后,CPU1将标志设置成可被识别的数据形式,例如:一组固定的数据,或者设置成其它形式,例如:写入次数和记录总长度。
CPU1向另一个数据存储区域写入数据前,先将另一个数据存储区域的已经用过的数据擦除,这样能充分利用可擦写式存储器2有限的存储空间。
参见图3,本发明实施例的掉电后数据的回溯过程如下:
第二次上电后,执行步骤31,CPU1读取可擦写式存储器2中的标志,并判断是否有数据包存储在可擦写式存储器2中,如果可擦写式存储器2中已经存储有数据包,则执行步骤32;如果可擦写式存储器2中未存储有数据包,则结束掉电后数据的回溯过程,不属于本发明所实施的范围。
步骤32,CPU1判断存储在可擦写式存储器2中的最新数据包的地址是否合法,如果最新数据包的地址合法,则执行步骤321,CPU1就读取存储在可擦写式存储器2中的最新数据包,并在步骤322中计算最新数据包的校验和,之后,则执行步骤323,判断最新数据包的校验和是否正确,如果最新数据包的校验和正确,则执行步骤324,返回查找正确的数据包,如果最新数据包的校验和错误,则执行步骤33;如果最新数据包的地址不合法,则执行步骤33。
步骤33,CPU1计算存储在可擦写式存储器2中的最新数据包的第一子数据包的起始地址。
步骤34,CPU1通过预先设定的存储方式,例如:可以在数据包尾部记录的该数据包的有效长度,计算另一数据包的地址,并根据上述地址读取该数据包。
在步骤35中,计算步骤34中所述的另一数据包的校验和。
步骤36,判断步骤35中计算出来的校验和是否正确,如果校验和正确,则执行步骤361,计算上述另一数据包的下一个数据包的起始地址,并返回执行步骤34;如果校验和错误,则执行步骤37。
步骤37,判断步骤34中所述的另一数据包是否为第一数据包,如果是第一数据包,则执行步骤38;如果不是第一数据包,则返回查找正确的数据包。
步骤38,返回查找失败信息。
这样,本发明提供的掉电记忆保护方法将数据循环存储到可擦写式存储器,并在第二次开机后通过回溯方式,查找到断电前的最新数据信息,且在待机或者断电状态不需要使用备用电源,能够记忆大量信息且功耗较少。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,比如,CPU1通过预先设定的存储方式,还可以采用在数据包的数据头信息中记录该数据包的总长度或下一个数据包的起始地址,或者某一时间周期长短的改变等等,上述改变均应包含在本发明的保护范围之内。
Claims (8)
1、掉电记忆保护方法,应用于掉电记忆保护电路中,该掉电记忆保护电路包括CPU、可擦写式存储器、电源电路以及外围接口,其特征在于上电后CPU循环地将数据包写入可擦写式存储器的数据区域及在可擦写式存储器的标志区域做相关记录,并在掉电后通过标志区域的记录查找存储在数据区域中的最新数据包,该方法包括上电后数据的循环存储过程和掉电后数据的回溯过程。
2、如权利要求1所述掉电记忆保护方法,其特征在于:
所述上电后数据的循环存储过程包括:
步骤A:将可擦写式存储器划分为用于存放数据包的多个单位数据区域和用于存放标志的标志区域,该标志用来记录是否有数据包存储到可擦写式存储器中;
步骤B:CPU将多个数据包按照一时间周期依次写入可擦写式存储器的一个单位数据区域,并在完成一个数据包的写操作之后,CPU在标志区域的标志中设置相关记录;
步骤C:CPU将可擦写式存储器的一个单位数据区域中的所有数据包写入可擦写式存储器的另一个单位数据区域中,并返回执行步骤B。
3、如权利要求1所述掉电记忆保护方法,其特征在于:
所述掉电后数据的回溯过程包括:
步骤a:判断最新数据包的地址是否合法,如果是,则读取最新数据包,并计算最新数据包的校验和,之后,判断该校验和是否正确,如果正确,则返回查找正确的数据包,如果错误,则执行步骤b;如果否,则执行步骤b;
步骤b:计算最新数据包的第一子数据包的起始地址;
步骤c:通过预先设定的存储方式计算另一数据包的地址,并根据上述地址读取该数据包;
步骤d:计算步骤c的所述另一数据包的校验和;
步骤e:判断步骤d中所述另一数据包的校验和是否正确,如果是,则计算所述另一数据包的下一个数据包的起始地址,并返回执行步骤c;如果否,则执行步骤f;
步骤f:返回查找失败信息。
4、如权利要求2所述掉电记忆保护方法,其特征在于:
所述上电后数据的循环存储过程还包括执行上述步骤A之前,执行初始化操作。
5、如权利要求2所述掉电记忆保护方法,其特征在于:
所述上电后数据的循环存储过程的步骤B中:CPU将数据包写入可擦写式存储器的一个单位数据区域时,直到此单位数据区域被写满后,再在标志区域的标志中设置相关记录。
6、如权利要求2、4或5任一项所述掉电记忆保护方法,其特征在于:
所述上电后数据的循环存储过程的步骤C中:CPU将可擦写式存储器的一个单位数据区域中的所有数据包写入可擦写式存储器的另一个单位数据区域前,先判断所述另一单位数据区域是否存储有已经用过的数据,如是,再将已经用过的数据擦除。
7、如权利要求3所述掉电记忆保护方法,其特征在于:
所述掉电后数据的回溯过程还包括执行上述步骤a之前,读取可擦写式存储器中的标志,并通过该标志判断是否存储有数据包。
8、如权利要求3所述掉电记忆保护方法,其特征在于:
所述掉电后数据的回溯过程还包括执行上述步骤e之后,判断所述另一数据包是否为第一数据包,如果是,则执行步骤f;如果否,则返回查找正确的数据包。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009101050191A CN101482840A (zh) | 2009-01-13 | 2009-01-13 | 掉电记忆保护方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2009101050191A CN101482840A (zh) | 2009-01-13 | 2009-01-13 | 掉电记忆保护方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101482840A true CN101482840A (zh) | 2009-07-15 |
Family
ID=40879963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2009101050191A Pending CN101482840A (zh) | 2009-01-13 | 2009-01-13 | 掉电记忆保护方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101482840A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999396A (zh) * | 2011-09-13 | 2013-03-27 | 鸿富锦精密工业(深圳)有限公司 | 资料完整传输系统及方法 |
CN103345189A (zh) * | 2013-07-29 | 2013-10-09 | 浙江中控技术股份有限公司 | 一种控制器和一种掉电保护方法 |
CN106648982A (zh) * | 2016-12-15 | 2017-05-10 | 宁波迦南智能电气股份有限公司 | 一种电能表掉电保护数据存贮方法 |
US10275314B2 (en) | 2014-11-20 | 2019-04-30 | Hewlett Packard Enterprise Development Lp | Data transfer using backup power supply |
CN113419974A (zh) * | 2021-06-25 | 2021-09-21 | 长虹美菱股份有限公司 | 一种延长冰箱断电记忆次数的控制方法 |
-
2009
- 2009-01-13 CN CNA2009101050191A patent/CN101482840A/zh active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999396A (zh) * | 2011-09-13 | 2013-03-27 | 鸿富锦精密工业(深圳)有限公司 | 资料完整传输系统及方法 |
CN103345189A (zh) * | 2013-07-29 | 2013-10-09 | 浙江中控技术股份有限公司 | 一种控制器和一种掉电保护方法 |
CN103345189B (zh) * | 2013-07-29 | 2015-11-18 | 浙江中控技术股份有限公司 | 一种控制器和一种掉电保护方法 |
US10275314B2 (en) | 2014-11-20 | 2019-04-30 | Hewlett Packard Enterprise Development Lp | Data transfer using backup power supply |
CN106648982A (zh) * | 2016-12-15 | 2017-05-10 | 宁波迦南智能电气股份有限公司 | 一种电能表掉电保护数据存贮方法 |
CN106648982B (zh) * | 2016-12-15 | 2019-12-20 | 宁波迦南智能电气股份有限公司 | 一种电能表掉电保护数据存贮方法 |
CN113419974A (zh) * | 2021-06-25 | 2021-09-21 | 长虹美菱股份有限公司 | 一种延长冰箱断电记忆次数的控制方法 |
CN113419974B (zh) * | 2021-06-25 | 2024-02-06 | 长虹美菱股份有限公司 | 一种延长冰箱断电记忆次数的控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10255192B2 (en) | Data storage device and data maintenance method thereof | |
KR101613678B1 (ko) | 전력 손실 이후의 비-휘발성 메모리에 대한 복원 | |
CN101853699B (zh) | 非易失性存储设备及其操作方法 | |
JP3242890B2 (ja) | 記憶装置 | |
US8488363B2 (en) | Write energy conservation in memory | |
JP2008071440A (ja) | 強誘電体メモリ装置及びその制御方法 | |
US9298252B2 (en) | Storage control system with power down mechanism and method of operation thereof | |
US7441085B2 (en) | Memory control method for restoring data in a cache memory | |
US8261098B2 (en) | Method and apparatus for encrypting and processing data in flash translation layer | |
CN101482840A (zh) | 掉电记忆保护方法 | |
CN103176748A (zh) | 基于环境的设备操作 | |
CN101710253A (zh) | 嵌入式系统的深度休眠方法 | |
CN101127229A (zh) | 信息记录设备及其控制方法 | |
JP2010020586A (ja) | データ処理装置 | |
CN102981966A (zh) | 一种均衡分配Flash存储块的数据存储方法 | |
CN104461750A (zh) | 一种NAND flash的访问方法和装置 | |
CN102243884B (zh) | 一种存储流媒体数据的方法及装置 | |
CN102314321B (zh) | 存储系统、运用存储系统进行数据访问的方法和装置 | |
US20090027796A1 (en) | Information recording device and control method therefor | |
CN103226505A (zh) | 一种校验基本输入输出系统bios的方法及设备 | |
JP2007141170A (ja) | データキャリアシステム及びそのデータの退避復元方法 | |
JP2007141170A5 (zh) | ||
CN103593301B (zh) | 坏块管理方法及系统 | |
CN102789813B (zh) | 一种控制存储设备内非最低有效位页使用的方法及装置 | |
KR101826778B1 (ko) | 플래쉬 라이프 사이클 및 성능 개선을 고려한 eeprom 에뮬레이션 구현 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20090715 |