CN101471790A - 网络通信装置及其相关通信方法 - Google Patents

网络通信装置及其相关通信方法 Download PDF

Info

Publication number
CN101471790A
CN101471790A CNA2007103054569A CN200710305456A CN101471790A CN 101471790 A CN101471790 A CN 101471790A CN A2007103054569 A CNA2007103054569 A CN A2007103054569A CN 200710305456 A CN200710305456 A CN 200710305456A CN 101471790 A CN101471790 A CN 101471790A
Authority
CN
China
Prior art keywords
data
sequence
network layer
layer
panel data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103054569A
Other languages
English (en)
Inventor
冯荣佑
黄祯治
刘博伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CNA2007103054569A priority Critical patent/CN101471790A/zh
Publication of CN101471790A publication Critical patent/CN101471790A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

本发明提供一种通信装置，包含有一第一处理电路，用来处理对应一第一网络层的数据以产生一第一平行数据；一平行转序列单元，耦接于该第一处理电路，用来依据该第一处理电路所输出的该第一平行数据产生一序列数据；一传输接口，耦接于该平行转序列单元，用来对该平行转序列单元所输出的序列数据进行传输；一序列转平行单元，用来将该传输接口所传输的该序列数据转换为一第二平行数据；以及一第二处理电路，用来处理该第二平行数据以输出对应一第二网络层的数据；其中该第一网络层与该第二网络层对应至相同层级的网络层。

Description

网络通信装置及其相关通信方法
技术领域
本发明涉及一种通信装置，具体地涉及一种以序列数据传送的通信装置与其相关方法。
背景技术
在公知技术的网络通信系统当中，物理链接层(physical link layer，以下简称PHY层)与媒体存取控制层(medium access control layer，以下简称MAC层)之间的数据传输是以并行传输的方式，且通过特定的通信协议(protocol)进行，举例来说，「媒体独立接口」(media independent interface，MII)以及「简化媒体独立接口」(reduced MII，RMII)就是其使用的传输接口的两个例子。若PHY层与MAC是以不同的芯片分别进行实施，则代表该两者芯片需要使用到大量的电路接脚(pin)，若PHY层与MAC层是在同一网络控制芯片内，则该芯片内有关于PHY层与MAC层两者的大量走线(layout)会较为复杂，进而可能影响到该芯片的尺寸以及其效能。
然而随着网络技术的快速进步，现今网络所使用的速度也越来越高，在具有数千兆比特(multi-gigabit)频宽的网络系统中，不论使用是「千兆比特媒体独立接口」(gigabit MII，GMII)或是「简化千兆比特媒体独立接口」(reduced GMII，RGMII)，作为PHY层与MAC层之间的并行传输接口，可能会使用到更大量的电路接脚，在系统成本的考虑以及系统发展性的考虑之下，太多的电路接脚并非是系统设计者所乐见的情形。
发明内容
因此本发明的目的之一，在于提供一种使用序列数据传送的通信装置与其相关方法。
依据本发明的一实施例，其提供了一种通信装置。该通信装置包含有一第一处理电路，用来处理对应一第一网络层的数据以产生一第一平行数据；一平行转序列单元，耦接于该第一处理电路，用来依据该第一处理电路所输出的该第一平行数据产生一序列数据；一传输接口，耦接于该平行转序列单元，用来对该平行转序列单元所输出的序列数据进行传输；一序列转平行单元，耦接于该传输接口，用来将该传输接口所传输的该序列数据转换为一第二平行数据；以及一第二处理电路，用来处理该第二平行数据以输出对应一第二网络层的数据；其中该传输接口的传输频率与该第一、该第二处理电路的操作频率不相同。
依据本发明的一实施例，其提供了一种通信装置。该通信装置包含有一第一处理电路，用来处理对应一第一网络层的数据以产生一第一平行数据；一平行转序列单元，耦接于该第一处理电路，用来依据该第一处理电路所输出的该第一平行数据产生一序列数据；一传输接口，耦接于该平行转序列单元，用来对该平行转序列单元所输出的序列数据进行传输；一序列转平行单元，耦接于该传输接口，用来将该传输接口所传输的该序列数据转换为一第二平行数据；以及一第二处理电路，用来处理该第二平行数据以输出对应一第二网络层的数据；其中该第一处理电路与该第二处理电路的操作频率不相同。
依据本发明的一实施例，其提供了一种通信方法。该通信方法包含有处理对应一第一网络层的数据以产生一第一平行数据；将该第一平行数据序列化，以产生一序列数据；藉由一传输接口以传输该序列数据；接收该序列数据，并将该序列数据平行化以产生一第二平行数据；以及处理该第二平行数据以输出对应一第二网络层的数据；其中，传输该序列数据的传输频率与处理该第一网络层数据、该第二平行数据的操作频率不相同。
依据本发明的一实施例，其提供了一种通信方法。该通信方法包含有处理对应一第一网络层的数据以产生一第一平行数据；将该第一平行数据序列化，以产生一序列数据；藉由一传输接口以传输该序列数据；接收该序列数据，并将该序列数据平行化以产生一第二平行数据；以及处理该第二平行数据以输出对应一第二网络层的数据；其中该第一网络层与该第二网络层对应至相同层级的网络层。
附图说明
图1为本发明通信装置的一实施例的示意图。
图2为图1所示的第一平行数据、第二平行数据、第一编码后平行数据、第二编码后平行数据、合并后平行数据以及序列数据的传送时序图。
图3为串化器的一实施例的示意图。
图4为本发明通信方法的一实施例的流程图。
【主要组件符号说明】
 
100 通信装置
101a、101b 第一媒体存取控制电路
102a、102b 第二媒体存取控制电路
103a、103b 串化器
104a、104b 解串化器
105a、105b 编码电路
106a、106b 解码电路
107a、107b 合并单元
108a、108b 解合并单元
302 电流单元
304 晶体管单元
306 负载单元
具体实施方式
请参考图1，图1所示是为本发明通信装置100的一实施例的示意图。通信装置100包含有一第一网络端120与一第二网络端140，本实施例中，第一网络端120包含有一第一处理电路(亦即第一媒体存取控制(MediaAccess Control，MAC)电路101a)、一第一处理电路(亦即第二媒体存取控制电路102a)、一平行转序列单元(亦即串化器(serializer)103a)、一序列转平行单元(亦即解串化器(De-serializer)104a)、一编码电路105a、一解码电路106a、一合并单元107a以及一解合并单元108a；另一方面，第二网络端140包含有一第一媒体存取控制电路101b、一第二媒体存取控制电路102b、一串化器103b、一解串化器104b、一编码电路105b、一解码电路106b、一合并单元107b以及一解合并单元108b。
于第一网络端120中，第一媒体存取控制电路101a用来处理对应一第一网络层(在此实施例中，第一网络层为MAC层)的数据DATA1a以产生一第一平行数据Spla以及用来依据一第一解码后平行数据Sd1a处理对应该第一网络层的数据DATA1a；第二媒体存取控制电路102a用来依据一第二解码后平行数据Sd2a处理对应该该第一网络层的数据DATA2a以及用来处理对应该第一网络层的数据DATA2a以产生一第二平行数据Sp2a；串化器103a用来依据第一媒体存取控制电路101a与第二媒体存取控制电路102a所输出的第一平行数据Sp1a及第二平行数据Sp2a转换为一序列数据Dout1；接着，序列数据Dout1通过一接口，该接口可以为一光纤网络、以太网络或是芯片中的金属导线...等，将数据传送至第二网络端140；解串化器104a用来将串化器103b所输出的一序列数据Dout2转换为一第三平行数据Sp3a；编码电路105a用来编码第一平行数据Sp1a及第二平行数据Sp2a以分别产生一第一编码后平行数据Se1a及一第二编码后平行数据Se2a，依据一实施例，编码电路105a可为一扰频编码(Scramble)电路，对所接收到的平行数据进行扰频编码，接着，串化器103a依据第一编码后平行数据Se1a及第二编码后平行数据Se2a产生为序列数据Dout1；解码电路106a用来依据第三平行数据Sp3a分别产生第一解码后平行数据Sd1a及第二解码后平行数据Sd2a，依据一实施例，解码电路106a可为一扰频解码(De-scramble)电路，对所接收到的平行数据进行扰频编码，接着，合并单元107a用来合并编码电路105a所输出的第一编码后平行数据Se1a及第二编码后平行数据Se2a以产生一合并后平行数据Sma，其中串化器103a将合并后平行数据Sm转换为序列数据Dout1；解合并单元108a用来分解第三平行数据Sp3a以产生一第一分解后平行数据Ss1a与一第二分解后平行数据Ss2a，其中解码电路106a分别解码第一、第二分解后平行数据Ss1a、Ss2a以分别产生第一解码后平行数据Sd1a与第二解码后平行数据Sd2a。
此外，于第二网络端140中，第一媒体存取控制电路101b用来处理对应一第二网络层(在此实施例中，第二网络层为MAC层)的数据DATA1b以产生一第一平行数据Sp1b以及用来依据一第一解码后平行数据Sd1b处理对应该第二网络层的数据DATA1b；第二媒体存取控制电路102b用来依据一第二解码后平行数据Sd2b处理对应该该第二网络层的数据DATA2a以及用来处理对应该第二网络层的数据DATA2a以产生一第二平行数据Sp2b；串化器103b用来依据第一媒体存取控制电路101b与第二媒体存取控制电路102b所输出的第一平行数据Sp1b及第二平行数据Sp2b产生序列数据Dout2；解串化器104b用来将串化器103a所输出的一序列数据Dout1转换为一第三平行数据Sp3b；编码电路105b用来编码第一平行数据Sp1b及第二平行数据Sp2b以分别产生一第一编码后平行数据Se1b及一第二编码后平行数据Se2b，其中串化器103b依据第一编码后平行数据Se1b及第二编码后平行数据Se2b产生为序列数据Dout2；解码电路106b用来依据第三平行数据Sp3b分别产生第一解码后平行数据Sd1b及第二解码后平行数据Sd2b；合并单元107b用来合并编码电路105b所输出的第一编码后平行数据Se1b及第二编码后平行数据Se2b以产生一合并后平行数据Smb，其中串化器103b将合并后平行数据Smb转换为序列数据Dout2；解合并单元108b用来分解第三平行数据Sp3b以产生一第一分解后平行数据Ss1b与一第二分解后平行数据Ss2b，其中解码电路106b分别解码第一、第二分解后平行数据Ss1b、Ss2b以分别产生第一解码后平行数据Sd1b与第二解码后平行数据Sd2b。
当第一网络端120的媒体存取控制电路101a和102a要对第二网络端140的媒体存取控制电路101b和102b传送第一Sp1a以及第二平行数据Sp2a时，在本实施例中，第一平行数据Sp1a以及第二平行数据Sp2a的输出形式均为10个并行的输出数据，每一个输出数据的比特率是125兆比特/秒，即每一笔数据的周期为8ns，而且第一平行数据Spla会与一频率CLK1(125MHz)同步，如图2所示，图2是图1所示的通信装置100中平行数据Sp1a、Sp2a，编码后平行数据Se1a、Se2a以及合并后平行数据Sma的传送时序图。当平行数据Sp1a、Sp2a输入至编码电路105a后，编码电路105a会编码出编码后平行数据Se1、Se2a，其输出形式亦为10个并行的输出数据，每一个输出数据的比特率是125兆比特/秒，且平行数据Sp1a、Se2a会与一频率CLK2(125MHz)同步(如图2所示)。在本发明中，编码电路105a是用来对平行数据Sp1a、Sp2a提供其传输所必需的信息，例如，进行加密的动作、进行数据扰动(scrambling)来编码出可容忍的数据乱度以防止直流平冲(DC Balance)的现象、提供控制信息以改善数据在另一端被正确接收的能力等等。接着，编码后平行数据Se1a、Se2a会同时输入合并单元107a以合并产生一合并后平行数据Sma，而合并后平行数据Sma的输出形式是以10个并行的数据被输出，因此合并后平行数据Sma包含了媒体存取控制电路101a和102a所输出的信息。可以得知，合并后平行数据Sma的每一个输出数据的比特率是250兆比特/秒，即每一笔数据的周期为4ns，而且合并后平行数据Sma会与一频率CLK3(250MHz)同步(如图2所示)。接着，合并后平行数据Sma会输入串化器103a以便将合并后平行数据Sma串化成一高频的序列资料Dout1。因此，输出的序列数据Dout1的比特率是25亿比特/秒，即每一笔数据的周期为0.4ns。
请参阅第三图，第三图为串化器103a的一实施例，该串化器103a包含电流单元302、晶体管单元304及负载单元306，其中负载单元可由电阻R所实施。如图所示，当串化器103a藉由晶体管单元304接收由合并单元107a所输出的平行数据Sma后，平行数据Sma将决定晶体管b0～b09的导通与否，使得电流单元中的电流会通过被导通的晶体管流经至电阻R上，并产生一相对应于平行数据Sma的输出电压Vout，此输出电压Vout即代表序列数据Dout1，接着，再通过一传输接口将此序列数据Dout1的信号传送至第二网络端140。请注意，在本发明的实施例通信装置100中的第一网络端140亦包含有一同步控制器(未显示)耦接于该解串化器104b，用来产生一频率控制信号至该解串化器104b以同步该解串化器104b所接收到的序列数据Dout1的信号。
本发明的第一网络端120及第二网络端140并不局限于上述MAC层的应用，亦可以是PHY层或者是MAC层与PHY层的任意组合，换句话说，第一媒体存取控制电路101a、101b和第二媒体存取控制电路102a、102b便依据通信装置100的组态而以物理链接电路来加以取代，举例来说，于本发明另一实施例中，第一媒体存取控制电路101a、102b和第二媒体存取控制电路102a、102b均以物理链接电路来取代以处理两PHY层之间的数据传送；于本发明另一实施例中，第一媒体存取控制电路101a与第二媒体存取控制电路102a均以物理链接电路来取代，此时，通信装置100便处理PHY层与MAC层之间的数据传送。不仅如此，本发明的第一网络端120及第二网络端140可操作于不同频率之下，例如，第一网络端120操作于100Mhz，而第二网络端140操作于1000MHz，再通过串化器将数据利用序列的方式于一传输接口上进行传送。
另一方面，当第一网络端120及第二网络端140被设置于不同的芯片上时，序列资料Dout1、Dout2可以通过光纤网络来进行长距离传输，例如，将图1所示的实施例中的序列数据Dout1、Dout2t通过光纤网络在串化器103a以及解串化器104b、串化器103b以及解串化器104a之间传送。不仅如此，当本发明的第一网络端120及第二网络端140是应用于PHY层时，其网络层的数据DATA1a、DATA2a、DATA1b、DATA2b可通过光纤网络或双绞线(Twisted-pair cable)来传送，因此，本发明的另一实施例为将图1所示的实施例的第一网络端120及第二网络端140应用于PHY层，且网络层的数据DATA1a、DATA2a、DATA1b、DATA2b以双绞线来传送；本发明的另一实施例为将图1所示的实施例的第一网络端120及第二网络端140应用于以PHY层，网络层的数据DATA1a、DATA2a、DATA1b、DATA2b以双绞线来传送，但序列数据Dout1、Dout2t则通过光纤网络来传输；本发明的另一实施例为将图1所示的实施例的第一网络端120及第二网络端140应用于PHY层，且网络层的数据DATA1a、DATA2a、DATA1b、DATA2b以光纤网络来传送，但序列数据Dout1、Dout2t则通过光纤网络来传输；本发明的另一实施例为将图1所示的实施例的第一网络端120及第二网络端140应用于PHY层，且网络层的数据DATA1a、DATA2a、DATA1b、DATA2b以光纤网络来传送。另外，当第一网络端120及第二网络端140被设置于相同的芯片上时，序列数据Dout1、Dout2则可以通过芯片中金属线来进行传输。请注意，本领域技术人员经由上述教导所推导出的任何可行变化均属本发明的范畴。
请参考图4，图4所示是本发明通信方法的一实施例的流程图。该通信方法以图1所示的通信装置100来加以实施，其运作简单归纳如下：
步骤402：传送第一平行数据Sp1a以及第二平行资料Sp2a；
步骤404：编码第一平行数据Sp1a以及第二平行数据Sp2a以产生第一编码后平行数据Se1a和第二编码后平行数据Se2a；
步骤406：合并第一编码后平行数据Se1a和第二编码后平行数据Se2a以产生合并后平行数据Sma；
步骤408：串化合并后平行数据Sma以产生序列数据Dout1进行传送；
步骤410：接收并解串化数据Dout1以产生第三平行数据Sp3b；
步骤412：解合并第三平行数据Sp3b以产生第一分解后平行数据Ss1b与一第二分解后平行数据Ss2b；以及
步骤414：解码第一分解后平行数据Ss1b与一第二分解后平行数据Ss2b以产生第一解码后平行数据Sd1b及第二解码后平行数据Sd2b。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种通信装置，包含：
一第一处理电路，用来处理对应一第一网络层的数据以产生一第一平行数据；
一平行转序列单元，耦接于该第一处理电路，用来依据该第一处理电路所输出的该第一平行数据产生一序列数据；
一传输接口，耦接于该平行转序列单元，用来对该平行转序列单元所输出的序列数据进行传输；
一序列转平行单元，耦接于该传输接口，用来将该传输接口所传输的该序列数据转换为一第二平行数据；以及
一第二处理电路，用来处理该第二平行数据以输出对应一第二网络层的数据；
其中，该传输接口的传输频率与该第一、该第二处理电路的操作频率不相同。
2.如申请专利范围第1项所述的通信装置，其中该第一网络层与该第二网络层对应至相同层级的网络层。
3.如申请专利范围第1项所述的通信装置，其中该第一网络层为媒体存取控制层(MAC layer)与物理链接层(PHY layer)中之一，以及该第二网络层为媒体存取控制层与物理链接层中之一。
4.如申请专利范围第1项所述的通信装置，更包含：
一编码电路，用来对该第一网络层的数据进行编码，以产生该第一平行数据；以及
一解码电路，用来对该第二平行数据进行解码，以产生该第二网络层的数据。
5.如申请专利范围第4项所述的通信装置，其中该编码电路对该第一网络层的数据进行扰频编码(Scramble)，该解码电路对该第二平行数据进行扰频解码(De-Scramble)。
6.如申请专利范围第1项所述的通信装置，其中该平行转序列单元包含：
一负载；以及
复数个并联晶体管，耦接至该负载并接收该第一平行数据，用来将第一平行数据转换出该序列数据至该负载上。
7.如申请专利范围第1项所述的通信装置，另包含：
一同步控制器，耦接至该序列转平行单元，用来产生一频率控制信号至该序列转平行单元以同步该种通信装置的数据传输。
8.如申请专利范围第1项所述的通信装置，其中该传输接口为一光纤网络或一以太网络。
9.一种通信方法，包含：
处理对应一第一网络层的数据以产生一第一平行数据；
将该第一平行数据序列化，以产生一序列数据；
藉由一传输接口以传输该序列数据；
接收该序列数据，并将该序列数据平行化以产生一第二平行数据；以及
处理该第二平行资料以输出对应一第二网络层的数据；
其中，传输该序列数据的传输频率与处理该第一网络层数据、该第二平行数据的操作频率不相同。
10.如申请专利范围第9项所述的通信方法，其中该第一网络层与该第二网络层对应至相同层级的网络层。
11.如申请专利范围第9项所述的通信方法，其中该第一网络层为媒体存取控制层(MAC layer)与物理链接层(PHY layer)中之一，以及该第二网络层为媒体存取控制层与物理链接层中之一。
12.如申请专利范围第9项所述的通信方法，更包含：
对该第一网络层的数据进行编码，以产生该第一平行数据；以及
对该第二平行数据进行解码，以产生该第二网络层的数据。
13.如申请专利范围第12项所述的通信方法，其中对该第一网络层的数据进行扰频编码(Scramble)，对该第二平行数据进行扰频解码(De-Scramble)。
14.如申请专利范围第9项所述的通信方法，其中该序列化的步骤藉由复数个并联晶体管，将第一平行数据转换出该序列数据至一负载上所实现。
15.如申请专利范围第9项所述的通信方法，更包含：
产生一频率控制信号，以同步该种通信方法的数据传输。
16.如申请专利范围第9项所述的通信方法，其中该传输接口为一光纤网络或一以太网络。
CNA2007103054569A 2007-12-28 2007-12-28 网络通信装置及其相关通信方法 Pending CN101471790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007103054569A CN101471790A (zh) 2007-12-28 2007-12-28 网络通信装置及其相关通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007103054569A CN101471790A (zh) 2007-12-28 2007-12-28 网络通信装置及其相关通信方法

Publications (1)

Publication Number Publication Date
CN101471790A true CN101471790A (zh) 2009-07-01

Family

ID=40828933

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103054569A Pending CN101471790A (zh) 2007-12-28 2007-12-28 网络通信装置及其相关通信方法

Country Status (1)

Country Link
CN (1) CN101471790A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014316A (zh) * 2010-10-12 2011-04-13 华为技术有限公司 数据处理方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014316A (zh) * 2010-10-12 2011-04-13 华为技术有限公司 数据处理方法和装置
CN102014316B (zh) * 2010-10-12 2013-09-11 华为技术有限公司 数据处理方法和装置

Similar Documents

Publication Publication Date Title
US12057973B2 (en) Low power chip-to-chip bidirectional communications
US5640605A (en) Method and apparatus for synchronized transmission of data between a network adaptor and multiple transmission channels using a shared clocking frequency and multilevel data encoding
CN107924376B (zh) 用于光学介质的低功率模式信号桥接器
EP1738533B1 (en) Transceiver with automatic configuration based on auto-negociation
US6920132B1 (en) Reduced pin gigabit media independent interface
Poulton et al. Multiwire differential signaling
CN108737024A (zh) 低功率serdes架构和协议
JP2810857B2 (ja) 通信データ・ストリームの変換方法及びシステム
US6665347B2 (en) Output driver for high speed Ethernet transceiver
US7570591B2 (en) Method and apparatus for negotiating link speed and configuration
WO1996018254A1 (en) Signalling method and structure suitable for out-of-band information transfer in communication network
US7729416B2 (en) 1000Base-T transmission over 2-pair
US10056903B2 (en) Low power multilevel driver
US7293123B2 (en) Asymmetric data path media access controller
CN114142964A (zh) 一种多芯片模块中芯片间的超短距离数据传输方法及装置
EP2577945B1 (en) Multiplexed serial media independent interface
CN101471790A (zh) 网络通信装置及其相关通信方法
CN101447975B (zh) 一种处理以太网物理层oam开销的方法及装置
Heller et al. Power-over-Ethernet for avionic networks
CN109831192A (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统
Amirkhany et al. Practical limits of multi-tone signaling over high-speed backplane electrical links
TW200527854A (en) System architecture and related method for communication between network layers serially
CN207588911U (zh) 基于fpga的cpri自适应解码系统
WO2024124046A1 (en) Bidirectional orthogonal differential vector signaling
CN107846417A (zh) 一种基于fpga的cpri自适应解码系统及实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090701