CN101459098B - 一种晶片优化调度的方法和装置 - Google Patents
一种晶片优化调度的方法和装置 Download PDFInfo
- Publication number
- CN101459098B CN101459098B CN2007101796121A CN200710179612A CN101459098B CN 101459098 B CN101459098 B CN 101459098B CN 2007101796121 A CN2007101796121 A CN 2007101796121A CN 200710179612 A CN200710179612 A CN 200710179612A CN 101459098 B CN101459098 B CN 101459098B
- Authority
- CN
- China
- Prior art keywords
- wafer
- path
- time
- module
- scheduling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67276—Production flow monitoring, e.g. for increasing throughput
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32304—Minimize flow time, tact, shortest processing, machining time
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
本发明提供了一种晶片优化调度的方法,包括:获取系统所需运行的晶片数量以及各个晶片的工艺顺序;依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;依据调度队列中的路径对各个晶片进行调度。本发明通过构造系统工艺时间效率函数,对系统所有的可能调度序列进行n步模拟,并通过进一步的分析可以获得输出最优的路径。因此,本发明方案可以提高系统的产能,降低生产成本,从而为生产企业带来更高的利益。
Description
技术领域
本发明涉及工艺数据处理技术领域,特别是涉及一种半导体制造产业中晶片优化调度的方法和装置。
背景技术
最好的质量、最低的制造成本、快速响应以及灵活性的特点,这些因素是左右半导体制造企业发展的关键因素。
生产计划与调度系统能够在一定程度上帮助半导体制造企业实现这些因素。调度系统是实现半导体制造企业生产管理优化的重要环节,是实现企业信息化不可或缺的重要组成部分。本发明即是针对半导体制造产业中晶片加工工艺过程中的如果能够最优化的实现晶片调度而提出的。
例如,在晶片(wafer)的生产过程中,一个重要的环节就是晶片的刻蚀工艺。在刻蚀任务开始,为每一个晶片(N个晶片放到一个Cassette中,每个时刻可以存在M个Cassette,M一般为1~3,刻蚀机需要处理的晶片共有N*M片)分配一个路由信息(即晶片的加工工艺访问的模块的顺序,进行不同的工艺处理流程),刻蚀机根据晶片的路由信息进行分析,根据刻蚀机各个机件的处理能力分配晶片的访问路径。
具体举例而言,刻蚀机设备是用来负责晶片的刻蚀处理流程的设备,可能涉及以下不同的工艺过程模块(一种工艺模块和多种辅助模块):
1、Cassette(盒子):装载晶片的容器,包含多个槽,每个槽都可以容纳一片晶片
2、大气机械手:负责在大气状态下从Cassette、Aligner(定位器)和LoadBlock(装载器)之间传送晶片。
3、Load Block(装载器):是一个可以密封的容器,在大气和真空机件之间传输晶片起到缓冲作用。Load Block(装载器)也可以容纳多片晶片。
4、Aligner(定位器)是晶片的校准设备。
5、真空机械手:在Load Block(装载器)和Process Module(工艺模块)之间传送晶片,真空机械手可以是双臂机械手,可以同时容纳2片晶片,但一般的,某一时刻只能处理一个晶片的传输。
6、Process Module(工艺模块)用于负责晶片的刻蚀工艺。
一般的,一个刻蚀机可能包含3个Cassette,一个大气机械手,2个LoadBlock,一个真空机械手,多个Process Module和一个Aligner。
一个晶片进行刻蚀前,刻蚀机首先通过大气机械手将其从Cassette中取出,放到密封的模块Load Block(负责晶片在大气和真空的腔室传输时进行抽气、充气的作用)中,真空机械手从Load Block中取出晶片,并根据工艺的需要放到工艺模块(Process Module)中进行加工(一个晶片可能访问不同工艺模块以完成所有的工艺),当所有的工艺处理完毕,真空机械手将其取出放到Load Block中,Load Block随后进行充气,并由大气机械手放到Cassette中,一个晶片的加工处理完毕。
在实际的刻蚀过程中,由于每个晶片的工艺流程不同、模块的处理能力不同,因此,刻蚀机在进行晶片的加工过程中,就需要考虑如何分配这些机件给晶片,从而使刻蚀机的产能达到最大。
总之,目前需要本领域技术人员迫切解决的一个技术问题就是:如何使晶片传输路径最优化,从而提高产能。
发明内容
本发明所要解决的技术问题是提供一种晶片优化调度的方法和系统,能够很好的从工艺时间效率的角度获得最优的晶片传输路径,尽可能的减少工艺模块空闲的时间,提高系统的产能和效率。
为了解决上述问题,本发明公开了一种晶片优化调度的方法,包括以下步骤:获取系统所需运行的晶片数量以及各个晶片的工艺顺序;依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;依据调度队列中的路径对各个晶片进行调度。
优选的,可以通过以下方式计算一路径的系统工艺时间效率:计算得到系统中各个工艺模块中进行工艺处理的时间和;计算系统的整体运行时间;采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
优选的,也可以通过以下方式计算一路径的系统工艺时间效率:计算得到系统中各个工艺模块中进行工艺处理的时间和;计算系统的各个工艺模块的空闲时间;采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。
优选的,所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
依据本发明的另一实施例,还公开了一种晶片优化调度的装置,包括:
接口模块,用于获取系统所需运行的晶片数量以及各个晶片的工艺顺序;
路径模拟模块,用于依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;
路径评价模块,用于根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;
调度模块,用于依据调度队列中的路径对各个晶片进行调度。
优选的,所述路径评价模块进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的整体运行时间;
效率计算模块,用于采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
优选的,所述路径评价模块也可以进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的各个工艺模块的空闲时间;
效率计算模块,用于采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。
优选的,所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
依据本发明的另一实施例,还公开了一种晶片优化调度的装置,包括:
接口管理器,用于完成本装置与其他装置的交互管理;所述交互管理包括获取系统所需运行的晶片数量以及各个晶片的工艺顺序,以及输出调度队列;
主控器,用于负责路径计算器的线程管理,以及将所获得的最优路径保存至调度队列;
对象管理器,用于存储和维护本装置相关的各个对象的属性数据;所述对象包括晶片和工艺模块;
路径计算器,用于依据晶片数量及各个晶片的工艺顺序,以及对象管理器中的相关属性数据,模拟晶片运行路径并根据系统的工艺时间效率评价输出最优路径;所述路径为各个晶片在时间上的移动序列集合。
优选的,所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
与现有技术相比,本发明具有以下优点:
本发明通过构造系统工艺时间效率函数,对系统所有的可能调度序列进行n步模拟,并通过进一步的分析可以获得输出最优的路径。因此,本发明方案可以提高系统的产能,降低生产成本,从而为生产企业带来更高的利益。
本发明方案在进行调度模拟的过程中,采用分段模拟策略,在追求提高系统产能的同时,寻找降低计算消耗的算法,从而可以实现系统的快速响应。
附图说明
图1是本发明一种晶片优化调度的方法实施例的步骤流程图;
图2是本发明一种N步分段调度策略的步骤示意图;
图3是本发明一种晶片优化调度的装置实施例的结构框图;
图4是本发明另一种晶片优化调度的装置实施例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明的调度处理流程可以在众多通用或专用的计算系统环境或配置中运行。例如:个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、网络PC包括以上任何系统或设备的分布式计算环境等等。
本发明可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本发明,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
参照图1,示出了本发明一种晶片优化调度的方法实施例,具体可以包括:
步骤101、获取系统所需运行的晶片数量以及各个晶片的工艺顺序;
步骤102、依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;
步骤103、根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;
步骤104、依据调度队列中的路径对各个晶片进行调度。
本发明所述的系统就是调度过程所指向的一个工艺设备或者多个工艺设备组合,例如,前述的刻蚀机设备就是本发明的一个系统,其包括有多个工艺模块和辅助模块。
通过上述的步骤流程可以看出本发明的核心思想之一就是通过对各种可行的路径分支进行模拟比较,从而获得其中最优的路径,按照该最优路径调度晶片,即可提高生产效率。最优路径实质上就是各个晶片的多个工艺步骤的统筹排序组合,以最大程度的避免工艺模块的空闲时间,最大化的发挥辅助模块的作用。
下面从原理层面对本发明的路径模拟和评价过程加以描述。
首光,在工艺期间,晶片访问系统中的工艺模块的时间可以包括:执行工艺的时间、空闲时间。在某一时刻,晶片是否正在进行工艺可以用下面的函数表示:
1表示在时刻t时,晶片k在工艺模块i中执行工艺;0表示晶片k在工艺模块i中处于空闲状态。公式(1)可以用于表示任何一个时刻晶片k位于模块i中的情况,i可能为1-M(共M个模块)。也就是当i=1,2,3。。。M时,就是晶片k分别位于模块1,2,3,。。。M中。如果公式(1)的值等于1,表示晶片K在i中,并且正在进行工艺操作。如果公式(1)的值等于0时,表示晶片在模块i中没有任何处理,也就是空闲状态。
其次,可以采用晶片的工艺处理时间的和整个实际时间的比描述晶片工艺的效率。如公式(2)
公式2表示在t时间内,所有的晶片(i)在第k个模块中进行工艺处理的时间(也就是公式(1)等于1的时间)与t的比值。
最后,系统工艺的时间效率可以表示为如下函数:
其中,n为系统中晶片的数量,其中各模块中的晶片数量应当不超过模块的容量。公式(3)表示的是所有的晶片在各工艺模块中的进行工艺处理的时间和t的比率。根据上述分析,可以知悉本发明的目的就是找到使条件(3)达到最大值的调度队列。
本发明可以为系统构造一个系统状态,用于描述当前时刻系统中各个晶片的所处状态,并可以依据这些状态信息计算得到系统工艺时间效率。
系统从初始状态开始,并根据晶片的工艺路由信息模拟计算每个下次可能的状态建立分支,每个分支对应某个晶片的一个工艺过程,针对每个分支进行模拟计算出所有可能的系统状态。当所有的晶片的所有工艺过程被模拟后,一个搜索树就被构造出来。搜索数类似于一颗树,树的每个分支就是调度算法模拟的分支,树的节点就是一个系统状态。然后,根据系统的工艺时间效率对每个路径进行排序,选择最好的进行输出即可。具体举例说明如下:
如当前有1个job(任务),这个job包含1个cassette,cassette里有2个wafer(分别为wafer1,wafer2),wafer的route recipe(路由信息或者工艺顺序信息)定义wafer的访问顺序是(LA->PM1->LA)。其中,LA是指装载器A(Load Block A)。
本发明首先模拟把wafer1通过TM(传输模块,transport module)放到LA中(这步就算做一个分支),同时计算wafer1移动的时间,以及LA和TM的处理这个动作后的空闲时间等。当这些计算完成后,系统进入一个新的状态;然后算法在新的状态下,计算wafer1放到PM1或wafer2放到LA后的状态(选择wafer1或wafer2就会产生不同的分支)。
此处以wafer1放到PM1的这个分支进行分析。
当wafer1放到PM1后,PM1需要根据wafer1的Process recipe进行工艺,当wafer1一放到PM1中,以及wafer1离开PM1的这段时间就是Pik(t),如果PM1在进行工艺则Pik(t)就等于1,否则=0。(因此,系统处理能力和Pik(t)相关,本发明的目的就是希望Pik(t)等于1的时间和等于0的时间比率越大越好,也就是说PM进行工艺的时间越大于空闲时间越好)。
wafer1被模拟放到PM1后,系统又到了一个新的状态,此时根据这个新的状态再继续进行模拟(选择wafer1移动到LA或wafer2移动到LA),依次类推,直到wafer1和wafer2的所有的访问顺序(LA->PM1->LA)都模拟一遍。这时系统达到了最终状态,就可以根据不同分支所需要的处理时间进行比较,并选择最优的分支路径作为加工顺序。
下面对具体的路径评价过程进行描述:
假设调度算法的搜索树如下:
路径1:
wafer1.LA->wafer1.PM1->wafer1.LA->wafer2.LA->wafer2.PM->wafer2.LA
路径2:
Wafer1.LA->wafer2.LA->wafer1.PM1->wafer1.LA->wafer2.PM1->wafer2.LA
假定LA的处理时间(抽气、冲气)为10秒,PM1的处理时间(执行Processrecipe的时间为10秒)。其它时间如TM取片、放片等时间均为2秒。
针对路径1,计算过程如下:
假定晶片1和2经过LA->PM时:
(1)、晶片1移动到LA中,移动时间为4秒(包括取片和放片),此时t=4;此时公式3的效率为0(工艺时间0/t=0/4=0);
(2)、LA进行抽气(10秒),然后把晶片1放到PM中(移动时间为4),此时t=4+10+4=18;而仍没进行工艺处理,因此公式3的系统时间效率仍为0;
(3)、本步骤中,对晶片1进行工艺处理(10秒);此时系统时间效率为10/(18+10);
(4)、工艺执行完成后,LA充气10秒,晶片2放到LA中(4秒);LA抽气10秒;
(5)、晶片2放到PM中(4秒),执行工艺10秒;此时系统效率(10+10)/(18+10+10+4+10+4+10),即20/66。
针对路径2,计算过程如下:
(1)、晶片1移动到LA中,然后把晶片2移动到LA中,此时t=8;
(2)、LA抽气10秒,把晶片1放到PM中(移动时间为4);此时系统时间效率仍未0,t=8+10+4;
(3)、PM对晶片1进行工艺(10秒),同时把晶片2放到机械手(2个手臂)上(即取片时间2秒),这是一个并行处理的过程;因此PM处理完晶片1时的系统效率为10/(22+10)。并且,此时晶片2已经在机械手上了,相对于路径1更优化,因为路径1中的晶片2仍然在原位置没动。
(4)、PM对晶片1进行工艺处理后,机械手把晶片2放到PM中完成处理工艺,放片的时间为2秒,处理工艺10秒;则此时系统时间效率为(10+10)/(22+10+2+10),即20/44。
从上面的详细计算过程可以明显看出,路径2的效率明显高于路径1,即路径2的效率高于路径1(为最优路径)。
需要说明的是,上面的计算过程中都采用所述的工艺处理时间和与整体运行时间的比,来描述系统工艺时间效率。即在本发明的一实施例中,可以通过以下方式计算一路径的系统工艺时间效率:计算得到系统中各个工艺模块中进行工艺处理的时间和;计算系统的整体运行时间;采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
但是实际应用中,本领域技术人员也可以通过以下方式计算一路径的系统工艺时间效率:计算得到系统中各个工艺模块中进行工艺处理的时间和;计算系统的各个工艺模块的空闲时间;采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。上述计算方式也完全满足本发明对系统工艺时间效率的定义和需求。
当然,对于将晶片在当前系统中的所有工艺步骤都模拟完成的情况而言,其在各个工艺模块中进行工艺处理的时间和基本接近,或者说在比较优化的几条路径中基本接近。因此,在简单处理的情况下,可以直接采用系统的整体运行时间作为描述该路径的系统工艺时间效率(可以参见前述对路径1和路径2的评价过程,路径1和路径2中的工艺处理时间和是一样的)。
在复杂的实际应用中,由于系统中的晶片数量较多,产生的分支也会很多,构造出一棵搜索树的时间消耗很大。因此,参照图2,示出了一种N步分段调度策略,即给定一个搜索范围N,仅仅模拟N步之内系统模拟路径的结果,对N步的路径进行评价,决定最优的路径作为调度的序列。也就是说,在本发明的一实施例中,所述晶片运行路径可以包括各晶片加工完毕所需的所有工艺步骤;在本发明的另一实施例中,所述晶片运行路径也可以仅包括一定步数范围内的工艺步骤序列集合。
图2所示的路径模拟和评价过程可以包括以下步骤:
步骤201、系统初始化;
步骤202、判断已经模拟的路径步数n是否小于阈值N,如果不小于,则不需要继续模拟,而直接对已经模拟好的各个路径进行评价即可,即进入步骤206;如果小于,则进入步骤203;
步骤203、获取系统中可以进行模拟的各个工艺步骤;
步骤204、对每个晶片的各种可能的下一个工艺执行情况进行模拟;
步骤205、模拟完成后,将步数值n加1;返回步骤202;
步骤206、依据系统的工艺时间效率,评价各个路径中的最优路径;
步骤207、将最优路径保存至调度队列;结束。
总的来说,由于搜索树可能非常大,因此,在本发明的一优选实施例中,不模拟整棵树,而是分成段进行模拟,也就是说设定一个N,表示如果算法模拟的深度到达N就不再继续往下算了,而是模拟其它的分支。小n表示当前算法模拟的深度。
还是以分支1,2为例。
如果定义阈值N为4,那么算法模拟的结果就是:
分支1:
wafer1.LA->wafer1.PM1->wafer1.LA->wafer2.LA(只有4个节点)
分支2:
Wafer1.LA->wafer2.LA->wafer1.PM1->wafer1.La(只有4个节点)
n就是模拟过程中每个节点的深度标量,如果n达到了4就不需要再往下模拟了。
参照图3,示出了一种晶片优化调度的装置实施例,具体可以包括:
接口模块301,用于获取系统所需运行的晶片数量以及各个晶片的工艺顺序;
路径模拟模块302,用于依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;
路径评价模块303,用于根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;
调度模块304,用于依据调度队列中的路径对各个晶片进行调度。
在本发明的一个装置实施例中,所述路径评价模块可以进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的整体运行时间;
效率计算模块,用于采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
在本发明的另一装置实施例中,所述路径评价模块可以进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的各个工艺模块的空闲时间;
效率计算模块,用于采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。
如前述方法实施例,所述晶片运行路径可以包括各晶片加工完毕所需的所有工艺步骤;或者,所述晶片运行路径也可以仅包括一定步数范围内的工艺步骤序列集合。
参照图4,示出了一种晶片优化调度的装置,其特征在于,包括:
接口管理器401,用于完成本装置与其他装置的交互管理;所述交互管理包括输出调度队列405;所述交互管理还可以包括:路径计算器的启动、停止、刻蚀机机件状态信息的同步等等。
主控器402,用于负责路径计算器的线程管理,以及将所获得的最优路径保存至调度队列405。
对象管理器403,用于存储和维护本装置相关的各个对象的属性数据;所述对象包括晶片和工艺模块;所述属性数据包括系统所需运行的晶片数量以及各个晶片的工艺顺序;对象管理器403即本装置内部的一个数据库。
例如,对象管理器403可以存储当前刻蚀机系统中所有的相关的对象信息,包括wafer、route recipe、process recipe、TM、PM、Load Blok、Cassette、Job等对象。调度算法计算的对象是Job中的wafer的移动序列,wafer属于某个Cassette,Job可能包含一个或多个Cassette。每个wafer都有一个routerecipe指定wafer所需移动的模块的顺序,这些模块包括TM,PM,Load Block,Cassette等等。其中PM是工艺处理模块,由process recipe(该processrecipe可以包含在route recipe中)指定处理所需的工艺参数。
路径计算器404,用于依据晶片数量及各个晶片的工艺顺序,模拟晶片运行路径并根据系统的工艺时间效率评价输出最优路径;所述路径为各个晶片在时间上的移动序列集合。路径计算器404的调度算法就是根据每个wafer的route recipe进行模拟,计算wafer访问各个模块序列的最优路径。
如前述方法实施例,所述晶片运行路径可以包括各晶片加工完毕所需的所有工艺步骤;或者,所述晶片运行路径也可以仅包括一定步数范围内的工艺步骤序列集合。
图4所示装置中的晶片工艺调度队列405可以用于存储路径计算器404计算的晶片工艺队列,并负责调度队列的维护。采用上述分模块的结构实现本发明,可以提高调度算法的效率和责任的分工明确。
需要说明的是,在计算的时候,根据各模块的定义判断其晶片容量是否已满;如果不满,则可以把另一个晶片放到这个模块中(当然,此时还要看是否有晶片要放到这个模块中,根据晶片的移动序列判断等),如果已满,则不能放晶片到模块中。任何一个系统状态时,可能有多个晶片要放到同一个模块中,这时算法模拟把每个晶片都放到这个模块中,这是就产生不同的模拟分支。最后根据每个分支的时间效率最大的原则选择最佳的分支即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种晶片优选调度的方法和装置,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种半导体设备中晶片优化调度的方法,其特征在于,包括:
获取系统所需运行的晶片数量以及各个晶片的工艺顺序;
依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;
根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;
依据调度队列中的路径对各个晶片进行调度,以提高系统的产能和效率。
2.如权利要求1所述的方法,其特征在于,通过以下方式计算一路径的系统工艺时间效率:
计算得到系统中各个工艺模块中进行工艺处理的时间和;
计算系统的整体运行时间;
采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
3.如权利要求1所述的方法,其特征在于,通过以下方式计算一路径的系统工艺时间效率:
计算得到系统中各个工艺模块中进行工艺处理的时间和;
计算系统的各个工艺模块的空闲时间;
采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。
4.如权利要求1所述的方法,其特征在于,
所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;
或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
5.一种晶片优化调度的装置,其特征在于,包括:
接口模块,用于获取系统所需运行的晶片数量以及各个晶片的工艺顺序;
路径模拟模块,用于依据晶片数量及各个晶片的工艺顺序,模拟计算得到多条晶片运行路径;所述路径为各个晶片在时间上的移动序列集合;
路径评价模块,用于根据系统的工艺时间效率评价上述多条晶片运行路径,将系统工艺时间效率最大的路径作为最优路径保存至调度队列;
调度模块,用于依据调度队列中的路径对各个晶片进行调度,以提高系统的产能和效率。
6.如权利要求5所述的装置,其特征在于,所述路径评价模块进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的整体运行时间;
效率计算模块,用于采用所述的工艺处理时间和与整体运行时间的比,描述该路径的系统工艺时间效率;所述整体运行时间包括工艺处理时间和空闲时间。
7.如权利要求5所述的装置,其特征在于,所述路径评价模块进一步包括用于计算系统工艺时间效率的以下模块:
第一计算模块,用于计算得到系统中各个工艺模块中进行工艺处理的时间和;
第二计算模块,用于计算系统的各个工艺模块的空闲时间;
效率计算模块,用于采用所述的工艺处理时间和与空闲时间的比,描述该路径的系统工艺时间效率。
8.如权利要求5所述的装置,其特征在于,
所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;
或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
9.一种晶片优化调度的装置,其特征在于,包括:
接口管理器,用于完成本装置与其他装置的交互管理;所述交互管理包括获取系统所需运行的晶片数量以及各个晶片的工艺顺序,以及输出调度队列;
主控器,用于负责路径计算器的线程管理,以及将所获得的最优路径保存至调度队列;
对象管理器,用于存储和维护本装置相关的各个对象的属性数据;所述对象包括晶片和工艺模块;
路径计算器,用于依据晶片数量及各个晶片的工艺顺序,以及对象管理器中的相关属性数据,模拟晶片运行路径并根据系统的工艺时间效率评价输出最优路径;所述路径为各个晶片在时间上的移动序列集合。
10.如权利要求9所述的装置,其特征在于,
所述晶片运行路径包括各晶片加工完毕所需的所有工艺步骤;
或者,所述晶片运行路径仅包括一定步数范围内的工艺步骤序列集合。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101796121A CN101459098B (zh) | 2007-12-14 | 2007-12-14 | 一种晶片优化调度的方法和装置 |
PCT/CN2008/073457 WO2009089715A1 (fr) | 2007-12-14 | 2008-12-11 | Procédé et dispositif pour un acheminement optimisé de tranches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101796121A CN101459098B (zh) | 2007-12-14 | 2007-12-14 | 一种晶片优化调度的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101459098A CN101459098A (zh) | 2009-06-17 |
CN101459098B true CN101459098B (zh) | 2012-07-04 |
Family
ID=40769863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101796121A Active CN101459098B (zh) | 2007-12-14 | 2007-12-14 | 一种晶片优化调度的方法和装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101459098B (zh) |
WO (1) | WO2009089715A1 (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101763098B (zh) * | 2009-12-24 | 2012-06-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种硅片优化调度的方法和装置 |
CN103811292B (zh) * | 2012-11-07 | 2016-08-10 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片加工处理系统及处理方法 |
CN103529652B (zh) * | 2013-10-23 | 2015-04-15 | 深圳市华星光电技术有限公司 | 一种精密测长机中冷却缓冲机构的进出片控制方法及装置 |
CN104752128A (zh) * | 2013-12-25 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 硅片加工处理的系统及方法 |
CN104752288B (zh) * | 2013-12-30 | 2018-03-06 | 北京北方华创微电子装备有限公司 | 半导体设备工艺加工调度的方法及系统 |
CN104091773B (zh) * | 2014-07-11 | 2017-09-29 | 上海华力微电子有限公司 | 半导体制造的多平行动态流程控制方法 |
CN105304520B (zh) * | 2014-07-23 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 晶片的调度方法及系统 |
CN105807732B (zh) * | 2014-12-31 | 2018-11-06 | 北京北方华创微电子装备有限公司 | 半导体工艺控制方法及半导体工艺控制系统 |
CN106298604A (zh) * | 2015-06-24 | 2017-01-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种晶片传输方法和装置 |
CN105205585A (zh) * | 2015-08-17 | 2015-12-30 | 北京七星华创电子股份有限公司 | 半导体热处理设备的晶片装载装置的调度控制方法及系统 |
CN106898572B (zh) * | 2015-12-17 | 2019-07-05 | 北京北方华创微电子装备有限公司 | 基于设备实时状态的物料调度方法及系统 |
SG11201808023TA (en) | 2016-03-23 | 2018-10-30 | Beijing Naura Microelectronics Equipment Co Ltd | Impedance matching system, impedance matching method and semiconductor processing apparatus |
TWI633504B (zh) * | 2017-11-16 | 2018-08-21 | 財團法人工業技術研究院 | 基於樹狀搜尋的排程方法與使用此方法的電子裝置 |
CN109034596A (zh) * | 2018-07-19 | 2018-12-18 | 北京北方华创微电子装备有限公司 | 一种物料优化调度的方法和设备 |
CN110895733B (zh) * | 2018-09-12 | 2021-04-09 | 北京北方华创微电子装备有限公司 | 生产调度方法及装置、半导体处理设备、存储介质 |
CN111446181B (zh) * | 2019-01-16 | 2023-06-16 | 北京北方华创微电子装备有限公司 | 一种机械手调度方法 |
CN112309887B (zh) * | 2019-07-29 | 2023-03-21 | 华润微电子(重庆)有限公司 | 晶圆制造的预派工方法、电子装置、计算机设备和系统 |
CN111539556A (zh) * | 2020-04-02 | 2020-08-14 | 北京北方华创微电子装备有限公司 | 晶片调度方法及装置 |
CN111923066B (zh) * | 2020-08-14 | 2021-11-12 | 北京北方华创微电子装备有限公司 | 一种晶圆清洗设备中的工艺调度方法、装置 |
CN114613710B (zh) * | 2022-05-11 | 2022-07-26 | 弥费实业(上海)有限公司 | 基于完工时间的提前派车方法、系统及计算机设备 |
CN115374015B (zh) * | 2022-10-24 | 2023-02-10 | 埃克斯工业有限公司 | 调度算法的测试方法、测试模拟装置及介质 |
CN115794506B (zh) * | 2022-10-26 | 2023-10-13 | 北京北方华创微电子装备有限公司 | 一种晶片调度方法和一种电子设备 |
CN117196132B (zh) * | 2023-11-07 | 2024-02-09 | 宁波润华全芯微电子设备有限公司 | 一种基于swap策略的晶圆搬运调度方法、系统、装置和介质 |
CN117331291B (zh) * | 2023-12-01 | 2024-03-19 | 上海红岩临芯半导体科技有限公司 | 涂胶显影设备单元均衡流片的调度方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
CN1505836A (zh) * | 2001-12-27 | 2004-06-16 | 东京毅力科创株式会社 | 被处理体的搬运系统、无人搬运车系统、无人搬运车及被处理体的搬运方法 |
CN1505108A (zh) * | 2002-12-02 | 2004-06-16 | 株式会社华祥 | 基板处理装置和基板处理装置中的基板输送装置 |
CN1770199A (zh) * | 2004-11-04 | 2006-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造代工厂用的晶片投片自动化预测系统 |
CN1806213A (zh) * | 2003-05-16 | 2006-07-19 | Fsi国际公司 | 调度多机器人加工系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784003B2 (en) * | 2002-10-08 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Quick turn around time system and method of use |
JP2006108214A (ja) * | 2004-10-01 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 自動搬送方法 |
-
2007
- 2007-12-14 CN CN2007101796121A patent/CN101459098B/zh active Active
-
2008
- 2008-12-11 WO PCT/CN2008/073457 patent/WO2009089715A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6360133B1 (en) * | 1999-06-17 | 2002-03-19 | Advanced Micro Devices, Inc. | Method and apparatus for automatic routing for reentrant process |
CN1505836A (zh) * | 2001-12-27 | 2004-06-16 | 东京毅力科创株式会社 | 被处理体的搬运系统、无人搬运车系统、无人搬运车及被处理体的搬运方法 |
CN1505108A (zh) * | 2002-12-02 | 2004-06-16 | 株式会社华祥 | 基板处理装置和基板处理装置中的基板输送装置 |
CN1806213A (zh) * | 2003-05-16 | 2006-07-19 | Fsi国际公司 | 调度多机器人加工系统 |
CN1770199A (zh) * | 2004-11-04 | 2006-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体制造代工厂用的晶片投片自动化预测系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101459098A (zh) | 2009-06-17 |
WO2009089715A1 (fr) | 2009-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459098B (zh) | 一种晶片优化调度的方法和装置 | |
US10915096B2 (en) | Method and system for quick customized-design of intelligent workshop | |
US10990087B2 (en) | Parallel control method and system for intelligent workshop | |
Guo et al. | Modular based flexible digital twin for factory design | |
Ye et al. | A genetic algorithm for job-shop scheduling | |
US9606530B2 (en) | Decision support system for order prioritization | |
WO2020040763A1 (en) | Real-time production scheduling with deep reinforcement learning and monte carlo tree search | |
Gen et al. | Evolutionary techniques for optimization problems in integrated manufacturing system: State-of-the-art-survey | |
CN109375601A (zh) | 基于数据驱动建模与仿真优化的流水线规划方法及设备 | |
US20180270121A1 (en) | Information processing architecture for network edge-based optimization problems | |
Drake et al. | Simulation as a planning and scheduling tool for flexible manufacturing systems | |
CN104636479A (zh) | 一种工业大数据驱动的总完工时间预测方法 | |
Lei et al. | Hybrid heuristic search approach for deadlock-free scheduling of flexible manufacturing systems using Petri nets | |
Chien et al. | Tool allocation to smooth work-in-process for cycle time reduction and an empirical study | |
Du et al. | Collaborative optimization of service scheduling for industrial cloud robotics based on knowledge sharing | |
Azadeh et al. | A novel algorithm for layout optimization of injection process with random demands and sequence dependent setup times | |
CN101751025B (zh) | 一种硅片优化调度的方法和装置 | |
Can et al. | A demonstration of machine learning for explicit functions for cycle time prediction using MES data | |
Zaidi et al. | Optimisation and simulation of transportation tasks in flexible job shop with muti-robot systems | |
Chua et al. | A surrogate model to predict production performance in digital twin-based smart manufacturing | |
CN116009419A (zh) | 复杂装备制造过程虚拟重构与仿真运行方法及系统 | |
TW202314410A (zh) | 用於基板處理的機器學習平台 | |
WO2022166851A1 (zh) | 量子计算机操作系统、量子计算机及可读存储介质 | |
Zhu et al. | Research on multi-robot scheduling algorithm in intelligent storage system | |
Yang et al. | Unrelated parallel-machine scheduling with maintenance activities and rejection penalties for minimizing total cost |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone, 100176 Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016 2 floor, block M5, Jiuxianqiao East Road, Chaoyang District, Beijing. Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
CP03 | Change of name, title or address |