CN101458447B - 光学近距修正、光掩模版制作及图形化方法 - Google Patents

Abstract

一种光学近距修正方法，包括：在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值；确定后续将布局辅助图形转移至光掩模版上光介质层的厚度，所述厚度对应于光强值。本发明还提供光掩模版制作及图形化方法。本发明使器件半密集区及器件孤立区的电路图形与器件密集区的电路图形的临界尺寸趋于一致，并且布局辅助图形不在晶圆上成像。

Description

光学近距修正、光掩模版制作及图形化方法

技术领域

本发明涉及半导体制造技术领域，特别涉及光学近距修正、光掩模版制作及图形化方法。

背景技术

随着半导体制造技术的飞速发展，为了半导体器件达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片正向更高集成度的方向发展。而半导体芯片的集成度越高，半导体器件的临界尺寸(CD，Critical Dimension)越小。

然而，由于受到曝光机台(optical exposure tool)的分辨率极限(resolutionlimit)的影响，在对这些高密度排列的掩模版电路图形进行曝光转移至晶圆上时，便很容易产生光学近距效应(OPE，optical proximity effect)，例如直角转角圆形化(right-angled comer rounded)、直线末端紧缩(line end shortened)以及直线线宽增加/缩减(line width increase/decrease)等都是常见的光学近距效应所导致的掩模版电路图形转移到晶圆上的缺陷。

现有技术对光学近距效应进行修正方法是预先修正光掩模版上的掩模版电路图形，例如在光掩模版上使用亚衍射极限辅助散射条(SRAF)作为辅助图形的方法。具体如专利号为95102281.4的中国专利所公开的技术方案，如图1所示，在光学近距修正(OPC)软件的电路布局图1中，在相邻的布局电路图形10之间加入至少一个布局辅助图形15，其中布局辅助图形15与布局电路图形10平行，布局辅助图形15为亚衍射极限辅助散射条，用以减弱通过相邻布局电路图形10之间的光强度；然后再将在OPC软件中设计好的布局电路图形10和布局辅助图形15一起输入至光掩模版制造设备中，设备会根据输入的布局电路图形10和布局辅助图形15大小和位置自动在光掩模版上用铬膜层或移相器形成掩模版电路图形和掩模版辅助图形。

由于光掩模版上的掩模版辅助图形反映到晶圆的光刻胶层上时，不应在晶圆的光刻胶层上形成对应于掩模版辅助图形的辅助图形，因此光掩模版上的掩模版辅助图形尺寸应小于光刻机的最小分辨率。因此，这种加入亚衍射极限辅助散射条的方法很适合用来修正器件半密集区及器件孤立区的电路图形，使其电路图形显得密集，增加器件半密集区及器件孤立区的电路图形曝光后的焦深(DOF，Depth of Field)而提高微影的质量，同时密集的电路图形结构可大幅增加制程的自由度。

现有技术由于不应在晶圆的光刻胶层上形成对应于掩模版辅助图形的辅助图形，因此布局辅助图形尺寸应小于布局电路图形，使器件半密集区及器件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密集区的布局电路图形密集度不一致，导致转移至晶圆上后，器件半密集区及器件孤立区的电路图形与器件密集区的电路图形的临界尺寸相差较大，如图2所示，当用相同的光强阈值(虚线所示)将器件孤立区与器件密集区的布局电路图形导致转移至晶圆上后，器件孤立区的电路图形与器件密集区的电路图形的临界尺寸的差值大于0.03μm，进而影响半导体器件的成像质量。

发明内容

本发明解决的问题是提供一种光学近距修正、光掩模版制作及图形化方法，提高器件半密集区、器件孤立区及器件密集区的电路图形的临界尺寸的一致性。

为解决上述问题，本发明提供一种光学近距修正方法，包括：在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值；确定后续将布局辅助图形转移至光掩模版上光介质层的厚度，所述厚度对应于光强值。

可选的，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值。

可选的，所述光介质层厚度与光强值的关系式为 $I=\left|E_1\right|=\left|E_0\right|\left|\exp (-\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{kd}\cos {\mathrm{\θ}}_1)\right|\left|\exp \left(i\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{nd}\cos {\mathrm{\θ}}_1\right)\right|,$ 其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

可选的，在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区。

本发明提供一种光掩模版制作方法，包括：在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值；将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定；将布局辅助图形转移至光介质层上，形成掩模版辅助图形。

可选的，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值。

可选的，所述光介质层厚度与光强值的关系式为 $I=\left|E_1\right|=\left|E_0\right|\left|\exp (-\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{kd}\cos {\mathrm{\θ}}_1)\right|\left|\exp \left(i\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{nd}\cos {\mathrm{\θ}}_1\right)\right|,$ 其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

可选的，所述光介质层的材料为SU8胶。

可选的，在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区。

本发明提供一种图形化方法，包括：在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值；将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定；将布局辅助图形转移至光介质层上，形成掩模版辅助图形；将掩模版布局电路图形转移至晶圆上，形成电路图形。

可选的，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值。

可选的，所述光介质层厚度与光强值的关系式为 $I=\left|E_1\right|=\left|E_0\right|\left|\exp (-\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{kd}\cos {\mathrm{\θ}}_1)\right|\left|\exp \left(i\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{nd}\cos {\mathrm{\θ}}_1\right)\right|,$ 其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

可选的，所述光介质层的材料为SU8胶。

可选的，在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区。

与现有技术相比，上述方案具有以下优点：在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值。后续将光掩模版上的掩模版辅助图形转移至晶圆上时，光能从掩模版辅助图形中透过，使掩模版辅助图形无法在晶圆上成像。

同时布局辅助图形的临界尺寸与布局电路图形一致，使器件半密集区及器件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密集区的布局电路图形密集度一致，最终导致转移至晶圆上后，器件半密集区及器件孤立区的电路图形与器件密集区的电路图形的临界尺寸趋于一致，差值小于等于0.012μm，提高半导体器件的成像质量。

附图说明

图1是现有技术对布局电路图形进行光学近距修正的示意图；

图2是现有技术对布局电路图形进行光学近距修正后不同区域的电路图形临界尺寸比较示意图；

图3是本发明对布局电路图形进行光学近距修正的具体实施方式流程图；

图4是本发明对布局电路图形进行光学近距修正的实施例示意图；

图5是本发明制作光掩模版的具体实施方式流程图；

图6是本发明制作光掩模版的实施例示意图；

图7是本发明图形化的具体实施方式流程图；

图8是本发明图形化的实施例示意图；

图9和图10是本发明对布局电路图形行光学近距修正后不同区域的电路图形临界尺寸比较示意图。

具体实施方式

根据晶圆上半导体器件的密度可分为器件密集区、器件半密集区和器件孤立区，器件密集区的电路图形间的距离等于1CD，器件半密集区的电路图形间的距离大于1CD且小于等于3CD，器件孤立区的电路图形间的距离大于3CD。

在晶圆的光刻胶层上形成电路图形是使用光掩模版制造设备将已经设计好的布局电路图形转移至光掩模版上，然后再使用曝光装置将光掩膜版上的掩模版电路图形转移至晶圆的光刻胶层上。因此，在布局电路图形周围加入布局辅助图形就可以减小形成在晶圆的光刻胶层上的电路图形的CD变化量。

本发明在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；调整布局辅助图形的光强值，使光强值大于光强阈值。后续将光掩模版上的掩模版辅助图形转移至晶圆上时，光能从掩模版辅助图形中透过，使掩模版辅助图形无法在晶圆上成像。

同时布局辅助图形的临界尺寸与布局电路图形一致，使器件半密集区及器件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密集区的布局电路图形密集度一致，最终导致转移至晶圆上后，器件半密集区及器件孤立区的电路图形与器件密集区的电路图形的临界尺寸趋于一致，差值小于等于0.012μm，提高半导体器件的成像质量。

下面结合附图和较佳实施例对本发明的具体实施方式做详细的说明。

图3是本发明对布局电路图形进行光学近距修正的具体实施方式流程图。如图3所示，执行步骤S101，在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致。

在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区。

布局辅助图形的临界尺寸与布局电路图形的临界尺寸一致，使器件半密集区及器件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密集区的布局电路图形密集度一致，即器件半密集区及器件孤立区的相邻布局电路图形和布局辅助图形之间的距离与器件密集区的相邻布局电路图形之间的距离一致。

执行步骤S102，调整布局辅助图形的光强值，使光强值大于光强阈值。

所述光强阈值为将布局电路图形转移至晶圆上时能在光刻胶层上成像所需的最小光强值。

执行步骤S103，确定后续将布局辅助图形转移至光掩模版上光介质层的厚度，所述厚度对应于光强值。

所述光介质层厚度与光强值的关系式为： $I=\left|E_1\right|=\left|E_0\right|\left|\exp (-\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{kd}\cos {\mathrm{\θ}}_1)\right|\left|\exp \left(i\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{nd}\cos {\mathrm{\θ}}_1\right)\right|,$ 其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

所述光介质层的材料为SU8胶等。

图4是本发明对布局电路图形进行光学近距修正的实施例示意图。如图4所示，在光学近距修正(OPC)软件的电路布局图2中，确定器件密集区、器件半密集区和器件孤立区，在器件半密集区和器件孤立区的相邻布局电路图形20之间加入至少一个布局辅助图形25，使相邻布局电路图形20与布局辅助图形25之间的距离L与器件密集区的相邻布局电路图形20之间的距离一致，所述布局辅助图形25与布局电路图形20平行。

布局辅助图形25为亚衍射极限辅助散射条，用以减弱通过相邻布局电路图形20之间的光强；然后再将在OPC软件中设计好的布局电路图形20和布局辅助图形25一起输入至光掩模版制造设备中，设备会根据输入的布局电路图形20和布局辅助图形25尺寸和位置自动在光掩模版上用铬层或移相器形成掩模版电路图形和掩模版辅助图形。

本实施例中，布局辅助图形25与布局电路图形20的临界尺寸一致，掩模版电路图形和掩模版辅助图形的临界尺寸也一致，如果在掩模版辅助图形临界尺寸大于光刻机的最小分辨率，那么在将掩模版辅助图形转移至晶圆光刻胶层上时，会在光刻胶层上成像，因此在布局软件中对布局辅助图形25的光强值进行优化，使光强值大于布局电路图形20转移至晶圆上时能在光刻胶层上成像所需的最小光强值(光强阈值)，这样掩模版辅助图形在晶圆的光刻胶层上不会成像。

图5是本发明制作光掩模版的具体实施方式流程图。如图5所示，执行步骤S201，在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；执行步骤S202，调整布局辅助图形的光强值，使光强值大于光强阈值；执行步骤S203，将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定；执行步骤S204，将布局辅助图形转移至光介质层上，形成掩模版辅助图形。

制作光掩版的工艺如下：继续参考图4，在光学近距修正(OPC)软件的电路布局图2中，确定器件密集区、器件半密集区和器件孤立区，在器件半密集区和器件孤立区的相邻布局电路图形20之间加入至少一个布局辅助图形25，布局辅助图形25的临界尺寸与布局电路图形20的临界尺寸一致，相邻布局电路图形20与布局辅助图形25之间的距离L与器件密集区的相邻布局电路图形20之间的距离一致，所述布局辅助图形25与布局电路图形20平行。

为了使布局辅助图形25在晶圆的光刻胶层上不成像，对布局辅助图形25的光强值进行优化，使光强值大于布局电路图形20转移至晶圆上时能在光刻胶层上成像所需的最小光强值(光强阈值)。

如图6所示，在光掩模版3上，先形成一不透光的铬膜层；在铬膜层上增加一氧化铬层，以形成抗反射层；在抗反射层上覆盖第一阻剂；并以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光，将图4的布局软件中的布局电路图形20转移至第一阻剂上，接着以显影工艺在第一阻剂上定义出掩模版电路图形开口；以第一阻剂为幕罩，以湿法刻蚀或电浆刻蚀方法刻蚀抗反射层和铬膜层；当抗反射层和铬膜层刻蚀完成后，则移除第一阻剂和抗反射层，形成不透光的掩模版电路图形30。

然后，用旋涂方法在光掩模版3上形成光介质层，所述光介质层的材料为SU8胶等，根据布局辅助图形的光强值确定光介质层的厚度；在光介质层上形成第二阻剂，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光将图4的布局软件中的布局辅助图形25转移至第二阻剂上，接着以显影工艺在第二阻剂上定义出掩模版辅助图形开口；以第二阻剂为幕罩，以湿法刻蚀或电浆刻蚀方法刻蚀光介质层；移除第二阻剂，形成能透过光的掩模版辅助图形35。

所述光介质层厚度与光强值的关系式为 $I=\left|E_1\right|=\left|E_0\right|\left|\exp (-\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{kd}\cos {\mathrm{\θ}}_1)\right|\left|\exp \left(i\frac{2\mathrm{\π}}{\mathrm{\λ}}\mathrm{nd}\cos {\mathrm{\θ}}_1\right)\right|,$ 其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

图7是本发明图形化的具体实施方式流程图。如图7所示，执行步骤S301，在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致；执行步骤S302，调整布局辅助图形的光强值，使光强值大于光强阈值；执行步骤S303，将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定；执行步骤S304，将布局辅助图形转移至光介质层上，形成掩模版辅助图形；执行步骤S305，将掩模版布局电路图形转移至晶圆上，形成电路图形。

图形化的实施例工艺如下：再参考图4，在光学近距修正(OPC)软件的电路布局图2中，确定器件密集区、器件半密集区和器件孤立区，在器件半密集区和器件孤立区的相邻布局电路图形20之间加入至少一个布局辅助图形25，布局辅助图形25的临界尺寸与布局电路图形20的临界尺寸一致，相邻布局电路图形20与布局辅助图形25之间的距离L与器件密集区的相邻布局电路图形20之间的距离一致，所述布局辅助图形25与布局电路图形20平行。

为了使布局辅助图形25在晶圆的光刻胶层上不成像，对布局辅助图形25的光强值进行优化，使光强值大于布局电路图形20转移至晶圆上时能在光刻胶层上成像所需的最小光强值(光强阈值)。

如图6所示，在光掩模版3上，先形成一不透光的铬膜层；在铬膜层上增加一氧化铬层，以形成抗反射层；在抗反射层上覆盖第一阻剂；并以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光，将图4的布局软件中的布局电路图形20转移至第一阻剂上，接着以显影工艺在第一阻剂上定义出掩模版电路图形开口；以第一阻剂为幕罩，以湿法刻蚀或电浆刻蚀方法刻蚀抗反射层和铬膜层；当抗反射层和铬膜层刻蚀完成后，则移除第一阻剂和抗反射层，形成不透光的掩模版电路图形30。

然后，用旋涂方法在光掩模版3上形成光介质层，所述光介质层的材料为SU8胶等，根据布局辅助图形的光强值确定光介质层的厚度；在光介质层上形成第二阻剂，以光学直写、投影式电子束直写或扫描电镜(SEM)直写等方式曝光将图4的布局软件中的布局辅助图形25转移至第二阻剂上，接着以显影工艺在第二阻剂上定义出掩模版辅助图形开口；以第二阻剂为幕罩，以湿法刻蚀或电浆刻蚀方法刻蚀光介质层；移除第二阻剂，形成能透过光的掩模版辅助图形35。

如图8所示，将图6中的光掩模版3放入光刻装置中，将光掩模版3上掩模版电路图形30和掩模版辅助图形35转移至晶圆4的光刻胶层上，经过曝光显影工艺，由于掩模版电路图形30不透光，因此掩模版电路图形30能在光刻胶层上成像，形成电路图形40；而掩膜版辅助图形35的透光光强大于光强阈值，因此光能透光，在光刻胶层上不能成像。同时，因为光学近距效应，形成的电路图形40相较于光掩模版3上的掩模版电路图形30长度缩短。

图9和图10是本发明对布局电路图形行光学近距修正后不同区域的电路图形临界尺寸比较示意图。在器件半密集区和器件孤立区的相邻布局电路图形之间形成至少一个平行于布局电路图形且临界尺寸与布局电路图形一致的布局辅助图形；然后，调整布局辅助图形的光强值，使光强值大于布局电路图形转移至晶圆上时能在光刻胶层上成像所需的最小光强值(光强阈值)。这样在后续将光掩模版上的掩模版辅助图形转移至晶圆上时，光能从掩模版辅助图形中透过，使掩模版辅助图形无法在晶圆上成像。

同时布局辅助图形的临界尺寸与布局电路图形一致，使器件半密集区和器件孤立区的布局电路图形和布局辅助图形组成的布局图形的密集度与器件密集区的布局电路图形密集度一致。如图9所示，当用相同的光强阈值(虚线所示)将器件孤立区与器件密集区的布局电路图形导致转移至晶圆上后，器件孤立区的电路图形与器件密集区的电路图形的临界尺寸的差值小于等于0.012μm。如图10所示，当用相同的光强阈值(虚线所示)将器件半密集区与器件密集区的布局电路图形导致转移至晶圆上后，器件半密集区的电路图形与器件密集区的电路图形的临界尺寸的差值小于等于0.012μm，提高了半导体器件的成像质量。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (5)

1.一种光学近距修正方法，其特征在于，包括：

在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致，其中在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区；

调整布局辅助图形的光强值，使光强值大于光强阈值，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值；

确定后续将布局辅助图形转移至光掩模版上光介质层的厚度，所述厚度对应于光强值，所述光介质层厚度与光强值的关系式为

其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度。

2.一种光掩模版制作方法，其特征在于，包括：

在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致，其中在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区；

调整布局辅助图形的光强值，使光强值大于光强阈值，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值；

将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定，所述光介质层厚度与光强值的关系式为

其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度；

将布局辅助图形转移至光介质层上，形成掩模版辅助图形。

3.根据权利要求2所述光掩模版制作方法，其特征在于，所述光介质层的材料为SU8胶。

4.一种图形化方法，其特征在于，包括：

在相邻布局电路图形之间形成至少一个平行于布局电路图形的布局辅助图形，所述布局辅助图形的临界尺寸与布局电路图形一致，其中在布局电路图形间形成布局辅助图形的区域为器件半密集区及器件孤立区；

调整布局辅助图形的光强值，使光强值大于光强阈值，所述光强阈值为将布局电路图形转移至晶圆上所需的最小光强值；

将布局电路图形转移至光掩模版上，形成不透光的掩模版电路图形后，在光掩膜版上形成光介质层，所述光介质层厚度由光强值确定，所述光介质层厚度与光强值的关系式为

其中I为光强值，E₁为光透过光介质层后的电矢量，E₀为光进入光介质层前的电矢量，k为光介质层的消光系数，n为光介质层的折射率，λ为波长，d为光介质层厚度，θ₁为光的折射角度；

将布局辅助图形转移至光介质层上，形成掩模版辅助图形；

将掩模版布局电路图形转移至晶圆上，形成电路图形。

5.根据权利要求4所述图形化方法，其特征在于，所述光介质层的材料为SU8胶。

Images