CN101458296B - 多产品硅片测试方法 - Google Patents

多产品硅片测试方法 Download PDF

Info

Publication number
CN101458296B
CN101458296B CN2007100944499A CN200710094449A CN101458296B CN 101458296 B CN101458296 B CN 101458296B CN 2007100944499 A CN2007100944499 A CN 2007100944499A CN 200710094449 A CN200710094449 A CN 200710094449A CN 101458296 B CN101458296 B CN 101458296B
Authority
CN
China
Prior art keywords
test
tested
product
silicon wafer
minimum unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100944499A
Other languages
English (en)
Other versions
CN101458296A (zh
Inventor
缪小波
陈婷
黄海华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2007100944499A priority Critical patent/CN101458296B/zh
Publication of CN101458296A publication Critical patent/CN101458296A/zh
Application granted granted Critical
Publication of CN101458296B publication Critical patent/CN101458296B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种多产品硅片测试方法,找出多产品硅片测试对象中排布具有规律的最小单元;确定该单元内所有测试对象需要制作探针的坐标位置,并将所有测试对象所需要的探针作为一个集合,制作出对上述整个单元进行同时测试的探针卡;以上述最小单元为单位,安排遍历全硅片的路径,设计完成品种参数;对被测对象的位置进行映射,将该单元内的测试对象转化为测试仪支持的规则排布,完成测试结果与对应测试对象的对应关系;使用Application同测的方式,对硅片进行测试,并将测试结果映射回到原先的每个测试对象上,完成多产品硅片的测试。采用该方法能对多产品的多个测试对象同测,能有效提高多产品硅片的测试效率。

Description

多产品硅片测试方法
技术领域
本发明涉及半导体测试技术,特别涉及一种多产品硅片测试方法。
背景技术
在现有的半导体领域中,一方面产品多样化,经常会出现多产品硅片,即一枚硅片上同时存在好几个产品;另一方面,随着产品的复杂化,同一产品在硅片上的排布也越发得有高要求,所以即使是同一产品,再排布上可能也会越发的越多元和复杂。
按照传统的做法,当出现此类格式的硅片时,由于芯片的排列存在不规则性,会带来生产中测试环节效率的严重下降。主要表现在以下两方面:一是被测对象排布的不规则,带来同测扩展的困难;二是在测试过程中,遍历所有测试对象的路径的选择上有很大困难,有可能会造成测试效率的大幅度降低。
上述技术问题存在的根源在于,对普通的硅片生产测试而言,为提高测试效率,通常使用Application同测(应用性同测)的方式,即在测试系统上,预先设定好各种同测的资源分配、测试顺序、测试结果处理、数据传输等内容;在进行测试时,直接按照预先对系统资源分配的设定,将系统所有的资源分配到各个需要测试的对象上,最后直接利用系统设定的方式进行同测的扩展,使用扩展同测数目的方法来提高测试效率;而在进行同测数扩展时,探针卡的设计需要测试对象处于一种规律的排布,通常如图1所示:此类探针卡在制作过程中,可以按照不同测试对象间的规律,对探针卡上相应的探针位置直接进行规则的扩展。对多产片硅片而言,相邻的测试对象(DUT)处于不规则排布状态,整个硅片又以此局部模块进行规律性扩展,如图2所示:若将重复的最小相邻区间成为一个测试模块,则对每个测试模块而言,其中所有的被测对象对应的探针位置无规律可循,因此通常的做法是针对每一个测试对象,制作单测的探针卡,而遍历路径则选择为遍历所有DUT1,然后遍历所有DUT2,直到遍历完所有的DUT8。这个过程中,一是只进行了简单的单测,效率降低到同测效率的1/N,二是全硅片的遍历路径扩大到原先N倍,又带来了测试效率的降低。
发明内容
本发明要解决的技术问题是,提供一种多产品硅片测试方法;采用该方法能对多产品的多个测试对象同测,有效提高多产品硅片的测试效率。
为解决上述技术问题,本发明采用的技术方案,包括以下步:
(1).找出多产品硅片测试对象中排布具有规律的最小单元;
(2).确定该最小单元内所有测试对象需要制作探针的坐标位置,并将所有测试对象所需要的探针作为一个集合,制作出对上述最小单元进行同时测试的探针卡;
(3).以上述最小单元为单位,安排遍历全硅片的路径,设计完成品种参数;
(4).将被测对象的位置进行映射,将该最小单元内的测试对象转化为测试仪支持的规则排布,完成测试结果与对应测试对象的对应关系;
(5).使用应用性同测的方式,对硅片进行测试,并将测试结果映射回到原先的每个测试对象上,完成多产品硅片的测试。
本发明的多产品硅片测试方法,通过设计出探针不规则排布的探针卡,解决了由被测对象不规则排布带来的测试问题。一方面实现了同测数目的扩展,通常方法需要对多产品硅片一个最小单元中的N个测试对象进行的N次测试,可以简化到通过1次同测完成多产品硅片一个最小单元中的N个测试对象所有测试;另一方面,由于测试对象的集合模块化,测试时原先需要的N次遍历全硅片也得到了极大的简化,现只需要一次遍历即可。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是常规同测时的DUT排布示意图;
图2是MPW规格DUT排布示例;
图3是本发明的多产品硅片测试方法一实施方式的映射示意图。
具体实施方式
本发明的多产品硅片测试方法的一实施方式,包括以下步:
(1).找出多产品硅片测试对象中排布具有规律的最小单元;
(2).确定该单元内所有测试对象需要制作探针的坐标位置,并将所有测试对象所需要的探针作为一个集合,制作出对上述整个单元进行同时测试的探针卡;
(3).以上述最小单元为单位,找出最合理的测试顺序,即找出最合理的遍历全硅片的路径,设计完成品种参数;
(4).将被测对象的位置进行映射,将该单元内的测试对象转化为测试仪支持的规则排布,完成测试结果与对应测试对象的对应关系;
(5).使用Application同测的方式,对硅片进行测试,并将测试结果映射回到原先的每个测试对象上,完成多产品硅片的测试。
作为一实施例,将多产品硅片上排布有规律的模块,如图2中的8个测试对象DUT1至DUT8,作为一个整体视为一最小单元,虽然DUT1至DUT8的排布无规律,无法按照常规做法制作探针卡,但通过确定该最小单元所有测试对象需要制作探针的坐标位置,并将所有探针视作为一个测试对象,便可以制作出对上述最小单元的8个测试对象DUT1至DUT8进行同时测试的探针卡。
按照上述方案制作的探针卡,被测对象的排布会与现有测试仪支持的排布格式有偏差,此时需要进行映射。如图3所示,将被测对象DUT1至DUT8的位置进行映射,将最小单元内的测试对象DUT1至DUT8的排布转化为测试仪支持的规则排布,通过上述映射过程,右侧图示中的1到8分别代表左侧中的1到8,原先的不规则排布转化为规则的现有测试仪支持的排布格式,这样可以完成测试结果与对应测试对象的对应关系。
使用Application同测的方式,对硅片进行测试,将示例中最小单元所有被测对象作为一个测试整体,同时进行测试,然后将测试结果处理为8个结果,最后映射到实际的图形上,完成测试。
本发明的多产品硅片测试方法,针对多产品硅片的测试而设计;设计探针卡时,将具有规律性排列的临近区域内所有的测试对象作为一个整体,针对此整体设计出探针卡;以此整体为最小测试对象,将其映射为规则排布的图形,进行同测的展开;最后将测试结果映射回到原先的测试对象上,完成测试。通过设计出探针不规则排布的探针卡,解决了由被测对象不规则排布带来的测试问题。一方面实现了同测数目的扩展,通常方法需要对多产品硅片一个最小单元中的N个测试对象进行的N次测试,可以简化到通过1次同测完成多产品硅片一个最小单元中的N个测试对象所有测试;另一方面,由于测试对象的集合模块化,测试时原先需要的N次遍历全硅片也得到了极大的简化,现只需要一次遍历即可。
采用本发明的方法,解决了MPW(多产品硅片)格式的硅片无法进行同测扩展的问题。若测试由原先的单测扩展为N同测,则测试效率至少可以提高N倍。提高了多产品硅片在生产测试中的效率,通过缩短测试时间,缩短产品的生产流程,从而有能效地提高生产效率。

Claims (1)

1.一种多产品硅片测试方法,其特征在于,包括以下步骤:
(1).找出多产品硅片测试对象中排布具有规律的最小单元;
(2).确定该最小单元内所有测试对象需要制作探针的坐标位置,并将所有测试对象所需要的探针作为一个集合,制作出对上述最小单元进行同时测试的探针卡;
(3).以上述最小单元为单位,安排遍历全硅片的路径,设计完成品种参数;
(4).将被测对象的位置进行映射,将该最小单元内的测试对象转化为测试仪支持的规则排布,完成测试结果与对应测试对象的对应关系;
(5).使用应用性同测的方式,对硅片进行测试,并将测试结果映射回到原先的每个测试对象上,完成多产品硅片的测试。
CN2007100944499A 2007-12-13 2007-12-13 多产品硅片测试方法 Active CN101458296B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100944499A CN101458296B (zh) 2007-12-13 2007-12-13 多产品硅片测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100944499A CN101458296B (zh) 2007-12-13 2007-12-13 多产品硅片测试方法

Publications (2)

Publication Number Publication Date
CN101458296A CN101458296A (zh) 2009-06-17
CN101458296B true CN101458296B (zh) 2011-06-01

Family

ID=40769275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100944499A Active CN101458296B (zh) 2007-12-13 2007-12-13 多产品硅片测试方法

Country Status (1)

Country Link
CN (1) CN101458296B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097501B (zh) * 2015-07-09 2017-10-31 无锡中微高科电子有限公司 Mpw芯片背面金属化方法
CN106249627A (zh) * 2016-08-24 2016-12-21 苏州哈度软件有限公司 一种测试打标设备控制系统
CN107271888A (zh) * 2017-07-31 2017-10-20 上海华力微电子有限公司 一种单个测试芯片实现多个ip芯片测试的方法
CN108828382A (zh) * 2018-07-26 2018-11-16 上海华虹宏力半导体制造有限公司 多芯片集成测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
CN101038302A (zh) * 2006-03-14 2007-09-19 尔必达存储器株式会社 探针卡,该探针卡的设计方法,以及使用该探针卡测试半导体芯片的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
CN101038302A (zh) * 2006-03-14 2007-09-19 尔必达存储器株式会社 探针卡,该探针卡的设计方法,以及使用该探针卡测试半导体芯片的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-356597A 2004.12.16

Also Published As

Publication number Publication date
CN101458296A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
CN102906579B (zh) 针对测试组的执行而调度测试布置的测试资源的使用的方法和装置
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
US7415678B2 (en) Method and apparatus for synthesis of multimode X-tolerant compressor
CN105022691B (zh) 一种基于uml图的高度自动化软件测试方法
KR101989431B1 (ko) 테스트 블록의 동시실행을 제어하는 단순화된 컨피규레이션을 지원하는 테스트 시스템
US7958472B2 (en) Increasing scan compression by using X-chains
CN101458296B (zh) 多产品硅片测试方法
CN105138461A (zh) 一种应用程序的接口测试方法及装置
CN106597037A (zh) 探针卡与测试方法
CN107124236A (zh) 一种基于脚本语言的接收机性能指标测试方法
CN103605092B (zh) Wat测试系统及测试方法
CN102004660A (zh) 一种业务流程的实现方法及装置
CN103163450A (zh) 一种应用于对特定结构fpga进行测试的导航映射方法
US8719651B1 (en) Scan chain diagnostic using scan stitching
Gurkaynak et al. A functional test methodology for globally-asynchronous locally-synchronous systems
CN104392748A (zh) 一种linux系统下测试硬盘读取速度的方法
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
Xiang et al. Partial scan design based on circuit state information and functional analysis
US20090217115A1 (en) Method for Optimizing Scan Chains in an Integrated Circuit that has Multiple Levels of Hierarchy
CN104536878A (zh) 一种验证并发程序中违反原子性错误是否被正确修复的方法
Remmers et al. Hierarchical DFT methodology-a case study
Agrawal et al. A distributed, reconfigurable, and reusable BIST infrastructure for test and diagnosis of 3-D-Stacked ICs
CN203573309U (zh) 嵌入式系统存储器的测试结构
JP2013032963A (ja) テストパターン生成装置,テストパターン生成方法およびテストパターン生成プログラム
CN108226743B (zh) 一种测试向量的生成方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.