CN101452678B - 虚拟差动模拟前端电路以及图像处理装置 - Google Patents
虚拟差动模拟前端电路以及图像处理装置 Download PDFInfo
- Publication number
- CN101452678B CN101452678B CN200710196248XA CN200710196248A CN101452678B CN 101452678 B CN101452678 B CN 101452678B CN 200710196248X A CN200710196248X A CN 200710196248XA CN 200710196248 A CN200710196248 A CN 200710196248A CN 101452678 B CN101452678 B CN 101452678B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- change
- analog
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种图像处理装置,该图像处理装置包含一虚拟差动模拟前端电路,用以接收至少一图像模拟信号,并产生至少一数字信号。该虚拟差动模拟前端电路包含至少一转换电路,每一转换电路包含一箝位器、一输入缓冲器与一模拟至数字转换器。其中,当转换电路的数目大于1时,每一模拟至数字转换器均接收同一个比较电压。
Description
技术领域
本发明涉及显示系统,尤其涉及一种使用于显示系统的图像处理装置,尤其关于一种具有一虚拟差动模拟前端电路的图像处理装置。
背景技术
许多计算机系统的显示卡(VGA card)只能输出模拟式的图像信号,因此液晶显示器必须将模拟信号转换为数字信号后才能加以显示。液晶显示器使用模拟前端电路(Analog Front End,AFE)来做信号转换的工作。模拟式的图像信号由红色(R)、绿色(G)、蓝色(B)三种信号所组成,因此模拟前端电路包括了三组电路来分别处理此三种信号。液晶显示控制器主要包含模拟前端电路、数字缩放电路(scalar)及其他一些周边电路。随着芯片集成度的提高,目前的趋势是将模拟前端电路和数字缩放电路及其他周边电路整合在同一颗芯片(或IC)上。
图1所示为传统模拟前端电路的架构示意图。模拟前端电路100包含一能隙电压参考电路(bandgap voltage reference)140、一时钟产生器(clockgenerator)150、以及三个相同的转换电路110、120、130。每一转换电路又包含一箝位器(clamper)(111、121、131)、一输入缓冲器(input buffer)(112、122、132)以及一模拟至数字转换器(analog to digital converter,ADC)(113、123、133)。以液晶显示控制器所用的模拟前端电路100为例,即需要三个转换电路110、120、130,用以将R、G、B三个图像模拟信号分别转换为D1、D2、D3三个数字信号。图1的架构为单端信号输入,液晶显示控制器共需要PR、PG、PB三个引脚(pad)来分别接收R、G、B三个图像模拟信号。每一转换电路先利用箝位器(111、121、131)来作为信号的直流(DC)电平的校正,并利用输入缓冲器(112、122、132)将信号缓冲之后,再馈入模拟至数字转换器(113、123、133)。时钟产生器150接收水平同步(horizontal synchronization,HS)信号,或垂直同步(vertical synchronization,VS)信号,以提供一周期性的时钟信号CLK给模拟至数字转换器(113、123、133)作为取样之用。能隙电 压参考电路140则产生一参考电压Vref,以提供输入缓冲器(112、122、132)用来调整增益(gain)与偏移电压(offset voltage)。值得注意的是,虽然能隙电压参考电路140与时钟产生器150是所有模拟前端电路中必要的元件,因碍于空间的限制,以下的图式中将不再显示。
图2显示一个传统图像处理装置的架构示意图。参考图2,图像处理装置200包含一周边电路280与一模拟前端电路290,由于完整的图像由三个模拟图像信号R、G、B所组成,因此周边电路280与模拟前端电路290中便需要三个相同的传输路径与转换电路来处理三个图像模拟信号R、G、B。显示卡270所输出的图像模拟信号(R、G、B)可利用电流源(Iv1、Iv2、Iv3)等效,图像模拟信号(R、G、B)经由缆线(cable)馈入周边电路280后,即传送至模拟前端电路290以进行模拟数字转换工作,最终产生数字信号D1、D2、D3。模拟前端电路290包含三个相同的转换电路210、220、230,以转换电路210为例又包含一箝位器111、一可变电流源Ip1、一电阻R13、二个输入缓冲器112、112’以及一模拟至数字转换器113。可变电流源Ip1与电阻R13串接所形成的参考电压Vref1,由输入缓冲器112’输入并执行缓冲处理之后,再传入模拟至数字转换器113。转换电路220、230与转换电路210具有相同结构与运作方式,不再说明。
在应用上,R、G、B图像模拟信号通常是单端的(如图1),而为了噪声(noise)的考量,在液晶显示控制器的信号处理会采用差分(differential)信号,故必须在液晶显示控制器内部将接收到的信号由单端转换成差分信号(如图2)。然而,在单端转换成差分信号的过程中,会产生信号失真的问题,这是因为接地电平(reference ground level)的不同所导致的信号失真。由于显示卡270参考的接地电平是周边电路280(或印刷电路板)的接地电平,和输入缓冲器所参考的IC内部接地电平(internal IC ground)是不同的,因为有结合电感(bonding inductance),所以会影响频率,这会使单端转换成差分信号的过程中产生信号失真,而为人的肉眼所分辨出来。而信号失真的程度和周边电路280的布线(layout)及IC内部的电源规划有关,如果布线时接地面(groundplane)或电源系统规划得较好的话(如4层版),或者IC本身采用较多的电源与接地引脚(如AD9887),便可以有较好的效果。在已知技术中,解决信号失真的问题的第一个方法是将印刷电路板的GND和输入缓冲器所参考的IC内部GND相连,如同图2的架构。因为IC内部的GND噪声较大,故三个 模拟至数字转换器113、123、133的负端所需要的参考电压共用了一个PD引脚,并一起参考到外面印刷电路板上的GND,此种接地方式可降低噪声的干扰。且此时液晶显示控制器的信号部分总共需要PR、PG、PB、PD四个引脚。此架构称为虚拟差动输入(pseudo differential input)架构。
解决信号失真问题的另一个方法是采用全差动输入(fully differentialinput)架构,如图3所示为另一个传统图像处理装置的架构示意图。图像处理装置300包含一周边电路380与一全差动输入模拟前端电路390,而全差动输入模拟前端电路390包含三个相同的转换电路310、320、330,每一转换电路(310、320、330)又包含二个箝位器(如111、111’)、二个输入缓冲器(如112、112’)与一模拟至数字转换器(如113)。采用全差动输入架构有许多好处,除了可以解决前述失真问题外,周边电路380与全差动输入模拟前端电路390上的电路也较为对称,例如进入至模拟至数字转换器113二个输入端的模拟图像信号R(以下称之为R+)与其相对应的一个接地电压(以下称之为R-)都同样经过电容(C1、C1′)、箝位器(111、111’)、输入缓冲器(112、112’)的处理。以此类推,模拟图像信号G+、G-在进入至模拟至数字转换器123之前,以及模拟图像信号B+、B-在进入至模拟至数字转换器133之前,同样亦经过上述电路的对称处理。然而,全差动输入架构的缺点为每一个转换电路(310、320、330)需要多一个输入引脚(R-、G-、B-),及模拟前端电路可能会更复杂(例如用来做偏移调整的数字至模拟转换器(DAC for offset adjust)电路必须另外实现)。根据全差动输入架构,单一通道(channel)需多一个引脚,因此R、G、B三个通道总共需要多三个引脚,这对于整合模拟前端电路与数字缩放电路的液晶显示控制器不见得是允许的,因为这代表必须使用较多引脚数的封装(成本高)、或必须牺牲其他的功能脚位(性能上的考量)。如图3的液晶显示控制器的信号部分总共要R+、R-、G+、G-、B+、B-六个引脚。
图4显示一个传统输入缓冲器的架构示意图。传统输入缓冲器412由一电流源IB串接一个PMOS源级跟随器(source follower)SP所组成。传统上,模拟图像信号R、G、B的电压电平会参考到接地电平,故输入缓冲器412必须有较低的输入电压范围,而PMOS源级跟随器正符合此特性。但是,PMOS晶体管的缺点为速度较NMOS晶体管慢,故在电路设计上而言,要维持一样的性能,PMOS晶体管必须付出较NMOS晶体管更高的代价。
为了解决单端转双端造成信号失真问题、为了实现虚拟差动的模拟前端 电路、为了增加输入缓冲器的品质特性以及为了减少元件数目与IC的引脚数等问题,因此提出本发明。
发明内容
有鉴于上述问题,本发明的目的为提供一种虚拟差动模拟前端电路,以解决单端转双端造成信号失真、元件数目以及IC的引引脚数过多的问题。
本发明的另一个目的为提供一种虚拟差动模拟前端电路,以增加输入缓冲器的品质特性。
为达成上述目的,本发明的虚拟差动模拟前端电路用以接收至少一图像模拟信号,并产生至少一数字信号处理。该虚拟差动模拟前端电路包含至少一转换电路,每一转换电路包含一箝位器、一输入缓冲器与一模拟至数字转换器。箝位器接收前述图像模拟信号,并重建此图像模拟信号的直流电平以产生一第一重建信号。输入缓冲器将第一重建信号缓冲之后输出一缓冲信号。以及,每一模拟至数字转换器包含正、负两个输入端,其中一端接收前述缓冲信号,另一端接收一比较电压,每一模拟至数字转换器再将正、负输入端的电压差转换成前述数字信号。其中,当转换电路的数目大于1时,每一模拟至数字转换器均接收同一个比较电压。
本发明的再一个目的为提供一种图像处理装置,用以处理自一显示卡馈入的至少一图像模拟信号,并产生至少一数字信号。该图像处理装置包含一周边电路与前述虚拟差动模拟前端电路。周边电路电气连接前述显示卡,以传输前述图像模拟信号,该周边电路设有一接地端,并与前述虚拟差动模拟前端电路电气相连。
本发明特色在于每一模拟至数字转换器均接收同一个比较电压电路,以形成虚拟差动输入架构的模拟前端电路。上述所谓虚拟差动模拟前端电路为输入模拟至数字转换器正负端的电路架构是虚拟对称的,并非真正全差动输入。本发明利用最少的元件数目与引引脚数目所形成的虚拟差动模拟前端电路,来近似全差动输入模拟前端电路,以解决单端转双端造成信号失真问题,同时解决全差动输入模拟前端电路的元件数目以及引引脚数过多的缺点。因此,本发明不但因减少周边电路与模拟前端电路中的元件数目以及IC的引引脚数,而降低模拟电路的耗电与面积,更因此架构而提升输入缓冲器的品质特性,进而产生较佳的图像画质。
附图说明
图1所示为传统模拟前端电路的架构示意图。
图2显示一个传统图像处理装置的架构示意图。
图3显示另一个传统图像处理装置的架构示意图。
图4显示一个传统输入缓冲器的架构示意图。
图5A为本发明虚拟差动模拟前端电路的架构示意图。
图5B为本发明图像处理装置的架构示意图。
图6为本发明的第一实施例的架构示意图。
图7为本发明的第二实施例的架构示意图。
图8为本发明的输入缓冲器的电路图。
图号说明:
200、300、500、600、700图像处理装置
111、121、131、111’、121’、131’箝位器
112、122、132、112’、122’、132’输入缓冲器
412、812输入缓冲器
113、123、133模拟至数字转换器
140能隙电压参考电路
150时钟产生器
270显示卡
280、380、580、780周边电路
100、290、390模拟前端电路
590、690、790虚拟差动模拟前端电路
110、120、130、210、220、230转换电路
310、320、330、510、520、530转换电路
620、720转换电路
具体实施方式
图5A为本发明虚拟差动模拟前端电路的架构示意图。参考图5A,本发明的虚拟差动模拟前端电路590包含至少一转换电路(510、520、530),用以接收至少一图像模拟信号(A1、A2、A3),并产生至少一数字信号(D1、D2、 D3)。每一转换电路包含一箝位器(111、121、131)、一输入缓冲器(112、122、132)与一模拟至数字转换器(113、123、133)。以转换电路510为例,箝位器111接收图像模拟信号A1并重建此图像模拟信号A1的直流电平后产生一重建信号E1。重建信号E1输入缓冲器112重建信号之后输出一缓冲信号B1,模拟至数字转换器113包含正、负两个输入端,其中一端接收前述缓冲信号B1,另一端接收一比较电压Vcmp,每一模拟至数字转换器再将正、负输入端的电压差转换成前述数字信号D1。须注意者,其他二者转换电路520、530的结构及运作方式与转换电路510相同,不再赘述。每一模拟至数字转换器均接收同一个比较电压Vcmp。
转换电路的数目与虚拟差动模拟前端电路590所接收的图像模拟信号种类有关系,例如:当虚拟差动模拟前端电路590被设置在一液晶显示控制器之中时,电路590必需包含三个转换电路以处理R、G、B三个图像模拟信号;当虚拟差动模拟前端电路590被设置在一视讯解码器之中时,若接收的信号种类是色差端子信号时,电路590必需包含三个转换电路以处理Y、Pr、Pb三个图像模拟信号;若接收的信号种类是S端子信号时,电路590必需包含二个转换电路以处理Y、C二个亮度色彩信号;若接收的信号种类是AV端子信号时,电路590只需包含一个转换电路以处理CVBS信号。为简化说明,在全部的说明书及所有的图式中,信号以A1、A2及A3来表示:A1表示X/C/Pr/R、A2表示X/X/Pb/B、A3表示CVBS/Y/Y/G,其中X是表示「没有信号」的意思。
图5B为本发明图像处理装置的架构示意图。参考图5B,图像处理装置500接收并处理自一显示卡270馈入的一图像模拟信号,该图像模拟信号由至少一图像模拟信号所组成(在此为A1、A2、A3三种,但本发明的范围不限于此图像),并产生至少一数字信号(D1、D2、D3)。图像处理装置500包含一周边电路580与虚拟差动模拟前端电路590。周边电路580电气连接(Coupled To)显示卡270以传输图像模拟信号(A1、A2、A3),周边电路580设有一接地端GND,虚拟差动模拟前端电路590与周边电路580电气相连。在本图架构下,虚拟差动模拟前端电路590的信号部分只需要A1+、A2+、A3+共三个引脚。
图6为本发明的第一实施例的架构示意图。参考图6,本发明的图像处理装置600,包含一周边电路280与虚拟差动模拟前端电路690,以处理自一显示卡270馈入的图像模拟信号A1、A2、A3,并产生数字信号D1、D2、D3。虚拟差动模拟前端电路690包含三个转换电路510、620、530,转换电路620包含一箝位器121、一输入缓冲器122、一可变电流源Ic、一电阻Rc与一模拟至数字转换器123。转换电路620所包含的元件与转换电路520大致相同,差别在于比较电压Vcmp利用可变电流源Ic与电阻Rc串接所形成,再同时输入至模拟至数字转换器113、123、133。因此,三个模拟至数字转换器113、123、133的负端皆共用一个由可变电流源Ic与电阻Rc所组成的电路,所以具有较低的面积与耗电。同时,本架构亦具有良好的品质,因为三个模拟至数字转换器113、123、133的负端电压均参考到周边电路280的GND,且这一个额外的引脚A2-可以由A1、A2、A3三个通道所共用。在本实施例中,虚拟差动模拟前端电路690的信号部分总共要A1+、A2+、A3+、A2-四个引脚。再者,在本实施例中,利用可变电流源Ic与电阻Rc串接所形成的比较电压Vcmp在输入至模拟至数字转换器(113、123、133)之前,可以再经过一输入缓冲器的缓冲处理,才传送到模拟至数字转换器(113、123、133)(图式未显示),以增加其驱动(driving)能力。另一方面,在实际应用时,可变电流源Ic与电阻Rc的设置位置并不局限于转换电路620,亦可设置于转换电路510或530中。
在此请注意,在第一实施例中,三个模拟至数字转换器113、123、133的负端电压可参考IC内部的GND,并由A1、A2、A3三个通道所共用(图未显示),取代如上所述多拉一个引脚至外部GND,但亦可产生良好的品质,因为在虚拟差动电路的架构之下,正负端电压的共模噪声是可以被消除的,并可节省一个引脚。
图7为本发明的第二实施例的架构示意图。参考图7,本发明的图像处理装置700,包含一周边电路780与虚拟差动模拟前端电路790,以处理自一显示卡270馈入的图像模拟信号A1、A2、A3,并产生数字信号D1、D2、D3。周边电路780的A2通道设有两个电容C2、C′2,虚拟差动模拟前端电路790包含三个转换电路510、720、530,转换电路720包含二个箝位器121、121’、二个输入缓冲器122、122’与一模拟至数字转换器123。箝位器121’接收周边电路780的一个接地电压GND,重建直流电平后,产生重建信号E′2,输入缓冲器112’将重建信号E′2缓冲之后产生比较电压Vcmp。本实施例具有最近似全差动输入架构的品质,因为模拟至数字转换器123的负端电压和正端 电压具有最对称的电路架构,图像模拟信号A2(以下称之为A2+)与其相对应的一个接地电压GND(以下称之为A2-)都同时经过电容C2、C2′、箝位器121、121’、输入缓冲器122、122’的处理。当然,第二实施例的架构也具有本发明较低的面积与耗电的特色,因为三个模拟至数字转换器113、123、133的负端皆共用一个由电容C2′、箝位器121’与输入缓冲器122’所组成的电路。在本实施例中,虚拟差动模拟前端电路790的信号部分总共要A1+、A2+、A3+、A2-四个引脚。在实际应用上,电容C2′、箝位器121’与输入缓冲器122’的设置位置并不局限于周边电路780的A2通道与转换电路720,亦可设置于周边电路780的A1通道与转换电路510中,或周边电路780的A3通道与转换电路530中。
在此请注意,在第二实施例中,三个模拟至数字转换器113、123、133的负端电压可参考IC内部的GND,并由A1、A2、A3三个通道所共用(图未显示),取代如上所述多拉一个引脚至外部GND,但亦可产生良好的品质,因为在虚拟差动电路的架构之下,正负端电压的共模噪声是可以被消除的,并可节省一个引脚。
图8为本发明的输入缓冲器的电路图。有鉴于本发明虚拟差动模拟前端电路的结构特色,在正负端电压差值不变的前提之下,模拟至数字转换器113、123、133正负端电压电平皆可同时往Vdd的方向提升。拉高电平后的模拟至数字转换器113、123、133正负端电压符合了NMOS源级跟随器需要较高输入电压的条件,因此,可利用一个NMOS源级跟随器SN串接一电流源IB来组成输入缓冲器812。所以,改用NMOS源级跟随器SN后的输入缓冲器812获得了更好的性能和较低的功耗。
以上虽以实施例说明本发明,但并不因此限定本发明的范围,只要不脱离本发明的要旨,本领域技术人员可进行各种变形或变更。
Claims (10)
1. 一种虚拟差动模拟前端电路,用以接收至少一图像模拟信号,并产生至少一数字信号,该虚拟差动模拟前端电路包含至少一转换电路,每一转换电路包含:
一第一箝位器,用来接收该图像模拟信号,并重建该图像模拟信号的直流电平,以产生一第一重建信号;
一第一输入缓冲器,用来缓冲该第一重建信号以产生一缓冲信号;以及
一模拟至数字转换器,每一模拟至数字转换器包含正、负两个输入端,其中一端接收该缓冲信号,另一端接收一比较电压,且每一模拟至数字转换器将正、负输入端的电压差转换成该数字信号;
其中,当该转换电路的数目大于1时,每一模拟至数字转换器均接收同一个该比较电压。
2. 如权利要求1所述的虚拟差动模拟前端电路,其中该第一输入缓冲器包含:
一可变电流源,其一端接地;以及
一NMOS晶体管,漏极连接至一电压源,源极连接至该可变电流源的另一端,栅极接收该第一重建信号。
3. 如权利要求1所述的虚拟差动模拟前端电路,其中该至少一转换电路中的一个转换电路更包含:
一第二箝位器,接收输入至该转换电路的该图像模拟信号所相对应的一个接地电压后,并重建该接地电压的直流电平,以产生一第二重建信号;以及
一第二输入缓冲器,用来缓冲该第二重建信号以产生该比较电压。
4. 如权利要求3所述的虚拟差动模拟前端电路,其中该第二输入缓冲器包含:
一可变电流源,其一端接地;以及
一NMOS晶体管,漏极连接至一电压源,源极连接至该可变电流源的另一端,栅极接收该第二重建信号。
5. 如权利要求1所述的虚拟差动模拟前端电路,其中该至少一转换电路中的一个转换电路更包含:
一可变电流源,一端连接至一电压源;以及
一电阻,其一端与该可变电流源的另一端串接形成一输入节点,该输入节点产生该比较电压,该电阻的另一端连接至该图像模拟信号所相对应的一个接地电压。
6. 一种图像处理装置,用以处理自一显示卡馈入的至少一图像模拟信号,并产生至少一数字信号,该图像处理装置包含:
一周边电路,被电气连接该显示卡,以传输该图像模拟信号,该周边电路设有一接地端;以及
一虚拟差动模拟前端电路,电气连接该周边电路,该虚拟差动模拟前端电路包含至少一转换电路,每一转换电路包含:
一第一箝位器,接收该图像模拟信号,并重建该图像模拟信号的直流电平,产生一第一重建信号;
一第一输入缓冲器,将该第一重建信号缓冲之后产生一缓冲信号;以及
一模拟至数字转换器,每一模拟至数字转换器包含正、负两个输入端,其中一端接收该缓冲信号,另一端接收一比较电压,且每一模拟至数字转换器将正、负输入端的电压差转换成该数字信号;
其中,当该转换电路的数目大于1时,每一模拟至数字转换器均接收同一个该比较电压。
7. 如权利要求6所述的图像处理装置,其中该第一输入缓冲器包含:
一可变电流源,其一端接地;以及
一NMOS晶体管,漏极连接至一电压源,源极连接至该可变电流源的另一端,栅极接收该第一重建信号。
8. 如权利要求6所述的图像处理装置,其中该至少一转换电路中的一个转换电路更包含:
一第二箝位器,连接至该周边电路的该接地端,以产生一第二重建信号;以及
一第二输入缓冲器,将该第二重建信号缓冲之后产生该比较电压。
9. 如权利要求8所述的图像处理装置,其中该第二输入缓冲器包含:
一可变电流源,其一端接地;以及
一NMOS晶体管,漏极连接至一电压源,源极连接至该可变电流源的另一端,栅极接收该第二重建信号。
10. 如权利要求6所述的图像处理装置,其中该至少一转换电路中的一个转换电路更包含:
一可变电流源,一端连接至一电压源;以及
一电阻,其一端与该可变电流源的另一端串接形成一输入节点,该输入节点产生该比较电压,该电阻的另一端连接至该周边电路的该接地端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710196248XA CN101452678B (zh) | 2007-11-30 | 2007-11-30 | 虚拟差动模拟前端电路以及图像处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710196248XA CN101452678B (zh) | 2007-11-30 | 2007-11-30 | 虚拟差动模拟前端电路以及图像处理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101452678A CN101452678A (zh) | 2009-06-10 |
CN101452678B true CN101452678B (zh) | 2011-07-13 |
Family
ID=40734883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710196248XA Active CN101452678B (zh) | 2007-11-30 | 2007-11-30 | 虚拟差动模拟前端电路以及图像处理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101452678B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103685863B (zh) * | 2013-11-29 | 2017-03-29 | 上海顺久电子科技有限公司 | 视频信号转换电路和电视机 |
CN105147316B (zh) * | 2015-09-11 | 2020-05-05 | 深圳市理邦精密仪器股份有限公司 | 使用通道数据处理的共模噪声抑制方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1549580A (zh) * | 2003-05-22 | 2004-11-24 | 瑞昱半导体股份有限公司 | 数字显示器的影像处理装置 |
-
2007
- 2007-11-30 CN CN200710196248XA patent/CN101452678B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1549580A (zh) * | 2003-05-22 | 2004-11-24 | 瑞昱半导体股份有限公司 | 数字显示器的影像处理装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101452678A (zh) | 2009-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101127844B1 (ko) | 화상 표시장치의 구동장치 및 구동방법 | |
CN104754380B (zh) | 无线显示接收装置 | |
JP2022524633A (ja) | 光データ相互接続システムを起動する為の電池トリガ | |
US9698735B1 (en) | Low voltage differential signal receiver with fully integrated AC coupling and bias latching | |
JP2022525134A (ja) | シンクを動力源とする光データ相互接続システム | |
CN1940647A (zh) | 液晶显示器件及其驱动方法 | |
CN109690665A (zh) | 边缘列差动感测系统和方法 | |
CN202422683U (zh) | 一种led显示屏单元板驱动电路 | |
US9715857B2 (en) | Signal conversion device and method, signal generating system and display apparatus | |
CN106205450A (zh) | 数据驱动器、显示装置和数据驱动方法 | |
CN103700319A (zh) | 一种拼接式显示装置 | |
CN103168454A (zh) | 传输系统和电子设备 | |
CN101452678B (zh) | 虚拟差动模拟前端电路以及图像处理装置 | |
KR101589070B1 (ko) | Hdmi 송신 애플리케이션들에 대해 빌트-인 디-엠퍼시스를 갖춘 고속 프리-드라이버 및 전압 레벨 컨버터 | |
US7525469B2 (en) | Pseudo-differential analog front end circuit and image processing device | |
US20040207586A1 (en) | Image processing device for digital display | |
CN203851219U (zh) | 投影仪 | |
KR102588321B1 (ko) | 마이크로 디스플레이 장치, 테스트 회로 및 이의 테스트 방법 | |
CN208623789U (zh) | 一种卡拉ok主板实现vga视频输出装置 | |
CN201266929Y (zh) | 一种通讯设备 | |
CN110366017A (zh) | 一种智能电视语音摄像头装置及智能电视机 | |
CN100484195C (zh) | 数字显示器的影像处理装置 | |
CN111063318A (zh) | 接插组件、扫描卡、显示控制卡和显示控制系统 | |
CN210983387U (zh) | 一种显示器的底座 | |
CN219459152U (zh) | 一种电子内窥镜与图像处理电路的电气隔离电路及其系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |