CN101446925A - 一种复用二级Cache和DSP的RAM的方法及系统 - Google Patents

一种复用二级Cache和DSP的RAM的方法及系统 Download PDF

Info

Publication number
CN101446925A
CN101446925A CNA2008102473907A CN200810247390A CN101446925A CN 101446925 A CN101446925 A CN 101446925A CN A2008102473907 A CNA2008102473907 A CN A2008102473907A CN 200810247390 A CN200810247390 A CN 200810247390A CN 101446925 A CN101446925 A CN 101446925A
Authority
CN
China
Prior art keywords
ram
physical address
buffering
dsp
buffering row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102473907A
Other languages
English (en)
Other versions
CN101446925B (zh
Inventor
高翔
陈云霁
吴为丹
胡伟武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN2008102473907A priority Critical patent/CN101446925B/zh
Publication of CN101446925A publication Critical patent/CN101446925A/zh
Application granted granted Critical
Publication of CN101446925B publication Critical patent/CN101446925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及一种复用二级Cache和DSP的RAM的方法和系统，所述方法包括：步骤1，将二级Cache的部分地址空间配置为锁定，被锁定的地址空间作为RAM；步骤2，当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行；步骤3，判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进替换。本发明能够保证了DSP所使用的内容安全地保存在二级Cache中，不会被替换，保证了访问时间。

Description

一种复用二级Cache和DSP的RAM的方法及系统
技术领域
本发明涉及计算机领域，尤其涉及一种复用二级Cache和DSP的RAM的方法及系统。
背景技术
DSP(数字信号处理器)是一种用于进行各种数字信号处理运算的微处理器。在微处理器中集成DSP协处理器，增强处理器的数字信号处理功能，是一种非常流行的结构。一般来说，DSP对于RAM的访问具有比较固定的时间限制，往往要求在10个时钟周期左右就能够完成一次读写，不能够存在不确定的时间延迟。将一般的处理器的RAM与DSP复用时，RAM的访问时间由于可能需要访问Cache(高速缓冲存储器)或者存在Cache替换等问题而无法限制在一个比较固定的时间里。同时，RAM的访问延迟比较大，不适合DSP的要求。Cache作为一种高速缓冲存储器，其存储速度能够满足DSP的要求。在通常情况下，一级Cache分布于各个处理器核中，在多核系统中，无法有效地与DSP的RAM进行复用。二级Cache为各个处理器核共享，可以用作DSP的RAM。但是由于一级Cache的存在，处理器的访存操作需要先经过一级Cache，在一级Cache失效之后才访问二级Cache，其访问时间是不可预知的，且有可能被替换到内存中去。因此，要将二级Cache与DSP的RAM进行复用，需要解决二级Cache访问时间不固定和可能被替换的问题。
发明内容
为解决上述问题，本发明提供了一种复用二级Cache和DSP的RAM的方法及系统，能够保证了DSP所使用的内容安全地保存在二级Cache中，不会被替换，保证了访问时间。
本发明公开了一种复用二级Cache和DSP的RAM的方法，包括：
步骤1，将二级Cache的部分地址空间配置为锁定，被锁定的地址空间作为RAM；
步骤2，当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行；
步骤3，判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进行替换。
所述访问物理地址包括索引；
所述步骤2进一步为根据所述访存信息判断访问是否在二级Cache中命中，如果未命中，则选择同所述访问物理地址索引相同的缓冲行为所述备选替换缓冲行。
所述步骤1还包括为被锁定的地址空间配置对应的锁定窗口；；
所述步骤3中判断各个备选替换缓冲行是否落在作为RAM地址空间中进一步为：
步骤31，获得所述备选替换缓冲行对应的物理地址；
步骤32，判断所述物理地址是否落入所述锁定窗口，如果是，则所述备选替换缓冲行落在作为RAM的地址空间中。
所述步骤31进一步为：
步骤41，根据所述访存信息生成访问物理地址索引；
步骤42，根据访问物理地址索引获取所述备选替换缓冲行的标识；
步骤43，将所述标识和所述访问物理地址的低位拼合为所述备选替换缓冲行对应的物理地址。
所述步骤1进一步为配置所述锁定窗口的信息，所述信息包括基地址和屏蔽位；
所述步骤32中判断所述物理地址是否落入所述锁定窗口进一步为：
步骤51，分别将所述基地址和所述物理地址同所述屏蔽位进行与运算，如果两个结果相等，则所述物理地址落入所述锁定窗口。
所述二级Cache为n路组相连结构，其中n>1，且n为整数；
所述步骤31进一步为，获得所述备选替换缓冲行的同一组的n个缓冲行对应的物理地址；
步骤32进一步为，对同一组的n个所述缓冲行分别判断对应的所述物理地址是否落入所述锁定窗口。
所述步骤3中选择未落在作为RAM的地址空间的备选替换缓冲行进行替换进一步为：
步骤71，维护一个头指针，用于标识可用于替换的同一组所述n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。
所述头指针在每个时钟周期被随机更新。
本发明还公开了一种复用二级Cache和DSP的RAM的系统，包括：二级缓冲存储模块、标识比较模块、配置寄存模块、输入控制模块，
所述配置寄存模块，用于存储配置为锁定的二级Cache的部分地址空间的相关信息，被锁定的地址空间作为RAM；
所述输入控制模块，用于接收访存信息；
所述二级缓冲存储模块包含二级Cache的地址空间，用于当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行；
所述标识比较模块，用于判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进行替换。
所述访问物理地址包括索引；
所述二级缓冲存储模块进一步用于根据所述访存信息判断访问是否在二级cache中命中，如果未命中，则选择同所述访问物理地址索引相同的缓冲行为所述备选替换缓冲行。
所述配置寄存模块进一步用于存储同被锁定的地址空间对应的锁定窗口的相关信息；
所述标识比较模块进一步用于获得备选替换缓冲行对应的物理地址；判断所述物理地址是否落入所述锁定窗口，如果是，则所述备选替换缓冲行落在被锁定的地址空间。
所述输入控制模块还用于根据所述访存信息生成访问物理地址索引；
所述二级缓冲存储模块还用于根据所述访问物理地址索引获取所述备选替换缓冲行的标识，将所述标识传送给所述标识比较模块；
所述标识比较模块在获得备选替换缓冲行对应的物理地址时进一步用于将所述标识和所述访问物理地址的低位拼合为所述物理地址。
所述锁定窗口的相关信息包括基地址和屏蔽位；
所述标识比较模块在判断所述物理地址是否落入所述锁定窗口时进一步用于分别将所述基地址和所述物理地址同所述屏蔽位进行与运算，如果两个结果相等，则所述物理地址落入所述锁定窗口。
所述二级Cache为n路组相连结构，其中n>1，且n为整数；
所述标识比较模块进一步用于获得所述访存信息访问的同一组的n个缓冲行对应的物理地址；对n个所述缓冲行分别判断对应的所述物理地址是否落入所述锁定窗口。
所述标识比较模块还用于维护一个头指针，所述头指针用于标识可用于替换的同一组n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。
所述头指针在每个时钟周期被随机更新。
本发明的有益效果在于，通过将二级Cache中的部分地址空间锁定，保证了DSP所使用的内容安全地保存在二级Cache中，不会被替换，并保证访问时间。
附图说明
图1是本发明复用二级Cache和DSP的RAM的系统结构图；
图2是标识比较模块进行锁定窗口命中的方法流程图；
图3是配置寄存器的结构图；
图4是本发明复用二级Cache和DSP的RAM的方法流程图。
具体实施方式
下面结合附图，对本发明做进一步的详细描述。
本发明的系统如图1所示，包括：输入控制模块101、标识比较模块102、配置寄存模块103、二级缓冲存储模块104。
配置寄存模块103，用于存储配置为锁定的二级Cache的部分地址空间的相关信息，被锁定的地址空间作为RAM。
输入控制模块101，用于接收访存信息。
二级缓冲存储模块104包含二级Cache的地址空间，用于当访存信息在二级Cache中失效而需要进行替换时，根据访存信息地址选择多个备选替换缓冲行。
标识比较模块102，用于判断各个备选替换缓冲行是否落在作为RAM地址空间，选择未落在锁定空间中的备选替换缓冲行进行替换。
其中，配置寄存模块103由一个或多个配置寄存器组成。由一个配置寄存器组成时，对应存储一个锁定窗口信息；由多个配置寄存器组成时，对应存储多个锁定窗口信息。
本发明系统一具体实施例如下所述。
配置寄存模块103由多个配置寄存器组成，所述配置寄存器组成配置寄存器组，提供一组锁定窗口的配置信息，包括锁定窗口的基地址、屏蔽位和信息有效位，如图3所示。本实施例中提供5个上述信息，表示处理器支持5个锁定窗口。配置寄存器一般由软件写入，可以重复多次进行修改，也可由硬件编程固定。
输入控制模块101从外部接收访存信息，生成访问二级Cache访问物理地址。按照Cache访问的方式，该访问物理地址分成3部分，高位的tag(标识)、中间的index(索引)和低位的offset(偏移量)，其中tag用于一般Cache访问的命中测试。index和offset，由输入控制模块101、传送到标识比较模块102，；并且将访存信息发送给二级缓冲存储模块104。
二级缓冲存储模块104，用于存储缓冲行的标识和数据，接收输入控制模块101发送的访存信息，根据访存信息判断是否在二级cache中命中，如果不命中，所有index相同的缓冲行都是备选替换缓冲行，将备选替换缓冲行上的标识取出，送到给标识比较模块102进行锁定窗口命中的测试。
在二级Cache为n路组相连结构时，其中n>1且n为整数，二级缓冲存储模块104将n个缓冲行上的标识取出，送到给标识比较模块102进行锁定窗口命中的测试。
标识比较模块102，接收锁定窗口的配置信息、访存物理地址、二级缓冲存储模块104发送的缓冲行的标识；将所述标识和访存物理地址的低位拼合成用于判断的物理地址，基地址与屏蔽位作与运算，所述用于判断的物理地址与屏蔽位作与运算，两个与运算的结果如果相等，表示对应缓冲行的物理地址落入锁定窗口内，也即锁定窗口命中，则该缓冲行禁止被替换出二级Cache。
具体判断过程如图2所示。
步骤S201，接收锁定窗口的配置信息、访存物理地址、二级缓冲存储模块104发送的备选替换缓冲行的标识。
步骤S202，判断锁定窗口的配置信息是否有效，如果是，执行步骤S203，否则，执行步骤S208。
步骤S203，判断备选替换缓冲行的标识是否有效，如果是，执行步骤S204，否则，执行步骤S208。
步骤S204，判断访存物理地址是否有效，如果是，执行步骤S205，否则，执行步骤S208。
步骤S205，将标识和访存物理地址的低位拼合成用于判断的物理地址，基地址和物理地址分别与屏蔽位作与运算。
步骤S206，判断与运算结果是否相同，如果相同，执行步骤S207，否则，执行步骤S208。
步骤S207，确定锁定窗口命中。
步骤S208，确定锁定窗口不命中。
在二级Cache为n路组相连结构时，其中n>1且n为整数，标识比较模块102按上述方法，对每个缓冲进行锁定窗口命中的测试。
在二级Cache采用n路组相连的结构时，在标识比较模块102在选择未落在锁定空间中的备选替换缓冲行进行替换时进一步用于维护一个头指针，所述头指针用于标识可用于替换的同一组n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。头指针在每个时钟周期被随机更新。
下面结合一个实例，阐明上述命中测试结果。假设二级Cache某一组的第一个Cache行被锁定，其地址为0xabcdef0123456789，假设其tag为高47位，即0x55E6F78091A2。假设配置的锁定窗口寄存器为0xabcdef01_ffffffff00000000_1(低位1为有效位)，访存地址为0x293848395721dddd。根据该算法，访存地址的低17位(即除去高47位tag之后的地址位)与该缓冲行的标识拼接，结果为0xabcdef012345dddd。锁定窗口配置寄存器的基地址、拼接地址分别与屏蔽位作与运算，结果均为abcdef01。因此，锁定窗口命中，该行不能被替换出L2 Cache。
本发明的方法流程如图4所示。
步骤S401，将二级Cache的部分地址空间配置为锁定，被锁定的地址空间作为RAM。
配置同被锁定的地址空间对应的锁定窗口，所述锁定窗口的信息包括基地址、屏蔽位和有效位。
步骤S402，当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行。
根据访存信息判断访问是否在二级Cache中命中，如果未命中，则选择同所述访问物理地址索引相同的缓冲行为所述备选替换缓冲行。
步骤S403，判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进行替换。
根据所述访存信息生成访问物理地址；获取备选替换缓冲行的标识；将所述标识和所述访问物理地址的低位拼合为用于判断的物理地址；分别将所述基地址和所述物理地址同所述屏蔽位进行与运算，如果两个结果相等，则所述物理地址落入所述锁定窗口。
在所述二级Cache为n路组相连结构时，其中n>1，且n为整数；
获得所述访存信息访问的同一组的n个缓冲行对应的用于判断的物理地址；对n个所述缓冲行分别判断对应的所述物理地址是否落入所述锁定窗口。
本发明方法在二级Cache为n路组相连结构时，还包括维护一个头指针，用于标识可用于替换的同一组n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。所述头指针在每个时钟周期被随机更新。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于以上的说明，而是由权利要求书的范围来确定的。

Claims (16)

1.一种复用二级Cache和DSP的RAM的方法，其特征在于，包括：
步骤1，将二级Cache的部分地址空间配置为锁定，被锁定的地址空间作为RAM；
步骤2，当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行；
步骤3，判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进行替换。
2.如权利要求1所述的复用二级Cache和DSP的RAM的方法，其特征在于，
所述访问物理地址包括索引；
所述步骤2进一步为根据所述访存信息判断访问是否在二级Cache中命中，如果未命中，则选择同所述访问物理地址索引相同的缓冲行为所述备选替换缓冲行。
3.如权利要求2所述的复用二级Cache和DSP的RAM的方法，其特征在于，
所述步骤1还包括为被锁定的地址空间配置对应的锁定窗口；；
所述步骤3中判断各个备选替换缓冲行是否落在作为RAM地址空间中进一步为：
步骤31，获得所述备选替换缓冲行对应的物理地址；
步骤32，判断所述物理地址是否落入所述锁定窗口，如果是，则所述备选替换缓冲行落在作为RAM的地址空间中。
4.如权利要求3所述的复用二级Cache和DSP的RAM的方法，其特征在于，所述步骤31进一步为：
步骤41，根据所述访存信息生成访问物理地址索引；
步骤42，根据访问物理地址索引获取所述备选替换缓冲行的标识；
步骤43，将所述标识和所述访问物理地址的低位拼合为所述备选替换缓冲行对应的物理地址。
5.如权利要求3所述的复用二级Cache和DSP的RAM的方法，其特征在于，
所述步骤1进一步为配置所述锁定窗口的信息，所述信息包括基地址和屏蔽位；
所述步骤32中判断所述物理地址是否落入所述锁定窗口进一步为：
步骤51，分别将所述基地址和所述物理地址同所述屏蔽位进行与运算，如果两个结果相等，则所述物理地址落入所述锁定窗口。
6.如权利要求3所述的复用二级Cache和DSP的RAM的方法，其特征在于，所述二级Cache为n路组相连结构，其中n>1，且n为整数；
所述步骤31进一步为，获得所述备选替换缓冲行的同一组的n个缓冲行对应的物理地址；
步骤32进一步为，对同一组的n个所述缓冲行分别判断对应的所述物理地址是否落入所述锁定窗口。
7.如权利要求6所述的复用二级Cache和DSP的RAM的方法，其特征在于，所述步骤3中选择未落在作为RAM的地址空间的备选替换缓冲行进行替换进一步为：
步骤71，维护一个头指针，用于标识可用于替换的同一组所述n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。
8.如权利要求7所述的复用二级Cache和DSP的RAM的方法，其特征在于，所述头指针在每个时钟周期被随机更新。
9.一种复用二级Cache和DSP的RAM的系统，其特征在于，包括：二级缓冲存储模块、标识比较模块、配置寄存模块、输入控制模块，
所述配置寄存模块，用于存储配置为锁定的二级Cache的部分地址空间的相关信息，被锁定的地址空间作为RAM；
所述输入控制模块，用于接收访存信息；
所述二级缓冲存储模块包含二级Cache的地址空间，用于当访存信息在二级Cache中失效而需要进行替换时，根据访存信息对应的访问物理地址选择多个备选替换缓冲行；
所述标识比较模块，用于判断各个备选替换缓冲行是否落在作为RAM的地址空间，选择未落在作为RAM的地址空间中的备选替换缓冲行进行替换。
10.如权利要求9所述的复用二级Cache和DSP的RAM的系统，其特征在于，
所述访问物理地址包括索引；
所述二级缓冲存储模块进一步用于根据所述访存信息判断访问是否在二级cache中命中，如果未命中，则选择同所述访问物理地址索引相同的缓冲行为所述备选替换缓冲行。
11.如权利要求10所述的复用二级Cache和DSP的RAM的系统，其特征在于，
所述配置寄存模块进一步用于存储同被锁定的地址空间对应的锁定窗口的相关信息；
所述标识比较模块进一步用于获得备选替换缓冲行对应的物理地址；判断所述物理地址是否落入所述锁定窗口，如果是，则所述备选替换缓冲行落在被锁定的地址空间。
12.如权利要求11所述的复用二级Cache和DSP的RAM的系统，其特征在于，
所述输入控制模块还用于根据所述访存信息生成访问物理地址的索引；
所述二级缓冲存储模块还用于根据所述访问物理地址索引获取所述备选替换缓冲行的标识，将所述标识传送给所述标识比较模块；
所述标识比较模块在获得备选替换缓冲行对应的物理地址时进一步用于将所述标识和所述访问物理地址的低位拼合为所述物理地址。
13.如权利要求11所述的复用二级Cache和DSP的RAM的系统，其特征在于，
所述锁定窗口的相关信息包括基地址和屏蔽位；
所述标识比较模块在判断所述物理地址是否落入所述锁定窗口时进一步用于分别将所述基地址和所述物理地址同所述屏蔽位进行与运算，如果两个结果相等，则所述物理地址落入所述锁定窗口。
14.如权利要求11所述的复用二级Cache和DSP的RAM的系统，其特征在于，所述二级Cache为n路组相连结构，其中n>1，且n为整数；
所述标识比较模块进一步用于获得所述访存信息访问的同一组的n个缓冲行对应的物理地址；对n个所述缓冲行分别判断对应的所述物理地址是否落入所述锁定窗口。
15.如权利要求14所述的复用二级Cache和DSP的RAM的系统，其特征在于，所述标识比较模块还用于维护一个头指针，所述头指针用于标识可用于替换的同一组n个缓冲行的索引，在寻找替换行时，从所述头指针所指的缓冲行开始向后遍历，判断遍历到的缓冲行是否落入所述锁定窗口，找到第一个未被锁定的缓冲行，进行替换。
16.如权利要求15所述的复用二级Cache和DSP的RAM的系统，其特征在于，所述头指针在每个时钟周期被随机更新。
CN2008102473907A 2008-12-29 2008-12-29 一种复用二级Cache和DSP的RAM的方法及系统 Active CN101446925B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102473907A CN101446925B (zh) 2008-12-29 2008-12-29 一种复用二级Cache和DSP的RAM的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102473907A CN101446925B (zh) 2008-12-29 2008-12-29 一种复用二级Cache和DSP的RAM的方法及系统

Publications (2)

Publication Number Publication Date
CN101446925A true CN101446925A (zh) 2009-06-03
CN101446925B CN101446925B (zh) 2010-10-06

Family

ID=40742611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102473907A Active CN101446925B (zh) 2008-12-29 2008-12-29 一种复用二级Cache和DSP的RAM的方法及系统

Country Status (1)

Country Link
CN (1) CN101446925B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104156323A (zh) * 2014-08-07 2014-11-19 浪潮(北京)电子信息产业有限公司 一种高速缓冲存储器的数据块长度自适应读取方法及装置
WO2015021822A1 (zh) * 2013-08-16 2015-02-19 深圳市汇顶科技股份有限公司 扩大mcu程序地址空间的方法及装置
CN105302741A (zh) * 2014-07-04 2016-02-03 华为技术有限公司 一种高速缓存控制方法及装置
CN112579482A (zh) * 2020-12-05 2021-03-30 西安翔腾微电子科技有限公司 一种非阻塞Cache替换信息表超前精确更新装置及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015021822A1 (zh) * 2013-08-16 2015-02-19 深圳市汇顶科技股份有限公司 扩大mcu程序地址空间的方法及装置
CN105302741A (zh) * 2014-07-04 2016-02-03 华为技术有限公司 一种高速缓存控制方法及装置
CN105302741B (zh) * 2014-07-04 2019-02-26 华为技术有限公司 一种高速缓存控制方法及装置
CN104156323A (zh) * 2014-08-07 2014-11-19 浪潮(北京)电子信息产业有限公司 一种高速缓冲存储器的数据块长度自适应读取方法及装置
CN104156323B (zh) * 2014-08-07 2017-10-20 浪潮(北京)电子信息产业有限公司 一种高速缓冲存储器的数据块长度自适应读取方法及装置
CN112579482A (zh) * 2020-12-05 2021-03-30 西安翔腾微电子科技有限公司 一种非阻塞Cache替换信息表超前精确更新装置及方法

Also Published As

Publication number Publication date
CN101446925B (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
US20070050594A1 (en) TLB lock indicator
US20060224830A1 (en) Performance of a cache by detecting cache lines that have been reused
EP3964967B1 (en) Cache memory and method of using same
US20190079874A1 (en) Cache line statuses
JP2012203560A (ja) キャッシュメモリおよびキャッシュシステム
CN101446925B (zh) 一种复用二级Cache和DSP的RAM的方法及系统
JP3900025B2 (ja) 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式
CN102859504A (zh) 有效分区存储缓存
CN115168248A (zh) 支持simt架构的高速缓冲存储器及相应处理器
US8667221B2 (en) Detection of streaming data in cache
US6516384B1 (en) Method and apparatus to perform a round robin and locking cache replacement scheme
US9558121B2 (en) Two-level cache locking mechanism
US11488654B2 (en) Memory row recording for mitigating crosstalk in dynamic random access memory
CN104572494A (zh) 存储系统及标记存储器
US20050188158A1 (en) Cache memory with improved replacement policy
CN115357196A (zh) 动态可扩展的组相联高速缓存方法、装置、设备及介质
US20110055482A1 (en) Shared cache reservation
US20090100226A1 (en) Cache memory device and microprocessor
JP4009304B2 (ja) キャッシュメモリおよびキャッシュメモリ制御方法
US20020194431A1 (en) Multi-level cache system
CN103377141A (zh) 高速存储区的访问方法以及访问装置
US20100257319A1 (en) Cache system, method of controlling cache system, and information processing apparatus
US7035980B2 (en) Effects of prefetching on I/O requests in an information processing system
CN101419543B (zh) 预测高速寄存器的存取位置的方法及系统
US6763431B2 (en) Cache memory system having block replacement function

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract

Assignee: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract fulfillment period: 2009.12.16 to 2028.12.31

Contract record no.: 2010990000062

Denomination of invention: Method and system of RAM (random access memory) multiplexing secondary Cache and DSP (Digital Signal Processor)

License type: exclusive license

Record date: 20100128

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.12.16 TO 2028.12.31; CHANGE OF CONTRACT

Name of requester: BEIJING LOONGSON TECHNOLOGY SERVICE CENTER CO., LT

Effective date: 20100128

C14 Grant of patent or utility model
GR01 Patent grant
EC01 Cancellation of recordation of patent licensing contract

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2010990000062

Date of cancellation: 20141231

EM01 Change of recordation of patent licensing contract

Change date: 20141231

Contract record no.: 2010990000062

Assignee after: Longxin Zhongke Technology Co., Ltd.

Assignee before: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20090603

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Denomination of invention: Method and system of RAM (random access memory) multiplexing secondary Cache and DSP (Digital Signal Processor)

Granted publication date: 20101006

License type: Common License

Record date: 20150211

TR01 Transfer of patent right

Effective date of registration: 20200824

Address after: 100095, Beijing, Zhongguancun Haidian District environmental science and technology demonstration park, Liuzhou Industrial Park, No. 2 building

Patentee after: LOONGSON TECHNOLOGY Corp.,Ltd.

Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No.

Patentee before: Institute of Computing Technology, Chinese Academy of Sciences

TR01 Transfer of patent right
EC01 Cancellation of recordation of patent licensing contract

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Date of cancellation: 20200928

EC01 Cancellation of recordation of patent licensing contract
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd.