CN101442321B - 涡轮码的并行译码以及数据处理方法和装置 - Google Patents

涡轮码的并行译码以及数据处理方法和装置 Download PDF

Info

Publication number
CN101442321B
CN101442321B CN2008101906588A CN200810190658A CN101442321B CN 101442321 B CN101442321 B CN 101442321B CN 2008101906588 A CN2008101906588 A CN 2008101906588A CN 200810190658 A CN200810190658 A CN 200810190658A CN 101442321 B CN101442321 B CN 101442321B
Authority
CN
China
Prior art keywords
sub
piece
decoding
handled
positive integer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101906588A
Other languages
English (en)
Other versions
CN101442321A (zh
Inventor
王乐
杨鸿文
杨鸿魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
MEISHANG WEIRUI ELECTRIC Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEISHANG WEIRUI ELECTRIC Co filed Critical MEISHANG WEIRUI ELECTRIC Co
Publication of CN101442321A publication Critical patent/CN101442321A/zh
Application granted granted Critical
Publication of CN101442321B publication Critical patent/CN101442321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2978Particular arrangement of the component decoders
    • H03M13/2987Particular arrangement of the component decoders using more component decoders than component codes, e.g. pipelined turbo iterations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3966Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes based on architectures providing a highly parallelized implementation, e.g. based on systolic arrays
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3972Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供一种涡轮码的并行译码数据处理方法和设备以及并行译码设备,所述方法包括:码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及边界移动步骤,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长。

Description

涡轮码的并行译码以及数据处理方法和装置
技术领域
本发明涉及无线通信系统信道译码,尤其涉及涡轮码的并行译码的方法和装置。 
背景技术
近年来,正在发展一种在包含移动通信系统、信息记录系统、数字广播系统等的通信领域和信息处理领域中所使用的高性能、高可靠性的编码方式,所谓涡轮码(Turbo)方式。随着数据速率日益增加的需要,涡轮码面临着严峻的挑战。传统的涡轮码在其子译码器(component decoder)中采用串行的方式进行软入软出(soft in soft out)(SISO)处理。这种处理需要大量的时钟周期,从而制约了硬件译码速度。 
为了清楚起见,下面简要说明涡轮码的传统的串行译码机制(以下称为“SD”方法)。 
图1示出了传统的串行迭代涡轮译码器的图(详见C.Berrou,A.Glavieux,和P.Thitimajshima,“Near Shannon limit error-correcting coding and decoding:Turbo-codes(I),”Proc.1993IEEE Int.Conf.Commun.(ICC’93),Geneva,Switzerland,1993年5月,1064-1070页)。该译码器包括两个子译码器(1、2)、交织器、以及去交织器,以迭代方式来进行译码。在每次迭代中,子译码器1将其计算的外信息(extrinsic information)(Le1)在经过交织器交织后发送给子译码器2,作为先验信息(priori information)(La2)。然后,子译码器2将其外信息(Le2)在经过去交织器去交织后反馈给子译码器1,用作先验信息(La1)。图1中的x和x’分别是接收的信息比特和其交织后的版本。y1和y2是接收到的校验位,它们分别由两个子递归系统卷积(Recursive SystematicConvolutional)(RSC)编码器(未示出)产生。 
子译码器的功能是计算每个信息比特的对数似然比(Logarithm ofLikelihood Ratio)(LLR)。这种计算通常使用最大后验概率(Maximum A Posteriori Probability)(MAP)算法(详见,L.R.Bahl,J.Cocke,F.Jelinek和J.Raviv,“Optimal decoding of linear codes for minimizing symbol error rate",IEEE Trans.Inform.Theory,Vol.IT-20,284-287页,1974年3月),其中第i(其中,i=1,2,...N-1)个信息比特的LLR为 
LL R i = log Σ 1 α i - 1 ( s ) β i ( s ) γ i ( s , 1 ) Σ 0 α i - 1 ( s ) β i ( s ) γ i ( s , 0 ) 公式(1) 
图2示出了整个处理过程。显然,为了计算αi(s)(即,前向处理中计算的前向路径度量(forward path metric)),应该首先计算αi-1(s);只有在算出所有过去的αi(s)之后,才能计算αN-1(s)。βi(s)(即,后向处理中计算的后向路径度量(backward path metric))情形类似。因此,本领域技术人员公知,在传统的SISO算法中,网格(trellis)中一个分支的处理依赖于过去的分支的所有过去的计算结果,必须等待所有分支处理完成之后,才能获得子译码器的整个输出。因此,不能在N个时钟周期内完成在一次迭代中的一个子译码器的处理(可能需要一些额外的时钟周期来执行一些其他的操作),因此一个单元SISO译码器的处理需要至少N个时钟周期,其中N是网格图的长度(涡轮码的帧长度或交织器长度)。如果时钟频率是fc,则MAP的处理时延大于 T map = N f c . 假设最大迭代次数为Imax,则译码涡轮码的一个码字的延迟大于 T dec = 2 T map I max = 2 N f c I max , 使得信息吞吐量小于 R = N T dec = f c 2 I max . 例如,当fc 100MHz且Imax=8时,吞吐量不可能大于6.25Mbps。需要注意的是,采用提前迭代中止技术(early-stop iteration strategy)虽然能使成功译码一个码字的迭代的实际迭代次数少于Imax,但硬件仍必须按照Imax来设计。 
为了减少译码延迟并增加其吞吐量,现有技术中提出了涡轮码的并行译码方法。 
普遍的做法是通过将整个码字划分为Q个子块并使用Q个并行工作的MAP处理器来对这Q个子块并行译码,从而将所需的时钟周期减少到N/Q,译码速度相应提高到Q倍。但存在的问题是,子块处理中边界处的初始条件缺失:原本不分子块时,计算边界处的值需要已知前面的计算结果。 
如果随机或任意设置各个子块译码时的初始条件,则会导致严重的性能 恶化。因此,直接并行译码面临如何初始化每个子块的边界处的前向变量和后向变量的问题。 
为了在子块的边界处得到较好的初始条件,现有技术中提出了两种涡轮码并行译码方法。一种涡轮码并行译码方法是在Jah-Ming Hsu和Chin-LiangWang的“a parallel decoding scheme for turbo codes",Proc.ISCAS’98,Vol.4,1998年6月,445-448页中提出的方法(以下,简称为“OL”方法)。 
图3示出了根据传统的OL的用于计算αi(s)的重叠的子块的图。对于从k到k+M-1的长度为M的特定子块,可以从k-L开始计算,为了在一次迭代中在一个子译码器中获得所有前向变量αi(s),处理Q个子块且重叠L的整个过程需要 时钟周期,而不是 个时钟周期,译码速度相应下降到 
Figure G2008101906588D00033
倍。L和Q越大,译码速度越低。例如,假设码字块长度为2298,将其划分为Q=50个子块,且重叠的长度L=30,则需要 2298 50 30 ≈ 76 个时钟周期来产生所有的前向变量,而不是 2298 50 ≈ 46 个周期,因此MAP译码速度仅可以被提高到30倍,没有达到预期的Q=50倍。 
另一种涡轮码并行译码方法是在Seokhyn Yoon和Yeheskel Nar-Ness的“Aparallel MAP algorithm for low latency turbo decoding”,IEEE communicationsletters,VOL.6,NO.7,2002年7月中提出的方法(以下,简称为“SBI”方法)。该方法将上一次迭代中边界处的计算值进行存储,并稍后在下一次迭代译码处理中使用该计算结果作为该子块边界的初始条件的近似。 
相比于重叠方法,该方法不需要冗余的计算。因此,译码速度可以线性增加到子块的数量Q倍。但它需要总量大小为2×Q×2mv的额外的存储器来存储在前一次迭代中的最终结果αk-1 (p)(s),其中v是用于量化这些变量的比特数,2m是网格中的状态数量。 
综上,OL的缺点在于,重叠导致了一些额外的计算时延,这将降低译码速度,尤其在Q较大且N较小的情况下。而SBI的缺点在于,需要额外的存储器容量来存储该中间的边界信息。当Q值较大时,此部分存储所占的比例不可忽视。 
发明内容 
鉴于上述技术问题,本发明提出了一种新的涡轮码的数据处理以及并行译码装置。在没有大幅度增加存储器容量的前提下,解决了现有技术中译码速度与译码正确性不能兼得的缺陷。 
根据本发明的一个方面,提供一种涡轮码的并行译码数据处理方法,所述方法包括码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及边界移动步骤,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长。 
本发明的另一个方面为一种涡轮码的并行译码数据处理方法,所述方法包括码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及存储步骤,用于在对第q个子块的第p次迭代译码处理中,存储所述第p次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,其中在对第q个子块的第p+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,1≤q≤Q,且q是整数,p是正整数,且1≤p<P。 
本发明的另一个方面为一种涡轮码的并行译码数据处理方法,所述方法包括码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及存储步骤,用于在对第q个子块的第p次迭代译码处理中,存储所述第p次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,其中在对所述第q个子块的第p+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,当初始条件不是具有最大概率的状态,即初始条件不等于具有最大概率的状态时,其初始条件与具有第二大概率状态的可靠度以及具有最大概率状态的可靠度的比值有关。 
本发明的另一个方面为一种涡轮码的并行译码数据处理设备,所述设备包括码字划分装置,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及边界移动装置,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长。 
本发明还提供了一种涡轮码的并行译码设备,所述设备包括并行译码数据处理设备,接收输入数据,该并行译码数据处理设备更包括码字划分装置,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及边界移动装置,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长;涡轮译码装置,连接到该并行译码数据处理设备,接收译码子块数据,该涡轮译码装置可以包括多个解交织器以及多个子译码器,对并行译码数据处理设备产生的译码子块数据进行涡轮译码;以及存储装置,连接到该并行译码数据处理设备以及该涡轮译码装置,用于存储所述输入数据以及译码结果。 
在不重叠子块且没有额外的存储器的情况下,本发明也能够实现较好的译码效果。另外,在重叠子块的情况下,本发明能够实现更短的重叠长度,并且在使用存储器来存储初始条件的情况下,本发明能够使用更少的存储器容量。 
附图说明
通过以下结合附图对实施例的描述,本发明的上述方面、优点和效果将变得更清晰且容易理解,在附图中: 
图1是示出传统的迭代涡轮译码器的图; 
图2是示出MAP算法的运算的流程图; 
图3是根据传统的OL的用于计算αi(s)的重叠的子块的图; 
图4A、4B是描述根据本发明的第一实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图; 
图5A、5B是描述根据本发明的第二实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图; 
图6A、6B是描述根据本发明的第三实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图; 
图7是描述根据本发明的第三实施例的涡轮并行译码设备中的子块的示意图; 
图8是描述根据本发明的第三实施例的计算αi(s)和βi(s)的边界位置的示意图; 
图9是描述根据本发明的第三实施例的两次相邻的迭代处理的子块的边界位置的示意图;以及 
图10-17的每个是本发明与现有技术的仿真结果的图。 
具体实施方式
下面描述本发明的各个实施例。 
图4A、4B是描述根据本发明的第一实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图。 
如图4A,本发明的第一实施例的涡轮并行译码设备包括码字划分装置41、涡轮译码装置42、和边界移动装置43。码字划分装置41将码字划分为彼此不重叠的Q个子块,这Q个子块之间形成边界(Q是正整数,Q>1)。涡轮译码装置42中包括Q个子译码器(未示出),从而对这Q个子块并行进行译码处理。在涡轮译码装置42中对这Q个子块进行最大Imax次迭代译码处理,假设进行了P次迭代处理(P是正整数,且P>1)。其中,假设在涡轮并行译码设备进行了第p次迭代处理时(p是正整数,且1≤p<P),码字被划分之后的子块边界如图4A所示。在进行第p+n次迭代处理之前(n是正整数,且1≤n≤P-p),边界移动装置43移动在第p次迭代处理中划分的多个子块边界中的至少一个,优选地移动在第p次迭代处理中划分的所有子块边界(例如,在第p+n次迭代处理中划分的子块边界如图4A中所示)。然后,涡轮并行译码设备继续进行剩余的迭代处理。图4B详细描述了根据本发明的第一实施例的涡轮并行译码方法的流程。以下将这种移动边界的机制称为MB(moving boundary)机制。 
在传统的涡轮码并行译码设备中,性能的恶化通常来自于在子块的译码开始点处的不准确的初始条件。如果子块边界的初始条件是随机或任意设置的,则由于在每次迭代译码处理时码字被划分的子块边界的位置不变,因此该不准确的软输出总是发生在相同的边界位置上。而通过上述本发明的第一实施例,在进行了一次或多次迭代译码处理之后,该边界移动装置43相对于之前的一次迭代处理中划分的子块边界来移动一个或多个子块边界,使得该子块的译码开始点处的该不准确的初始条件导致的不准确的软输出结果被分布在不同的位置上,使这种不准确因素不会积累,从而可以改进最终的译码性能。 
当然,在本发明的第一实施例的教导下,本领域技术人员可以想象,如果设置从第1次迭代处理开始,每次迭代处理之前都移动子块边界的位置(例如n=1),和/或在移动时移动所有子块边界的位置,将得到更好的译码性能。本领域技术人员也可以考虑将每次移动一个或多个边界位置的移动量Δ设定为固定的步长,以便更简单地进行硬件或软件配置。 
图5A、5B是描述根据本发明的第二实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图。 
如图5A,本发明的第二实施例的涡轮并行译码设备包括:包括了重叠装置501的码字划分装置51、涡轮译码装置52、和边界移动装置53。码字划分装置51通过其中的重叠装置501将码字划分为彼此重叠的Q个子块(Q是正整数,Q>1),其中,保持子块的有效数据部分长度M不变,中间的子块(例如,第q个子块,2≤q≤Q-1)与前一个子块(例如,第q-1个子)和后一个子块(例如,第q+1个子块)相互重叠的长度为L(L≥0)。涡轮译码装置52中包括Q个子译码器(未示出),从而对这Q个子块并行进行译码处理。在涡轮译码装置52中对这Q个子块进行最大Imax次迭代译码处理,假设进行了P次迭代处理(P是正整数,且P>1)。其中,假设在涡轮并行译码设备进行了第p次迭代处理时(p是正整数,且1≤p<P),码字被划分之后的子块边界如图5A所示。在进行第p+n次迭代处理之前(n是正整数,且1≤n≤P-p),边界移动装置53移动在第p次迭代处理中划分的多个子块边界中的至少一个,优选地移动在第p次迭代处理中划分的所有子块边界(例如,在第p+n次迭代处理中划分的子块边界如图5A中所示)。然后,涡轮并行译码设备继 续进行剩余的迭代处理。图5B详细描述了根据本发明的第二实施例的涡轮并行译码方法的流程。 
图8示出了传统的OL或SBI中在一次迭代处理中计算前向变量αi(s)和后向变量βi(s)的子块边界位置。图9示出了根据本发明的第二实施例的例子、在两次迭代处理之间的子块边界变化。 
假设,图8中的aq p和bq+1 p是第q个子块在第p次迭代期间的边界位置,即前向计算的起始点和后向计算的起始点,起始点为与前子块重叠的起点。具体地,假设计算第q个子块的前向变量αi(s)的起始点为aq p,其中,第1个子块的前向变量αi(s)的起始点为1,且第Q个子块的前向变量αi(s)的起始点为aQ p。同理,计算第q个子块的后向变量βi(s)的起始点为bq+1 p,其中,第1个子块的后向变量βi(s)的起始点为b2 p,且第Q个子块的后向变量βi(s)的起始点为N。在第1次迭代译码之前,对于处理α,第一个子块短,之后为等长子块。对于β,则相反。且处理α和处理β是独立的,因此其边界可以不同。然而这些起始点在传统的OL或SBI机制中是不变的。 
参照图9。根据本发明的实施例,子块之间相互重叠的长度为L,子块有效数据部分长度为M,且假设在第2次迭代过程中用Δ的移动量移动了在第1次迭代过程中的每个子块的边界。因此,在第1次迭代过程中,  a q 1 = ( q - 1 ) M + ( q - 2 ) L + 1 , b q + 1 1 = q ( M + L ) , 2≤q≤Q-1,且在第2次迭代过程中,  a q 2 = ( q - 1 ) M + ( q - 2 ) L + 1 - Δ , b q + 1 2 = q ( M + L ) - Δ , 2≤q≤Q-1。在替换的实施例中,在第1次迭代过程中, a q 1 = ( q - 1 ) M - L + 1 , 2≤q≤Q-1,且在第2次迭代过程中, a q 2 = ( q - 1 ) M - L + 1 - Δ , 2≤q≤Q-1。当然,图9中的示意仅是示例,在本发明中,可以在相邻的迭代过程中移动子块边界,也可以隔一个或多个迭代过程来移动子块边界;在移动时,可以仅移动一个或少量子块边界,也可以移动所有子块边界;在移动时,可以移动不固定的步长,即Δ不固定,也可以移动固定的步长,即Δ固定。如果在第1次迭代处理之后每次迭代处理都用固定的移动量Δ来移动所有子块的边界,则 a q p = ( q - 1 ) M + ( q - 2 ) L + 1 - Δ ( p - 1 ) , b q + 1 p = q ( M + L ) - Δ ( p - 1 ) , 2≤q≤Q-1。在替换实施例中,则  a q p = ( q - 1 ) M - L + 1 - Δ ( p - 1 ) , 2≤q≤Q-1。注意,上述起始点仅为示例,在实际中,由于码字的长度、L和M的取值的不同,起始点的表达式也不同。本领域技术人员根据本说明书的教导,可以对起始点的表达式进行各种修改和变换,只要在不同的迭代译码处理中适当移动边界的位置,都可以实现本发明 的目的。 
在传统的涡轮码并行译码设备中,性能的恶化通常来自于在子块的译码开始点处的不准确的初始条件。在传统的使用OL方法的并行译码机制中,在子块的重叠部分的起始位置处的初始条件是随机或任意设置的。即使在译码子块的有效数据部分之前,通过重叠长度L的计算结果得到了该子块的有效数据部分的边界的近似初始条件,但由于在每次迭代译码处理时码字被划分的子块边界的位置不变,因此不准确的软输出仍然发生在相同的边界位置上,为了消除每次迭代中偏差的累积效果所造成的性能恶化,传统的OL必须使用比较长的重叠长度L。而通过上述本发明的第二实施例,利用先计算子块的重叠部分的变量的方法来得到子块的有效数据部分起始点处的近似初始条件,在进行了一次或多次迭代译码处理之后,该边界移动装置53相对于之前的一次迭代处理中划分的子块边界来移动一个或多个子块边界,使得该子块的译码开始点处近似的初始条件导致的不准确的软输出结果被分布在不同的位置上,且这种不准确的影响不会积累,因此,可以进一步改进最终的译码性能。 
当然,在本发明的第二实施例的教导下,本领域技术人员可以想象,如果设置从第1次迭代处理开始,每次迭代处理之前都移动子块边界的位置(例如n=1),和/或在移动时移动所有子块边界的位置,将得到更好的译码性能。本领域技术人员也可以考虑将每次移动一个或多个边界位置的移动量Δ设定为固定的步长,以便更简单地进行硬件或软件配置。 
图6A、6B是描述根据本发明的第三实施例的涡轮并行译码设备的示意图和涡轮并行译码方法的流程图。 
如图6A,本发明的第三实施例的涡轮并行译码设备包括:包括了重叠装置601的码字划分装置61、涡轮译码装置62、边界移动装置63、和存储装置64。码字划分装置61通过其中的重叠装置601将码字划分为彼此重叠的Q个子块(Q是正整数,Q>1),其中,保持子块的有效数据部分长度M不变,中间的子块(例如,第q个子块,2≤q≤Q-1)与前一个子块(例如,第q-1个子)和后一个子块(例如,第q+1个子块)相互重叠的长度为L(L≥0)。涡轮译码装置62中包括Q个子译码器(未示出),从而对这Q个子块并行进行译码处理。在涡轮译码装置62中对这Q个子块进行最大Imax次迭代译码处理,假设进行了P次迭代处理(P是正整数,且P>1)。其中,假设在涡轮并 行译码设备进行了第p次迭代处理时(p是正整数,且1≤p<P),码字被划分之后的子块边界如图6A所示。在进行第p+n次迭代处理之前(n是正整数,且1≤n≤P-p),边界移动装置63移动在第p次迭代处理中划分的多个子块边界中的至少一个,优选地移动在第p次迭代处理中划分的所有子块边界(例如,在第p+n次迭代处理中划分的子块边界如图6A中所示)。然后,涡轮并行译码设备继续进行剩余的迭代处理。 
另外,在每次迭代处理过程中,都可以采用一种对上述SBI方法改进的存储索引(store index)的机制(以下称为SI机制)来以更少的比特存储边界信息。这种SI机制可以被施加于任何涡轮并行译码方法,例如传统的直接并行译码方法、OL并行译码方法、根据本发明的第一实施例或第二实施例的并行译码方法等,来进一步减少存储边界信息所需的存储器的容量。 
通过图7来详细描述了根据本发明的第三实施例的、在利用了OL机制的情况下的这种OL+SI机制(当然也可以单独利用SI机制,而不利用OL机制)。图7仅示出了计算一个子块的前向变量αi (s)的示例情况,但本发明不局限于此,而还可以适用于计算后向变量βi (s)。在图7中,该子块的有效数据部分从k到k+M-1;从k-L到k-1的部分与前一子块重叠。 
在第p+1次迭代期间,该计算从位置k-L开始,且使用如下作为初始条件: 
log ( α k - L ( p + 1 ) ( s ) ) = 0 , s = s * ,
其中 s * = arg max s { los ( α k - L ( p ) ( s ) ) } 是在前一迭代处理的计算结果(例如,第p次迭代处理)中最可能的状态,即具有最大概率的状态。αk-L (p+1)(s)表示对第q个子块的第p+1次迭代译码处理中要在前向处理或后向处理中使用的初始条件(s)的概率。也就是说,当初始条件(s)为具有最大概率的状态时,初始条件(s)的可靠度(或概率)为1。如此,根据本发明的第三实施例的存储装置64可以仅存储该最可能的状态s*的索引,仅需要m比特的容量,而不是SBI中的2mv比特,其中m是存储一种状态所需的比特数,v是用于量化该变量的比特数。 
或者,在第p+1次迭代期间,该计算从位置k-L开始,且使用如下作为初始条件: 
Figure G2008101906588D00111
其中 s * = arg max s { log ( α k - L ( p ) ( s ) ) } s ′ = arg max s ≠ s * { log ( α k - L ( p ) ( s ) ) } 分别是在前一迭代处理的计算结果(例如,第p次迭代处理)中最可能的状态和第二最可能的状态,即具有最大概率的状态和具有第二大概率的状态。也就是说,当初始条件(s)为具有最大概率的状态时,初始条件(s)的可靠度(或概率)为1。当初始条件(s)不是具有最大概率的状态(s*),即s≠s*时,其初始条件与具有第二大概率状态(s’)的可靠度(概率)以及具有最大概率状态(s*)的可靠度(概率)的比值有关。如此,根据本发明的第三实施例的存储装置64可以仅存储该最可能的状态s*的索引和指示s*有多可能的可靠度(或可能度)的  log α k - L ( p ) ( s ′ ) - log α k - L ( p ) ( s * ) (或 log { α k - L ( p ) ( s ′ ) / α k - L ( p ) ( s * ) } 、或 α k - L ( p ) ( s ′ ) / α k - L ( p ) ( s * ) ),仅需要m+v比特的容量,而不是SBI中的2mv比特,其中m是存储一种状态所需的比特数,v是用于量化该变量的比特数。这种方式用上述初始条件来替代现有技术中在位置k-L处随机或任意设置的初始条件,用少量的存储空间来实现更近似的初始条件。 
图6B详细描述了根据本发明的第三实施例的涡轮并行译码方法的流程。 
通过上述本发明的第三实施例,用存储装置64中所存储的从前一次迭代处理获得的初始条件来从子块的重叠部分的起始点(例如k-L)起计算子块的重叠部分的变量,从而能够得到子块的有效数据部分起始点(例如k)处的更近似的初始条件,在进行了一次或多次迭代译码处理之后,该边界移动装置63相对于之前的一次迭代处理中划分的子块边界来移动一个或多个子块边界,使得该子块的译码开始点处近似的初始条件导致的不准确的软输出结果被分布在不同的位置上,且不好的影响不会堆积,因此,还可以进一步改进最终的译码性能。 
当然,在本发明的第三实施例的教导下,本领域技术人员可以想象,如果设置从第1次迭代处理开始,每次迭代处理之前都移动子块边界的位置(例如n=1),和/或在移动时移动所有子块边界的位置,将得到更好的译码性能。本领域技术人员也可以考虑将每次移动一个或多个边界位置的移动量Δ设定为固定的步长,以便更简单地进行硬件和/或软件配置。 
另外,需要注意的是,上述SI机制可以单独应用于传统的并行译码设备 和方法中,从而利用少量的存储装置容量来得到近似的初始条件。在这种情况下,只要划分了子块后得知了子块的边界起始点k(例如,不重叠的情况下的有效数据部分的起始点k、重叠情况下的重叠部分的起始点k-L等),用k替代上述公式的k-L,则得到了近似的初始条件。 
图10~17是本发明与现有技术的仿真结果的图。该仿真采用在cdma2000中定义的涡轮码,且译码器采用max-log-map(Max Logarithmic Maximum APosteriori)算法。交织器长度是N=2014,码率是1/3和3/4。最大迭代次数为Imax=8。子块的数量是Q=21。移动步长是Δ=7。 
图10是码率为1/3的情况下的(根据本发明的第三实施例的)OL+SI+MB的机制的仿真帧错误率(Frame Error Rate)(FER)。对于FER=0.01,很小的重叠长度L=4就接近串行译码(SD)的性能(损失在0.02dB内,图示中横坐标的单位长度为0.1dB,其他图示相同),其效果几乎等同于传统的方法OL且很长的重叠长度L=32,或SBI所能达到的效果。 
图11是码率=3/4的仿真结果。可以看出,很小的重叠长度L=8,就能使FER性能和SD相比大约只差0.1dB。注意,SI和MB可以单独使用。 
图12示出码率=1/3的OL+MB(没有SI)机制在L=8的情况下,和SD相比,FER=0.01处的性能损失约为0.05dB,而仅传统的OL且L=8的情况下(即,具有与OL+MB的相同的译码速度和相同的计算复杂度)具有很差的性能。 
图13示出了当L=16时OL+MB的性能,FER=0.01处的性能与SD相差约为0.2dB。而传统OL在相同的重叠长度下,性能损失超过0.8dB。 
图14是1/3码率的仅SI和SI+MB的性能。图15是3/4码率的性能。在这两种机制(仅SI和SI+MB)中,子块不重叠(L=0)。对于1/3码率,仅SI和SI+MB的性能与SD相比损失都在0.1dB以内。对于3/4码率,性能损失分别是0.3dB和0.2dB。在低码率的情况下,SI的性能几乎与SI+MB相同,也就是说,MB带来的进一步性能改善非常小,这是因为此时SI的性能已经很好了,可改善的空间很小。因此,对于低码率的情形,一种可能的设计是仅使用SI,而不采用重叠(OL)和移动边界(MB)技术。但是对于高码率,MB或少量重叠则很重要。 
图16和17表明在很小的重叠(L较小)的情况下,OL+SI已经达到了较好的性能。具体而言,对于1/3码率,OL+SI且L=4的性能与传统的OL 且L=32的性能一样好,但前者的速度提高了20%。 
比特错误率(Bit Error Rate)BER的仿真性能(未示出)结果与FER性能类似。 
本发明提出了两种新的机制,存储最可能的状态的索引的SI机制和移动子块的边界的MB机制。在SI和MB的帮助下,可以大大地减少重叠长度,因此可以提高译码速度。本领域技术人员可以与现有技术中的OL机制结合,自由地设计上述机制的组合来满足不同的折衷需求。可能的设计有:MB、OL+MB、SI+MB、OL+SI+MB、SI或OL+SI等,它们具有不同的性能、译码速度和存储器需求。 
本领域技术人员应该理解,在所附权利要求或其等同物的范围内,可以基于设计需要和其他因素进行各种修改、组合、子组合和变更。 

Claims (15)

1.一种涡轮码的并行译码数据处理方法,所述方法包括:
码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及
边界移动步骤,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,
其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长。
2.根据权利要求1所述的并行译码数据处理方法,所述码字划分步骤还包括:
重叠步骤,用于使所述Q个子块中的相邻子块相互重叠,以便所述第q个子块的有效数据长度M不变,且分别与第q-1个子块和第q+1个子块相互重叠的长度为L,L≥0,其中,2≤q≤Q-1,且q是正整数。
3.根据权利要求2所述的并行译码数据处理方法,其中
在第p次迭代译码处理中第q个子块在前向处理中的起始点与M和q的乘积以及L与q的乘积有关,而在第p次迭代译码处理中第q个子块在后向处理中的起始点与M与L之和与q的乘积有关,其中,当在第p+n次迭代译码处理中移动了所述多个边界的每个,则在第p+n次迭代译码处理中第q个子块在前向处理中的起始点移动该移动量Δ,在第p+n次迭代译码处理中第q个子块在后向处理中的起始点移动该移动量Δ。
4.根据权利要求3所述的并行译码数据处理方法,其中1≤q’≤Q,且q’是整数,所述方法还包括:
存储步骤,用于在对第q’个子块的第p’次迭代译码处理中,存储所述第p’次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,其中在对第q’个子块的第p’+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,其中,p’是正整数,且1≤p’<P。
5.根据权利要求4所述的并行译码数据处理方法,其中存储步骤还包括:当初始条件不是具有最大概率的状态时,即初始条件不等于具有最大概率的状态时,其初始条件与具有第二大概率状态的可靠度以及具有最大概率状态的可靠度的比值有关。
6.一种涡轮码的并行译码数据处理方法,所述方法包括:
码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及
存储步骤,用于在对第q个子块的第p次迭代译码处理中,存储所述第p次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,并在对第q个子块的第p+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,1≤q≤Q,且q是整数,p是正整数,且1≤p<P。
7.根据权利要求6所述的并行译码数据处理方法,其中所述码字划分步骤还包括:
重叠步骤,用于使所述Q个子块中的相邻子块相互重叠,以便所述第q个子块的有效数据长度M不变,且分别与第q-1个子块和第q+1个子块相互重叠的长度为L,L≥0,其中,2≤q≤Q-1,且q是正整数。
8.一种涡轮码的并行译码数据处理方法,所述方法包括:
码字划分步骤,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及
存储步骤,用于在对第q个子块的第p次迭代译码处理中,存储所述第p次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,并在对所述第q个子块的第p+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,当初始条件不是具有最大概率的状态,即初始条件不等于具有最大概率的状态时,其初始条件与具有第二大概率状态的可靠度以及具有最大概率状态的可靠度的比值有关。
9.根据权利要求8所述的并行译码数据处理方法,其中所述码字划分步骤还包括:
重叠步骤,用于使所述Q个子块中的相邻子块相互重叠,以便所述第q个子块的有效数据长度M不变,且分别与第q-1个子块和第q+1个子块相互重叠的长度为L,L≥0,其中,2≤q≤Q-1,且q是正整数。
10.一种涡轮码的并行译码数据处理设备,所述设备包括:
码字划分装置,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及
边界移动装置,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长。
11.根据权利要求10所述的并行译码数据处理设备,所述码字划分装置还包括:
重叠装置,用于使所述Q个子块中的相邻子块相互重叠,以便所述第q个子块的有效数据长度M不变,且分别与第q-1个子块和第q+1个子块相互重叠的长度为L,L≥0,其中,2≤q≤Q-1,且q是正整数。
12.根据权利要求11所述的并行译码数据处理设备,其中
在第p次迭代译码处理中第q个子块在前向处理中的起始点与M和q的乘积以及L与q的乘积有关,而在第p次迭代译码处理中第q个子块在后向处理中的起始点与M与L之和与q的乘积有关,其中,当在第p+n次迭代译码处理中移动了所述多个边界的每个,则在第p+n次迭代译码处理中第q个子块在前向处理中的起始点移动该移动量Δ,在第p+n次迭代译码处理中第q个子块在后向处理中的起始点移动该移动量Δ。
13.根据权利要求12所述的并行译码数据处理设备,其中1≤q’≤Q,且q’是整数,所述设备还包括:
存储装置,用于在对第q’个子块的第p’次迭代译码处理中,存储所述第p’次迭代译码处理的前向处理或后向处理的计算结果中具有最大概率的状态的索引,并在对第q’个子块的第p’+1次迭代译码处理的前向处理或后向处理中,当初始条件为具有最大概率的状态时,初始条件的可靠度为1,其中,p’是正整数,且1≤p’<P。
14.根据权利要求13所述的并行译码数据处理设备,其中存储装置还包括:当初始条件不是具有最大概率的状态时,即初始条件不等于具有最大概率的状态时,其初始条件与具有第二大概率状态的可靠度以及具有最大概率状态的可靠度的比值有关。
15.一种涡轮码的并行译码设备,所述设备包括:
并行译码数据处理设备,用于接收输入数据,该并行译码数据处理设备更包括:
码字划分装置,用于将整个码字划分为Q个子块以使所述Q个子块中的相邻子块形成多个边界,从而对所述Q个子块并行进行译码处理,其中所述译码处理包括P次迭代译码处理,Q是正整数,且Q>1,P是正整数,且P>1;以及
边界移动装置,用于在第p+n次迭代译码处理之前,以移动量Δ来移动在第p次迭代译码处理中形成的所述多个边界中的至少一个的位置,其中p是正整数,且1≤p<P,n是正整数,且1≤n≤P-p,所述移动量Δ是固定的步长;
涡轮译码装置,连接到该并行译码数据处理设备,用于接收译码子块数据,该涡轮译码装置包括多个解交织器以及多个子译码器,对并行译码数据处理设备产生的译码子块数据进行涡轮译码;以及
存储装置,连接到该并行译码数据处理设备以及该涡轮译码装置,用于存储所述输入数据以及译码结果。
CN2008101906588A 2007-12-27 2008-12-26 涡轮码的并行译码以及数据处理方法和装置 Active CN101442321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1717107P 2007-12-27 2007-12-27
US61/017,171 2007-12-27

Publications (2)

Publication Number Publication Date
CN101442321A CN101442321A (zh) 2009-05-27
CN101442321B true CN101442321B (zh) 2011-12-21

Family

ID=40726603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101906588A Active CN101442321B (zh) 2007-12-27 2008-12-26 涡轮码的并行译码以及数据处理方法和装置

Country Status (2)

Country Link
US (1) US20090172495A1 (zh)
CN (1) CN101442321B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2683084T3 (es) 2013-07-01 2018-09-24 Huawei Technologies Co., Ltd. Método de ecualización Turbo y sistema de ecualización Turbo
US9270417B2 (en) * 2013-11-21 2016-02-23 Qualcomm Incorporated Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions
CN105306076A (zh) * 2014-06-30 2016-02-03 深圳市中兴微电子技术有限公司 一种基于MAP算法的Turbo译码方法及装置
US9484954B1 (en) 2015-09-10 2016-11-01 Intel Corporation Methods and apparatus to parallelize data decompression
US9794025B2 (en) * 2015-12-22 2017-10-17 Qualcomm Incorporated Systems and methods for communication and verification of data blocks
WO2020077640A1 (zh) * 2018-10-19 2020-04-23 华为技术有限公司 一种存储方法及极化码接收设备
CN109379088B (zh) * 2018-12-13 2022-03-08 浙江天则通信技术有限公司 一种并行Turbo码迭代译码的方法及系统
CN110135067B (zh) * 2019-05-16 2023-06-16 杭州电子科技大学 一种双时间步方法下的直升机流场重叠混合网格并行方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282149A (zh) * 1999-07-21 2001-01-31 三菱电机株式会社 涡轮码纠错译码器、涡轮码纠错译码方法、涡轮码译码装置及涡轮码译码系统
CN1607733A (zh) * 2003-10-16 2005-04-20 华为技术有限公司 Turbo码译码器中的量化方法
US20050289432A1 (en) * 2004-06-25 2005-12-29 Via Telecom Co., Ltd. Read enable generator for a turbo decoder deinterleaved symbol memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200799B2 (en) * 2001-04-30 2007-04-03 Regents Of The University Of Minnesota Area efficient parallel turbo decoding
US6996765B2 (en) * 2001-11-14 2006-02-07 Texas Instruments Incorporated Turbo decoder prolog reduction
JP2005210238A (ja) * 2004-01-21 2005-08-04 Nec Corp ターボ復号装置及びその方法並びにその動作プログラム
US7929646B2 (en) * 2006-01-27 2011-04-19 Qualcomm Incorporated Map decoder with bidirectional sliding window architecture
US7810018B2 (en) * 2006-10-27 2010-10-05 Telefonaktiebolaget Lm Ericsson (Publ) Sliding window method and apparatus for soft input/soft output processing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282149A (zh) * 1999-07-21 2001-01-31 三菱电机株式会社 涡轮码纠错译码器、涡轮码纠错译码方法、涡轮码译码装置及涡轮码译码系统
CN1607733A (zh) * 2003-10-16 2005-04-20 华为技术有限公司 Turbo码译码器中的量化方法
US20050289432A1 (en) * 2004-06-25 2005-12-29 Via Telecom Co., Ltd. Read enable generator for a turbo decoder deinterleaved symbol memory

Also Published As

Publication number Publication date
US20090172495A1 (en) 2009-07-02
CN101442321A (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
CN101442321B (zh) 涡轮码的并行译码以及数据处理方法和装置
CN1178399C (zh) 高度并行最大后验概率(map)解码器
CN101026439B (zh) 一种提高Turbo码译码速率的译码方法
US6606725B1 (en) MAP decoding for turbo codes by parallel matrix processing
EP2621091B1 (en) Turbo code parallel interleaving with quadratic permutation polynomial (qpp) functions
US7657819B2 (en) Method and apparatus for termination of iterative turbo decoding
EP1947773A1 (en) Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynominal permutation (QPP) interleave
CN102638278A (zh) 迭代解码器
CN103873073A (zh) 一种基于并行与加窗结构的Turbo码高速译码实现方法
US8719658B2 (en) Accessing memory during parallel turbo decoding
US6892335B2 (en) Method for the optimization, under resource constraint, of the size of blocks of coded data
CN104579369A (zh) 一种Turbo迭代译码方法和译码装置
US6732327B1 (en) Scaled-feedback turbo decoder
Dobkin et al. Parallel VLSI architecture for MAP turbo decoder
US20010044919A1 (en) Method and apparatus for improved perormance sliding window decoding
US20060026485A1 (en) Turbo decoder, turbo decoding method, and turbo decoding program
US8983008B2 (en) Methods and apparatus for tail termination of turbo decoding
KR100628201B1 (ko) 터보 디코딩 방법
CN1323462A (zh) 用于最大后验概率解码器的存储器体系结构
US7200797B2 (en) Method and device for optimising, under performance constraint, the size of blocks of coded data
US20040225941A1 (en) Method of controlling the number of iterations of an iterative decoding process and device for the implementation of the method
US20030149928A1 (en) Turbo-code decoder
US9128888B2 (en) Method and apparatus for turbo decoder memory collision resolution
CN1145266C (zh) 特博码解码方法及其解码器
CN100505600C (zh) 一种实现缩短Turbo译码器关键路径的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGRUI TECHNOLOGY (BEIJING) CO., LTD.

Free format text: FORMER OWNER: MEISHANG WEIRUI ELECTRIC COMPANY

Effective date: 20130922

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 100083 HAIDIAN, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130922

Address after: 100083 Beijing city Haidian District Zhongguancun Road No. 1, Tsinghua Science Park Building 7 homes via 6 storey building

Patentee after: Jing Rui Technology (Beijing) Co., Ltd.

Address before: American California

Patentee before: Meishang Weirui Electric Company

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160225

Address after: The Cayman Islands, British West Indies

Patentee after: Ky Wire Electric Co., Ltd.

Address before: 100083 Beijing city Haidian District Zhongguancun Road No. 1, Tsinghua Science Park Building 7 homes via 6 storey building

Patentee before: Jing Rui Technology (Beijing) Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160802

Address after: American California

Patentee after: Intel Corporation

Address before: The Cayman Islands, British West Indies

Patentee before: Ky Wire Electric Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200403

Address after: California, USA

Patentee after: Apple Inc.

Address before: California, USA

Patentee before: INTEL Corp.