CN101436435B - 电熔丝的自我测试及修补 - Google Patents

电熔丝的自我测试及修补 Download PDF

Info

Publication number
CN101436435B
CN101436435B CN2008101330450A CN200810133045A CN101436435B CN 101436435 B CN101436435 B CN 101436435B CN 2008101330450 A CN2008101330450 A CN 2008101330450A CN 200810133045 A CN200810133045 A CN 200810133045A CN 101436435 B CN101436435 B CN 101436435B
Authority
CN
China
Prior art keywords
fuse
data
multiplexer
equipment
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101330450A
Other languages
English (en)
Other versions
CN101436435A (zh
Inventor
张晴雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101436435A publication Critical patent/CN101436435A/zh
Application granted granted Critical
Publication of CN101436435B publication Critical patent/CN101436435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种用于测试及修补具有多个熔丝单元并能以串接输入及输出数据的熔丝装置的电路，该电路包含一第一多工器，用以选择在该熔丝装置储存真实数据或反相数据；一第二多工器，用以选择自该熔丝装置读出真实数据或反相数据；一储存单元，用以储存错误单元的信息；以及依据欲被储存于熔丝装置的数据与所储存的错误单元信息的比较，来决定被程序化的一提示位；其中当提示位处于一第一状态时，第一及第二多工器选择真实数据，当提示位处于第二状态时，第一及第二多工器选择反相数据。

Description

电熔丝的自我测试及修补
技术领域
本发明涉及一种电熔丝电路设计，特别是指设计在电熔丝电路上自我测试及修补的模组。
背景技术
电熔丝为已知逻辑非易失性储存器，用于永久性地保留信息，譬如“芯片-ID”等等。激光熔丝为其典型实例，其中激光能量被使用来挥发金属或多晶硅链而程序化熔丝，并使用闩锁来感应所形成的电阻变化。然而，由于激光熔丝装置的节距(pitch)无法缩小到激光束波长以下(通常是1.06μm)，所以激光熔丝并不适合用于深次微米技术。
为了克服激光熔丝的节距限制，使用一种通常为硅化多晶硅所制成的电熔丝来程序化。当程序化电熔丝时，施加一高电流密度于电熔丝链一段特定期间，就硅化多晶硅而言通常是600mA/μm2。电熔丝的电阻将会由于其熔丝链的电应力而升高。要在电熔丝中造成一可辨识电阻改变，理想上超过1千欧姆，数微秒的应力可能就足够长了。
由于电熔丝在被程序化后并无呈现明显的改变迹象，因此电熔丝仅能以电执行程序测试。已知的方法是在一自动测试装置上进行测试。然而花在自动测试装置上的测试时间会增加含有电熔丝的集成电路(IC)的制造成本。除此之外，如果发现一错误的电熔丝，自动测试装置无法进行任何修补。因此即使主要电路是可完美的执行，集成电路芯片仍需因有缺陷的电熔丝而被丢弃。缺乏可修补性会影响产量以及增加集成电路芯片的总制造成本。
因此，需要一种能在程序化后轻易测试及修补的电熔丝电路。
发明内容
鉴于上述，本发明提供一种用于测试及修补具有多个熔丝单元并能以串接输入及输出数据的熔丝装置的电路。依据本发明的一方面，该电路包含一第一多工器，用以选择在熔丝装置储存真实数据或反相数据；一第二多工器，用以选择自熔丝装置读出真实或反相数据；一储存单元，用以储存多个熔丝单元中错误单元的信息；以及依据欲被储存于熔丝装置的数据与所储存的错误单元信息的比较，来决定被程序化的一提示位；其中当提示位处于一第一状态时，第一及第二多工器选择真实数据，当提示位处于第二状态时，第一及第二多工器选择反相数据。
依据本发明的另一方面，多个熔丝单元及提示位两者为可被电程序化的熔丝。
依据本发明的又一方面，错误单元的位置及逻辑状态信息将被储存并于稍后与欲被储存于熔丝装置的数据做比较。
本发明的结构与操作方法，连同其额外目的与优点，可从以下具体实施例的说明及所附示意图来研读以获得最佳理解。
附图说明
图1显示已知电熔丝巨集的方块图。
图2显示依据本发明实施例的具有自我测试及修补功能的电熔丝电路的示意图。
图3显示依据本发明实施例并采用图2电熔丝电路的自我测试及修补方法的流程图。
图4A及图4B使用两个例子来阐释图3的流程图。
本发明以示例性说明而非用以限制，所附图示中相同的标号代表相似的元件。
具体实施方式
下文将提供一种用来建构电熔丝装置的系统与方法的详细说明，其能对错误位进行自我测试及修补。
图1显示一已知电熔丝巨集100的方块图。已知的电熔丝巨集100包括多个电熔丝112[0:n]，一位置解调器120，一感应放大器模组130，多个移位缓存器(shift register)144[0:n]，以及一控制单元150。位置解调器120用以自多个电熔丝112[0:n]择一作为程序化或读出之用。在被程序化前，电熔丝112[0:n]为低阻抗。被程序化后，熔丝的阻抗升高至可被感应放大器模组130明显的侦测出。感应放大器模组130利用一已知的电阻器(未显示)与熔丝阻抗做比较来达到侦测熔丝的阻抗，当熔丝并未被程序化时产生一逻辑0，当熔丝被程序化时产生一逻辑1，反之亦然，端看感应放大器模组130的输入端是被如何安排。电熔丝112[0:n]所被侦测出的逻辑状态将会被分别地存入多个移位缓存器144[0:n]。多个移位缓存器144[0:n]是串联地被连接，且一时脉信号CLK能驱使数据向右移位，亦即储存于移位缓存器144[0]的数据会被移位至移位缓存器144[1]。且同时间内储存于移位缓存器144[1]的数据会被移位至移位缓存器144[2]，如此等等。因此所有移位缓存器144[0:n]内的内容都可在最右端的移位缓存器144[n]的输出端，也同时是一终端DOUT被一位一位的读出。另一个终端DIN则连接至最左端的移位缓存器144[0]的输入端。被写入电熔丝112[0:n]的数据可通过终端DIN自左至右的转移至多个移位缓存器144[0:n]中。控制模组150则接受控制信号并控制多个电熔丝112[0:n]的程序化以及读出的动作。
图2显示依据本发明实施例的具有自我测试及修补功能的电熔丝电路200的示意图。电熔丝电路200包含如图1的已知电熔丝巨集100，以及一内建自我测试模组(BIST)205。BIST 205通过一控制器210、多工器223及233、以及反相器225及235来在电熔丝巨集100上执行自我测试及修补的功能。在程序化电熔丝电路200前，当包含电熔丝电路200的芯片电源一启动，控制器210即起始一测试，并将测试结果储存至错误位置单元(ELOC)212。测试结果包括一错误位的位置以及该位是被锁住于“0”或是“1”。“锁住”(stuck)指的是该位不能再通过程序化而被更改。前述的电路结构，欲被储存于或「烧录」进电熔丝巨集100的数据并不是直接的送入终端DIN，而是通过反相器225及多工器223送入终端DIN，亦即预期数据的一位在被存入电熔丝巨集100前可被反相或不反相。如果终端DIN接受反相数据，读出的数据在输出端FDATA出现前也将会通过反相器235。另一方面，如果终端DIN接受直接(非反相)数据，读出的数据则直接传至输出端FDATA而不加以反相。由控制器210所产生的信号MSEL1及MSEL2分别决定原始预期数据RDATA及读出数据FDATA是否该通过反相器225及235。控制器210依据电熔丝巨集100内是否有错误位被侦测出而产生信号MSEL1及MSEL2。详细的运作将在以下做进一步的说明。
图3显示依据本发明实施例并采用图2电熔丝电路200的自我测试及修补方法的流程图。参考图2及图3，自我测试及修补方法自步骤310开始，电熔丝巨集100内的内容在被程序化前会先被读出。这样读出的动作通常被设计成在芯片电源开启时被执行。
步骤320在侦测电熔丝巨集100内是否有任何的错误位。就一已知的多晶硅电熔丝，未被程序化前应具有低阻抗。假如读出数据显示一高阻抗，则相应于该位的电熔丝为一错误位。假如未被程序化的熔丝呈现为逻辑“0”，则错误位是被锁住于“1”。换言之，假如未被程序化的熔丝呈现为逻辑“1”，则错误位是被锁住于“0”。在步骤330，BIST205在错误位置单元212储存错误位位置信息。在步骤340，欲存入电熔丝巨集100内的原始数据对照所储存错误单元信息而进行检查。这检查也包括在错误位位置上比对原始数据与预先确定锁住于“0”或锁住于“1”的信息。在随后的程序化步骤350，原始数据在被程序化进入电熔丝巨集100前，会依据步骤350的检查结果而有可能被反相器225反相。被反相或未反相的信息然后会被存入电熔丝巨集一附加的位内。在步骤360，读出电熔丝巨集100内的内容前，须先进行检查附加位的内容。如果附加位显示原始数据在被程序化进入电熔丝巨集100前有被反相，电熔丝巨集100在终端DOUT的输出在被终端FDATA读出前，必须经过反相器235反相。如果附加位显示原始数据是直接被程序化进入电熔丝巨集100，电熔丝巨集100在终端DOUT的输出将会直接传递至终端FDATA，而不需经过反相。
换言之，如果步骤320中没有侦测到错误位，在步骤370中原始数据将会被直接程序化进入电熔丝巨集100而不加以反相，而且附加位会被程序化成显示存入电熔丝巨集100的数据并没有被反相。后续在步骤380中读出电熔丝巨集100会先检查附加位然后再直接读出。
图4A及图4B使用两个例子来阐释图3步骤310至380。在这两个例子中的电熔丝巨集都是从b0到b3的4位长。参考图4A，假设一测试数据412是“0100”，也就是测试数据412的b2位是锁住于“1”。假设一预期数据415刚好在b2位是锁住于“1”，则储存数据418与预期数据415相同，连同一被程序化成“0”的附加位420。在读出储存数据418前，附加位420会先被检查。假如附加位420储存的是“0”，则自储存数据读出的数据不会被反相，亦即预期数据415、储存数据及读出数据(未显示)都将会相同。
参考图4B，假设一测试数据432全是“0100”，也就是测试数据432的b2位是锁住于“1”。假设一预期数据435刚好在b2位是锁住于“0”，则储存数据438将会是“0110”，即预期数据435被反相，连同一被设成“1”的附加位。注意在反相后储存数据438的b2位是“1”以匹配电熔丝巨集b2位是锁住于“1”。在读出电熔丝巨集前，附加位440会先被检查。在此例中，因为附加位440储存的是“1”，则读出数据都会自储存数据438反相得来，亦即读出数据是“1001”以匹配预期数据435。因为有这样的反相机制，在图3、4A及4B所显示电熔丝巨集100内的错误位得以被修补。这样的修补机制需要额外提供一附加位420或440以显示读出数据是否需要被反相。附加位420或440可为电熔丝巨集100内的其中一个位，或是另一不同的非挥发性储存装置。
虽然本发明使用多晶硅电熔丝来揭露此修补机制，其中一错误位可能被锁住于“1”，但是本领域技术人员能察知此修补机制亦能应用至其它种类的电熔丝上，比如说一种错误位可能被锁住于“0”的电熔丝。
以上说明提供许多不同实施例或用来实施本发明不同特征的实施例。说明元件与制程的具体实施例有助于阐明本发明。这些当然仅仅是实施例，并非意欲限制本发明。
虽然本发明在此为以一或更多具体实例来显示且说明，但仍然不意欲为所显示的细节所限制，因为种种变更与结构改变可在不背离本发明精神下产生且仍在权利要求的均等范围内。所以，以符合本发明范围的方法来广泛地设定专利范围是适当的，诚如附加权利要求书所述。

Claims (14)

1. 一种用于测试及修补具有多个熔丝单元并能以串接输入及输出数据的熔丝装置的电路，所述电路包含：
一第一多工器，用以选择在所述熔丝装置储存一真实数据或反相数据；
一第二多工器，用以选择自所述熔丝装置读出所述真实数据或反相数据；
一储存单元，用以储存所述多个熔丝单元中一或多个错误单元的信息；
一提示位，依据欲被储存于所述熔丝装置的数据与所储存的错误单元信息的比较，以决定被程序化成第一状态或第二状态；
其中当所述提示位处于所述第一状态时，所述第一多工器及第二多工器选择所述真实数据，当所述提示位处于所述第二状态时，所述第一多工器及第二多工器选择所述反相数据。
2. 根据权利要求1所述的电路，其中所述多个熔丝单元包含可被电程序化的熔丝。
3. 根据权利要求1所述的电路，其中所述提示位为一可被电程序化的熔丝。
4. 根据权利要求1所述的电路，其中所述错误单元信息包含所述多个熔丝单元中错误单元的位置及逻辑状态信息。
5. 如权利要求4所述的电路，其中所述逻辑状态信息为一熔丝单元锁住于“1”。
6. 根据权利要求1所述的电路，还包含第一反相器及第二反相器，分别用以反相所述第一多工器及第二多工器的输入信号。
7. 根据权利要求1所述的电路，其中所述欲被储存于所述多个熔丝单元的数据通过所述第一多工器串接输入至所述熔丝装置；以及
储存于所述多个熔丝单元的数据通过所述第二多工器自所述熔丝装置串接输出。
8. 一种用于测试及修补具有多个熔丝单元并能以串接输入及输出数据的熔丝装置的电路，所述电路包含：
一第一多工器，用以选择在所述熔丝装置储存一真实数据或反相数据；
一第一反相器，耦合至所述第一多工器的一输入端，以提供所述反相数据至所述第一多工器；
一第二多工器，用以选择自所述熔丝装置读出所述真实数据或反相数据；
一第二反相器，耦合至所述第二多工器的一输入端以及所述熔丝装置的一输出端之间，以提供所述反相数据至所述第二多工器；
一储存单元，用以储存所述多个熔丝单元中一或多个错误单元的信息；
一提示位，依据欲被储存于所述熔丝装置的数据与所储存的错误单元信息的比较，以决定被程序化成第一状态或第二状态；
其中当所述提示位处于所述第一状态时，所述第一多工器及第二多工器选择所述真实数据，当所述提示位处于所述第二状态时，所述第一多工器及第二多工器选择所述反相数据。
9. 根据权利要求8所述的电路，其中所述多个熔丝单元包含可被电程序化的熔丝。
10. 根据权利要求8所述的电路，其中所述提示位为一可被电程序化的熔丝。
11. 根据权利要求8所述的电路，其中所述错误单元信息包含所述多个熔丝单元中错误单元的位置及逻辑状态信息。
12. 根据权利要求11所述的电路，其中所述逻辑状态信息为一熔丝单元锁住于“1”。
13. 根据权利要求8所述的电路，其中欲被储存于所述多个熔丝单元的数据通过所述第一多工器串接输入至所述熔丝装置；以及
储存于所述多个熔丝单元的数据通过所述第二多工器自所述熔丝装置串接输出。
14. 一种用于测试及修补具有多个熔丝单元并能以串接输入及输出数据的熔丝装置的方法，所述方法包含：
自所述多个熔丝单元中侦测出任何的错误单元；
假设有侦测出所述错误单元，储存所述错误单元的信息；
比较欲被储存于所述多个熔丝单元的一组数据与错误单元信息；
依据比较的结果，以决定程序化一提示位成第一逻辑状态或第二逻辑状态；以及
当所述提示位被程序化成所述第一逻辑状态时，输入所述熔丝装置的数据及自所述熔丝装置输出的数据都被反相，当所述提示位被程序化成所述第二逻辑状态时，不反相输入所述熔丝装置的数据及自所述熔丝装置输出的数据。
CN2008101330450A 2007-11-14 2008-07-08 电熔丝的自我测试及修补 Active CN101436435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/939,982 2007-11-14
US11/939,982 US7545666B2 (en) 2007-11-14 2007-11-14 Electrical fuse self test and repair

Publications (2)

Publication Number Publication Date
CN101436435A CN101436435A (zh) 2009-05-20
CN101436435B true CN101436435B (zh) 2010-12-15

Family

ID=40623555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101330450A Active CN101436435B (zh) 2007-11-14 2008-07-08 电熔丝的自我测试及修补

Country Status (2)

Country Link
US (1) US7545666B2 (zh)
CN (1) CN101436435B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930386B (zh) * 2009-08-07 2012-12-12 威盛电子股份有限公司 微处理器及其所适用的初始化方法
US8218380B2 (en) * 2009-10-30 2012-07-10 Apple Inc. Degradation equalization for a memory
KR20120115861A (ko) 2011-04-11 2012-10-19 에스케이하이닉스 주식회사 반도체메모리장치
US8719648B2 (en) * 2011-07-27 2014-05-06 International Business Machines Corporation Interleaving of memory repair data compression and fuse programming operations in single fusebay architecture
US9384851B2 (en) * 2014-02-06 2016-07-05 SK Hynix Inc. Semiconductor devices and semiconductor systems including the same
US11403169B2 (en) * 2020-12-09 2022-08-02 Micron Technology, Inc. Data recovery system for memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151238A (en) * 1999-02-23 2000-11-21 Microchip Technology, Inc. Calibrating functions of an integrated circuit and storing calibration parameters thereof in a programmable fuse array
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
CN1453792A (zh) * 2002-04-28 2003-11-05 华邦电子股份有限公司 半导体存储器的改进结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754113B2 (en) * 2002-09-24 2004-06-22 Infineon Technologies Ag Topography correction for testing of redundant array elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151238A (en) * 1999-02-23 2000-11-21 Microchip Technology, Inc. Calibrating functions of an integrated circuit and storing calibration parameters thereof in a programmable fuse array
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
CN1453792A (zh) * 2002-04-28 2003-11-05 华邦电子股份有限公司 半导体存储器的改进结构

Also Published As

Publication number Publication date
CN101436435A (zh) 2009-05-20
US7545666B2 (en) 2009-06-09
US20090122589A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
CN101436435B (zh) 电熔丝的自我测试及修补
KR100432791B1 (ko) 메모리 시험방법 및 메모리 시험장치
US7577885B2 (en) Semiconductor integrated circuit, design support software system and automatic test pattern generation system
US6365421B2 (en) Method and apparatus for storage of test results within an integrated circuit
US6922649B2 (en) Multiple on-chip test runs and repairs for memories
US8659961B2 (en) Memory repair systems and methods for a memory having redundant memory
US8020055B2 (en) Method and apparatus for testing the connectivity of a flash memory chip
US7454671B2 (en) Memory device testing system and method having real time redundancy repair analysis
WO2008131347A1 (en) Jtag controlled self-repair after packaging
WO1994024674A1 (en) Semiconductor memory tester
CN105760268A (zh) 一种片上随机存取存储器内建自测试方法和装置
CN103137212A (zh) Sdram测试方法
CN101236790A (zh) 集成有只读存储器的芯片及内建自测试系统及方法
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
US20110007542A1 (en) Testing one time programming devices
KR100398840B1 (ko) 반도체 회로에서의 테스트 방법 및 장치
US20070165469A1 (en) Test parallelism increase by tester controllable switching of chip select groups
US20080215939A1 (en) Semiconductor memory device with fail-bit storage unit and method for parallel bit testing
CN101853198B (zh) 地址总线的检测方法、设备和系统
EP1727155A1 (en) Semiconductor device
CN104979015B (zh) 集成电路以及利用其测试半导体器件的方法
CN112447261A (zh) 用以检测外部端子处的测试探测接触的方法和设备
CN105261393B (zh) 一种基于阻变存储单元rram的存储电路
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
WO2009058148A1 (en) Mram testing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant