CN101436083A - 一种高速恒流输出驱动电路 - Google Patents

Abstract

一种高速恒流输出驱动电路，属于集成电路设计技术领域，主要解决现有电流驱动电路成本较高和响应速度不够快的问题。本发明由偏置电路、充电电路、控制与电流输出电路和保持电路组成。本发明在开关信号PWM变化时能做到快速响应，电流过冲小，波形稳定；主要基于CMOS工艺，易实现、成本低；主要采用逻辑门、比较器、运算放大器、电阻和MOS管等基本电路元件，具有设计简单，可靠性好的特点。本发明可适用于开关电源、手机充电器以及LED驱动芯片的恒流输出驱动。

Description

一种高速恒流输出驱动电路

技术领域

本发明属于集成电路设计技术领域，涉及开关电源、手机充电器以及LED驱动芯片的恒流输出驱动电路。

背景技术

由于人们对电子设备的性能要求不断提高，对芯片电路的设计也有了更高的要求。在芯片设计中，恒流输出驱动电路是一种广泛使用的常用电路，在开关电源、手机充电器以及现在广泛应用的LED大屏显示驱动芯片等电路中都会用到恒流输出驱动电路。

现有的大多数芯片的恒流输出电路一般都比较简单，如图1、图2所示，只是通过简单的开关结构来实现对电流开启和关断的调节。图1结构中，运算放大器op2用来使NMOS管MN1的漏端电压钳位到Vref；运算放大器op3和运算放大器op1分别将NMOS管MN1和NMOS管MN2的栅电压和漏电压钳位相等，由PWM信号控制功率开关管MN3的开启和关断来使输出导通或关断，当功率开关管MN3开启时，功率开关管MN3和功率开关管MN2将流过和Iref成比例的电流，而此电流值由(MN2宽长比)/(MN1宽长比)决定。在此电路中，采用了两个流过大电流的功率开关管MN3和MN2，需要很大的面积，导致成本增加(在一般电路中，功率管带来的成本消耗可以占到整个芯片成本的30％或者更多)。图2的结构中，采用电阻采样基准电流的结构，可以比图1结构更省面积，但仍然存在缺点。当开关信号PWM由低变为高时，运放op需要对功率MOS管MN1的栅电容进行充电，由于功率MOS管MN1的栅电容很大，因此需要较长的时间运放op才能将两个输入端钳位相等使输出稳定(如图4所示)，大大降低了电路的响应速度，如用于LED大屏幕显示，在较高频率的应用下，这种慢速驱动电路将引起图像的失真和色彩的偏移，影响LED显示屏的效果。因此，具有较快频率响应的电流输出级电路得到人们越来越多的关注。

发明内容

本发明克服现有电流驱动电路成本较高和响应速度不够快的缺点，提出了一种高速电流输出驱动电路。当开关频率较高时，此电路能做出较快的响应，达到改善输出的目的；同时该电路具有成本低、结构简单和可靠性好等优点。

本发明详细技术方案如下：

一种高速恒流输出驱动电路，如图3所示，由偏置电路、充电电路、控制及电流输出电路和保持电路组成。

偏置电路由运算放大器op1、偏置电阻R1、参考电阻R2和NMOS管MN4组成。运算放大器op1的同相输入端接参考电流信号Iref并通过R1接地，反相输入端通过R2接地，输出端接NMOS管MN4的栅极；NMOS管MN4的漏极接电源VDD，源极通过电阻R2接地。

充电电路由运算放大器op2、PMOS管MP1、PMOS管MP2、电阻R3和传输门tg组成。运算放大器op2的反相输入端接偏置电路中NMOS管MN4的栅极，输出端接PMOS管MP1的栅极，PMOS管MP1的源接电源VDD，运算放大器op2的同相输入端以及PMOS管MP1的漏极通过电阻R3接地；PMOS管MP2的源极接电源VDD，PMOS管MP2的栅极和PMOS管MP1的栅相连，PMOS管MP2的漏极接传输门tg的输入端。

控制及电流输出电路由运算放大器op3、两路选择器mux1、两路选择器mux2、反相器1、反相器2、反相器3、比较器comp、与门、NMOS管MN2、功率开关管MN1和电阻R5组成。运算放大器op3的同相输入端与偏置电路中运算放大器op1的同相输入端相连，运算放大器op3的反相输入端接两路选择器mux2的输入端，运算放大器op3的输出端接两路选择器mux1的输入端；比较器comp的正输入端接偏置电路中运算放大器op1的输出端，其负输入端同时接两路选择器mux1的输出端2、NMOS管MN2的漏极、功率开关管MN1的栅极和充电电路中传输门tg的输出端；比较器comp的输出端同时接与门的一个输入端和反相器1的输入端，反相器1的输出端接两路选择器mux1和两路选择器mux2的控制端；PWM控制信号同时接与门的另一个输入端和反相器2的输入端，反相器2的输出端接NMOS管MN2的栅极；与门的输出端同时接反相器3的输入端和充电电路中传输门tg的同相控制端，反相器3的输出端接充电电路中传输门tg的反相控制端；NMOS管MN2的源极接地，功率开关管MN1的源极接两路选择器mux2的输出端2的同时通过电阻R5接地，功率开关管MN1的漏极接外部负载。

保持电路由NMOS管MN3以及电阻R4构成。NMOS管MN3的漏极接电源VDD，栅极接控制及电流输出电路中两路选择器mux1的输出端1，源极接控制及电流输出电路中两路选择器mux2的输出端1的同时通过电阻R4接地。

本发明工作原理如下：

偏置电路中R1流过参考电流I_ref，R1上压降为V_ref。当恒流输出时，由于op3的钳位作用，使R5上的电压也为V_rcf，因此输出电流为改变I_ref的值，即可改变恒流输出的大小。偏置电路中R2和输出电路中的R5关系为

这样就得到MN4的参考栅电压为Vg，此电压通过op2的钳位作用，使流过R3和MP1的电流为

当PWM信号为低时，此时比较器输出为高，mux1和mux2输出端1的信号线有效，保持回路被选通，MN1的栅通过导通的MN2接地，栅电压V_g2为0，因此输出电流为0。当PWM为高时，MN2关断，由于此时V_g2低于Vg，比较器继续输出高电平，使流经MP2的电流对功率NMOS管MN1的栅充电，由于MP2镜像MP1的电流，因此充电流为

(M为MP2和MP1的宽长比的比值)，直到栅电压达到并超过Vg时，此时比较器输出为低，将充电的传输门tg关断，充电结束；同时通过比较器和反相器的控制，mux1和mux2上端的信号线有效，电流输出回路被选通，由运放OP3进行来精确控制输出电流。

由电容公式有：

Q＝CV＝IT                       (1)

因此充电时间：

$T=\frac{\mathrm{CV}}{I}=\frac{{\mathrm{CV}}_g}{\frac{V_g}{R4}}=\frac{R4C}{M}---\left(2\right)$

上两式中，I为充电电流，T为充电时间，V为充电目标电压其值等于Vg，C为MN1管的栅电容。

可见充电时间固定，不随输出电流

变化。保持电路的存在使得无论PWM为高还是为低，电流输出电路中的运放op3一直工作于稳态，不需要对变化的PWM开关信号做出响应，同时PWM信号为高时充电回路的充电过程有效减少了输出NMOS管栅电压达到V_g的时间。这两个因素有效减少了电流输出对PWM信号的响应时间，因此使得电路可以工作于较高频率下。

图4是本发明提供的高速恒流输出驱动电路和图2所示电路的仿真波形对比图。从图4可以看出，本发明提供的高速恒流输出驱动电路比现有技术具有更高的开关相应速度，可以满足较高开关频率的需求。进一步的仿真表明，本发明提供的高速恒流输出驱动电路在5V电压下可以稳定工作，输出电流达到100mA，电流开启时间小于20ns，关断时间小于2ns。

综上所述本发明具有如下特点：

1、本发明仅采用一个功率开关管，使得结构简单、成本较低，且具有通用性，可适用于开关电源、手机充电器以及LED驱动芯片的恒流输出驱动。

2、本发明在PWM信号为高时，采用工作电流较大的充电电路对开关管进行预充电，减少了栅电压达到稳定的时间，因此使电流变化更迅速，可以满足高速恒流驱动的需求。

3、本发明通过引入保持回路，使运算放大器一直工作于稳定状态，不会对控制与输出电路产生影响，并且使运算放大器需要达到的摆率减小，可以简化运算放大器的设计。

附图说明

图1是常用驱动电路原理图1。

图2是常用驱动电路原理图2。

图3是本发明提供的高速恒流输出驱动电路原理图。

图4是本发明提供的高速恒流输出驱动电路和图2所示电路的仿真波形对比图。

具体实施方式

一种高速恒流输出驱动电路，如图3所示，由偏置电路、充电电路、控制及电流输出电路和保持电路组成。

偏置电路由运算放大器op1、偏置电阻R1、参考电阻R2和NMOS管MN4组成。运算放大器op1的同相输入端接参考电流信号Iref并通过R1接地，反相输入端通过R2接地，输出端接NMOS管MN4的栅极；NMOS管MN4的漏极接电源VDD，源极通过电阻R2接地。

充电电路由运算放大器op2、PMOS管MP1、PMOS管MP2、电阻R3和传输门tg组成。运算放大器op2的反相输入端接偏置电路中NMOS管MN4的栅极，输出端接PMOS管MP1的栅极，PMOS管MP1的源接电源VDD，运算放大器op2的同相输入端以及PMOS管MP1的漏极通过电阻R3接地；PMOS管MP2的源极接电源VDD，PMOS管MP2的栅极和PMOS管MP1的栅相连，PMOS管MP2的漏极接传输门tg的输入端。

控制及电流输出电路由运算放大器op3、两路选择器mux1、两路选择器mux2、反相器1、反相器2、反相器3、比较器comp、与门、NMOS管MN2、功率开关管MN1和电阻R5组成。运算放大器op3的同相输入端与偏置电路中运算放大器op1的同相输入端相连，运算放大器op3的反相输入端接两路选择器mux2的输入端，运算放大器op3的输出端接两路选择器mux1的输入端；比较器comp的正输入端接偏置电路中运算放大器op1的输出端，其负输入端同时接两路选择器mux1的输出端2、NMOS管MN2的漏极、功率开关管MN1的栅极和充电电路中传输门tg的输出端；比较器comp的输出端同时接与门的一个输入端和反相器1的输入端，反相器1的输出端接两路选择器mux1和两路选择器mux2的控制端；PWM控制信号同时接与门的另一个输入端和反相器2的输入端，反相器2的输出端接NMOS管MN2的栅极；与门的输出端同时接反相器3的输入端和充电电路中传输门tg的同相控制端，反相器3的输出端接充电电路中传输门tg的反相控制端；NMOS管MN2的源极接地，功率开关管MN1的源极接两路选择器mux2的输出端2的同时通过电阻R5接地，功率开关管MN1的漏极接外部负载。

保持电路由NMOS管MN3以及电阻R4构成。NMOS管MN3的漏极接电源VDD，栅极接控制及电流输出电路中两路选择器mux1的输出端1，源极接控制及电流输出电路中两路选择器mux2的输出端1的同时通过电阻R4接地。

Claims (1)

1、一种高速恒流输出驱动电路，由偏置电路、充电电路、控制及电流输出电路和保持电路组成；

偏置电路由运算放大器op1、偏置电阻R1、参考电阻R2和NMOS管MN4组成；运算放大器op1的同相输入端接参考电流信号Iref并通过R1接地，反相输入端通过R2接地，输出端接NMOS管MN4的栅极；NMOS管MN4的漏极接电源VDD，源极通过电阻R2接地。

充电电路由运算放大器op2、PMOS管MP1、PMOS管MP2、电阻R3和传输门tg组成；运算放大器op2的反相输入端接偏置电路中NMOS管MN4的栅极，输出端接PMOS管MP1的栅极，PMOS管MP1的源接电源VDD，运算放大器op2的同相输入端以及PMOS管MP1的漏极通过电阻R3接地；PMOS管MP2的源极接电源VDD，PMOS管MP2的栅极和PMOS管MP1的栅相连，PMOS管MP2的漏极接传输门tg的输入端；

控制及电流输出电路由运算放大器op3、两路选择器mux1、两路选择器mux2、反相器1、反相器2、反相器3、比较器comp、与门、NMOS管MN2、功率开关管MN1和电阻R5组成；运算放大器op3的同相输入端与偏置电路中运算放大器op1的同相输入端相连，运算放大器op3的反相输入端接两路选择器mux2的输入端，运算放大器op3的输出端接两路选择器mux1的输入端；比较器comp的正输入端接偏置电路中运算放大器op1的输出端，其负输入端同时接两路选择器mux1的输出端2、NMOS管MN2的漏极、功率开关管MN1的栅极和充电电路中传输门tg的输出端；比较器comp的输出端同时接与门的一个输入端和反相器1的输入端，反相器1的输出端接两路选择器mux1和两路选择器mux2的控制端；PWM控制信号同时接与门的另一个输入端和反相器2的输入端，反相器2的输出端接NMOS管MN2的栅极；与门的输出端同时接反相器3的输入端和充电电路中传输门tg的同相控制端，反相器3的输出端接充电电路中传输门tg的反相控制端；NMOS管MN2的源极接地，功率开关管MN1的源极接两路选择器mux2的输出端2的同时通过电阻R5接地，功率开关管MN1的漏极接外部负载；

保持电路由NMOS管MN3以及电阻R4构成；NMOS管MN3的漏极接电源VDD，栅极接控制及电流输出电路中两路选择器mux1的输出端1，源极接控制及电流输出电路中两路选择器mux2的输出端1的同时通过电阻R4接地。

Images