CN101431329B - 或门逻辑电路及其形成方法 - Google Patents
或门逻辑电路及其形成方法 Download PDFInfo
- Publication number
- CN101431329B CN101431329B CN200810227462.1A CN200810227462A CN101431329B CN 101431329 B CN101431329 B CN 101431329B CN 200810227462 A CN200810227462 A CN 200810227462A CN 101431329 B CN101431329 B CN 101431329B
- Authority
- CN
- China
- Prior art keywords
- field effect
- enhancement type
- effect transistor
- zinc oxide
- type back
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明涉及或门逻辑电路及其形成方法。该或门逻辑电路，包括第一输入端，接收第一输入电压信号；第二输入端，接收第二输入电压信号；第一增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第一输入端；第二增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第二输入端；第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；这两个增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。本发明实现基于氧化锌纳米线场效应晶体管的直接耦合场效应逻辑的或门逻辑电路。
Description
技术领域
本发明涉及化合物半导体材料和器件领域，尤其是涉及一种基于背栅氧化锌纳米线场效应晶体管的直接耦合场效应逻辑(Direct-coupled FET Logic，简称DCFL)的或门逻辑电路及其形成方法。
背景技术
ZnO是一种II-VI族直接带隙的新型多功能化合物半导体材料，被称为第三代宽禁带半导体材料。ZnO晶体为纤锌矿结构，禁带宽度约为3.37eV，激子束缚能约为60meV。ZnO具备半导体、光电、压电、热电、气敏和透明导电等特性，在传感、声、光、电等诸多领域有着广阔的潜在应用价值。
近年来，对ZnO材料和器件的研究受到广泛关注。研究范围涵盖了ZnO体单晶、薄膜、量子线、量子点等材料的生长和特性以及ZnO传感器、透明电极、压敏电阻、太阳能电池窗口、表面声波器件、探测器及发光二极管(Light-emitting Diodes，缩写LED)等器件的制备和研究方面。目前，已形成多种方法用于ZnO材料的生长，并且研制出若干种类的ZnO器件及传感器，但是P型ZnO材料的生长，ZnO纳米器件的制备及应用等问题依然需要深入和系统的研究。
ZnO是目前拥有纳米结构和特性最为丰富的材料，已实现的纳米结构包括纳米线、纳米带、纳米环、纳米梳、纳米管等等。其中，一维纳米线由于材料的细微化，比表面积增加，具有常规体材料所不具备的表面效应、小尺寸效应、量子效应和宏观量子隧道效应，晶体质量更好，载流子的运输性能更为优越。一维纳米线不仅可以实现基本的纳米尺度元器件(如激光器、传感器、场效应晶体管、发光二极管、逻辑线路、自旋电子器件以及量子计算机等)，而且还能用来连接各种纳米器件，可望在单一纳米线上实现具有复杂功能的电子、光子及自旋信息处理器件。
ZnO纳米线场效应晶体管(Nanowire Field-Effect Transistor，缩写NWFET)已成为国际研究的热点之一。ZnO一维纳米线作为沟道，与栅氧和栅金属可以形成金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，缩写MOSFET)。由于ZnO纳米线的电学性能随周围气氛中组成气体的改变而变化，比如未掺杂的ZnO对还原性、氧化性气体具有优越的敏感性，因此能够对相应气体进行检测和定量测试。这使得ZnO一维纳米线场效应晶体管可以用于气体、湿度和化学传感器、光电和紫外探测器、存储器(Memory)等应用领域。尤其是能够对有毒气体(如CO、NH3等)进行探测，通过场效应晶体管的跨导变化，即可检测出气体的组成及浓度。与常规SnO2气体传感器相比，基于ZnO纳米线场效应晶体管的气体传感器具有尺寸小，成本低，可重复利用等优点。
综上所述，ZnO纳米线场效应晶体管的研制在纳米电子学和新型纳米传感器方面具有重要的研究和应用价值，将会对国民经济的发展起到重要的推动作用。
基于纳米材料和器件的逻辑单元电路有利于开拓纳米器件和电路及其应用的研究。但是由于本征ZnO为N型半导体，且制作的ZnO NW FET多为耗尽型器件，制约了利用ZnO纳米线材料实现基于增强/耗尽型FET的逻辑电路应用。
发明内容
为了克服ZnO纳米线材料在实现基于增强/耗尽型FET的逻辑电路应用方面的局限性，本发明提供了一种基于背栅ZnO纳米线场效应晶体管的直接耦合场效应逻辑的或门逻辑电路及其形成方法。
一种或门逻辑电路，其中包括：第一输入端，用于接收第一输入电压信号；第二输入端，用于接收第二输入电压信号；第一增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第一输入端；第二增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第二输入端；第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；第一增强型背栅氧化锌纳米线场效应晶体管的源电极与第二增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。
一种或门逻辑电路形成方法，该或门逻辑电路包括第一增强型背栅氧化锌纳米线场效应晶体管及第二增强型背栅氧化锌纳米线场效应晶体管；其中该形成方法包括：所述第一增强型背栅氧化锌纳米线场效应晶体管的栅电极作为该或门逻辑电路的第一输入端，用于接收第一输入电压信号；所述第二增强型背栅氧化锌纳米线场效应晶体管的栅电极作为该或门逻辑电路的第二输入端，用于接收第二输入电压信号；所述第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与所述第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；所述第一增强型背栅氧化锌纳米线场效应晶体管的源电极与所述第二增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。
本发明提供的或门逻辑电路及其形成方法，将两个增强型背栅ZnO NWFET基于DCFL进行有效连接，克服了ZnO纳米线材料在实现基于增强/耗尽型FET的逻辑电路应用方面的局限性，实现了基于ZnO NW FET的DCFL或门逻辑单元的目的。
附图说明
图1为本发明一种或门逻辑电路的结构示意图；
图2为本发明一种或门逻辑电路中增强型背栅ZnO NW FET结构示意图；
图3为本发明一种或门逻辑电路形成方法的一流程示意图；
图4为本发明一种或门逻辑电路形成方法的另一流程示意图；
图5为图4中步骤101制作增强型背栅ZnO NW FET的流程图；
图6图5中退火处理后的ZnO NW FET器件的转移特性曲线。
具体实施方式
图1为本发明一种或门逻辑电路的结构示意图。该或门逻辑电路，包括第一输入端，用于接收第一输入电压信号Vin1；第二输入端，用于接收第二输入电压信号Vin2；第一增强型背栅氧化锌纳米线场效应晶体管(以下表示为：增强型背栅ZnO NW FET_1)，其栅电极G1耦接至所述第一输入端；第二增强型背栅氧化锌纳米线场效应晶体管(以下表示为：增强型背栅ZnO NWFET_2)，其栅电极G2耦接至所述第二输入端；增强型背栅ZnO NW FET_1的漏电极D1与增强型背栅ZnO NW FET_2的漏电极D2耦接至电压源(图1中电压源为直流电源VDD)；增强型背栅ZnO NW FET_1的源电极S1与增强型背栅ZnO NW FET_2的源电极S2耦接于一点A，该点A通过一电阻R耦接至接地点，同时以该点A作为输出端，用于输出电压信号Vout。
其中，增强型背栅ZnO NW FET_1的栅电极G1和增强型背栅ZnO NWFET_2的栅电极G2分别作为或门逻辑单元的第一输入端和第二输入，A点作为或门逻辑单元的输出端，用于输出电压信号Vout，直流电源VDD为大于所述增强型背栅ZnO NW FET_1的阈值电压的正电压，以及为大于所述增强型背栅ZnO NW FET_2的阈值电压的正电压，即为大于任一增强型背栅ZnO NWFET阈值电压的正电压。
当第一输入电压信号Vin1和第二输入电压信号Vin2值均为低电位，即小于增强型背栅ZnO NW FET的阈值电压(为一正电压)，即第一输入电压信号Vin1小于增强型背栅ZnO NW FET_1的阈值电压(增强型背栅ZnO NW FET_1的阈值电压为一正电压)并且第二输入电压信号Vin2小于增强型背栅ZnO NWFET_2的阈值电压(增强型背栅ZnO NW FET_2的阈值电压为一正电压)时，增强型背栅ZnO NW FET_1和增强型背栅ZnO NW FET_2都处于截止状态，此时输出端A点处于低电位。当第一输入电压信号Vin1和第一输入电压信号Vin2至少有一个为高电位，即其中的一个输入电压信号大于其对应的增强型背栅ZnO NW FET的阈值电压时，其相应的增强型背栅ZnO NW FET就处于开启状态，此时输出端A点处于高电位。可以看出，第一输入电压信号Vin1或第二输入电压信号Vin2处于高电位时，则输出端输出的电压信号Vout就处于高电位，从而形成DCFL或门逻辑单元电路。其中增强型背栅ZnO NW FET，如图2所示包括：：
栅氧介质SiO2，利用PECVD(等离子体增强化学气相沉积)生长于P+-Si衬底的正面；
背栅电极，通过蒸发金属形成于P+-Si衬底的背面；
规则的周期性排列的十字型定位标记，通过依次光刻定位标记图形、蒸发金属、剥离金属，形成于P+-Si衬底的正面；
氧化锌纳米线，放置于P+-Si衬底的正面；
源漏电极，通过依次光刻源漏电极图形、蒸发金属、剥离金属形成于所述P+-Si衬底的正面；
在上述工艺基础上，再进行退火处理，在600℃环境下，退火处理2min，使得原本小于零伏的阈值电压，正向漂移，形成大于零伏的阈值电压。
图3为本发明一种或门逻辑电路形成方法的一流程示意图。该或门逻辑电路包括增强型背栅ZnO NW FET_1及增强型背栅ZnO NW FET_1。该形成方法包括：
步骤10、增强型背栅ZnO NW FET_1的栅电极作为该或门逻辑电路的第一输入端，用于接收第一输入电压信号；
步骤20、增强型背栅ZnO NW FET_2的栅电极作为该或门逻辑电路的第二输入端，用于接收第二输入电压信号；
步骤30、增强型背栅ZnO NW FET_1的漏电极与增强型背栅ZnO NWFET_2的漏电极耦接至电压源；
步骤40、增强型背栅ZnO NW FET_1的漏电极与增强型背栅ZnO NWFET_2的源电极耦接于一点；
步骤50、该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号。
本发明或门逻辑电路形成方法，并不局限于上述步骤10-50的实现顺序，步骤10-50可任意调换顺序。
图4为本发明一种或门逻辑电路形成方法的另一流程示意图。图4以及图4对应的实施例相对于图3以及图3对应的实施例的区别在于还包括：
步骤101、制作增强型背栅ZnO NW FET_1及增强型ZnO NW FET_2的步骤。
图5为图4中步骤101分别制作增强型背栅ZnO NW FET_1及增强型ZnONW FET_2的流程图。
步骤1、栅氧介质的制作。利用PECVD在P+-Si衬底的正面生长栅氧介质SiO2，完成背栅ZnO纳米线场效应晶体管的栅氧介质的制作。
步骤2、背栅电极的制作。在P+-Si衬底的背面蒸发金属，形成背栅电极。
步骤3、定位标记的制作。依次在P+-Si衬底的正面进行光刻定位标记图形、蒸发金属、剥离金属，形成规则的周期性排列的十字型定位标记，为后续的纳米线定位工艺提供十字型定位标记。
步骤4、纳米线的转移和沉积。将氧化锌纳米线材料浸泡于异丙酮溶液中，采用超声降解技术，使氧化锌纳米线从生长衬底表面脱落，悬浮于异丙酮溶液；并将含有氧化锌纳米线的异丙酮溶液滴于P+-Si衬底的正面，完成氧化锌纳米线的转移和淀积。
步骤5、纳米线的定位。观察氧化锌纳米线，利用十字型定位标记，为后续光刻工艺提供氧化锌纳米线的准确位置。
步骤6、源漏电极的制作。依次光刻源漏电极图形、蒸发金属、剥离金属，在P+-Si衬底的正面形成源漏电极。
步骤7、退火处理。源漏电极制作后，还需进行退火处理使得ZnO NW FET器件的阈值电压向正向移动，实现大于零伏的增强型阈值电压，从而获得增强型背栅ZnO NW FET。图6图5中退火处理后的ZnO NW FET器件的转移特性曲线，其表征ZnO NW FET器件在不同栅电压作用下的源漏电流变化曲线。同时，ZnO NW FET器件的阈值电压也可由此曲线得到，从图6可以看出，当栅电压Vgs小于0V时，源漏电流Ids极小，当栅电压Vgs大于0V后，源漏电流Ids逐渐增加，可知器件的阈值电压为增强型。
本发明利用ZnO纳米线材料和ZnO NW FET器件制作技术以及互连技术，实现基于ZnO NWFET的DCFL或门逻辑电路。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (2)
1.一种或门逻辑电路，其特征在于，包括：
第一输入端，用于接收第一输入电压信号；
第二输入端，用于接收第二输入电压信号；
第一增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第一输入端；
第二增强型背栅氧化锌纳米线场效应晶体管，其栅电极耦接至所述第二输入端；
第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；
第一增强型背栅氧化锌纳米线场效应晶体管的源电极与第二增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号；
第一增强型背栅氧化锌纳米线场效应晶体管及第二增强型背栅氧化锌纳米线场效应晶体管，分别包括：
栅氧介质SiO2，利用PECVD生长于P+-Si衬底的正面；
背栅电极，通过蒸发金属形成于P+-Si衬底的背面；
规则的周期性排列的十字型定位标记，通过依次光刻定位标记图形、蒸发金属、剥离金属，形成于P+-Si衬底的正面；
氧化锌纳米线，放置于P+-Si衬底的正面；
源漏电极，通过依次光刻源漏电极图形、蒸发金属、剥离金属形成于所述P+-Si衬底的正面；
所述电压源为直流电源，且为大于所述第一增强型背栅氧化锌纳米线场效应晶体管的阈值电压的正电压，以及为大于所述第二增强型背栅氧化锌纳米线场效应晶体管的阈值电压的正电压；
在上述工艺基础上，再进行退火处理，在600℃环境下，退火处理2min，使得原本小于零伏的阈值电压，正向漂移，形成大于零伏的阈值电压。
2.一种或门逻辑电路形成方法，该或门逻辑电路包括第一增强型背栅氧化锌纳米线场效应晶体管及第二增强型背栅氧化锌纳米线场效应晶体管；其特征在于，该形成方法包括：
所述第一增强型背栅氧化锌纳米线场效应晶体管的栅电极作为该或门逻辑电路的第一输入端，用于接收第一输入电压信号；
所述第二增强型背栅氧化锌纳米线场效应晶体管的栅电极作为该或门逻辑电路的第二输入端，用于接收第二输入电压信号；
所述第一增强型背栅氧化锌纳米线场效应晶体管的漏电极与所述第二增强型背栅氧化锌纳米线场效应晶体管的漏电极耦接至电压源；
所述第一增强型背栅氧化锌纳米线场效应晶体管的源电极与所述第二增强型背栅氧化锌纳米线场效应晶体管的源电极耦接于一点，该点通过一电阻耦接至接地点，同时以该点作为输出端，用于输出电压信号；
还包括：
制作第一增强型背栅氧化锌纳米线场效应晶体管以及第二增强型背栅氧化锌纳米线场效应晶体管的步骤；
该步骤分别包括：
利用PECVD在P+-Si衬底的正面生长栅氧介质SiO2；
在P+-Si衬底的背面蒸发金属，形成背栅电极；
依次在P+-Si衬底的正面进行光刻定位标记图形、蒸发金属、剥离金属，形成规则的周期性排列的十字型定位标记；
将氧化锌纳米线材料浸泡于异丙酮溶液中，采用超声降解技术，使纳米线从生长衬底表面脱落，悬浮于异丙酮溶液；并将含有氧化锌纳米线的异丙酮溶液滴于P+-Si衬底的正面，完成氧化锌纳米线的转移和淀积；
观察氧化锌纳米线，利用十字型定位标记，为后续光刻工艺提供氧化锌纳米线的准确位置；
依次光刻源漏电极图形、蒸发金属、剥离金属，在P+-Si衬底的正面形成源漏电极；
所述电压源为直流电源，且为大于所述第一增强型背栅氧化锌纳米线场效应晶体管的阈值电压的正电压，以及为大于所述第二增强型背栅氧化锌纳米线场效应晶体管的阈值电压的正电压；
在上述工艺基础上，再进行退火处理，在600℃环境下，退火处理2min，使得原本小于零伏的阈值电压，正向漂移，形成大于零伏的阈值电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810227462.1A CN101431329B (zh) | 2008-11-25 | 2008-11-25 | 或门逻辑电路及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810227462.1A CN101431329B (zh) | 2008-11-25 | 2008-11-25 | 或门逻辑电路及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101431329A CN101431329A (zh) | 2009-05-13 |
| CN101431329B true CN101431329B (zh) | 2011-10-26 |
Family
ID=40646527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810227462.1A Active CN101431329B (zh) | 2008-11-25 | 2008-11-25 | 或门逻辑电路及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101431329B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102412827B (zh) * | 2011-11-02 | 2014-06-11 | 北京大学 | 利用rram器件实现逻辑运算的方法 |
-
2008
- 2008-11-25 CN CN200810227462.1A patent/CN101431329B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431329A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen et al. | Highly uniform carbon nanotube field-effect transistors and medium scale integrated circuits | |
| TWI222742B (en) | Fabrication and structure of carbon nanotube-gate transistor | |
| Huang et al. | Metal oxide nanowire transistors | |
| Pradel et al. | Optoelectronic properties of solution grown ZnO np or pn core–shell nanowire arrays | |
| Pearton et al. | The promise and perils of wide‐bandgap semiconductor nanowires for sensing, electronic, and photonic applications | |
| Jiang et al. | Junctionless flexible oxide-based thin-film transistors on paper substrates | |
| Wang et al. | Development of ultra-high density silicon nanowire arrays for electronics applications | |
| CN101431330B (zh) | 或非门逻辑电路及其形成方法 | |
| Hu et al. | A ZnO micro/nanowire-based photonic synapse with piezo-phototronic modulation | |
| Peng et al. | Semitransparent field-effect transistors based on ZnO nanowire networks | |
| Huang et al. | Atomically thin tin monoxide-based p-channel thin-film transistor and a low-power complementary inverter | |
| Choi et al. | Remote gating of Schottky barrier for transistors and their vertical integration | |
| Subramanian et al. | Solution-processed zinc oxide transistors for low-cost electronics applications | |
| Thakar et al. | Multi-bit analog transmission enabled by electrostatically reconfigurable ambipolar and anti-ambipolar transport | |
| Huang et al. | Robust circuit design for flexible electronics | |
| CN101431329B (zh) | 或门逻辑电路及其形成方法 | |
| Van et al. | Ultralow-power non-volatile memory cells based on P (VDF-TrFE) ferroelectric-gate CMOS silicon nanowire channel field-effect transistors | |
| CN101431328B (zh) | 非门逻辑电路及其形成方法 | |
| CN101847581A (zh) | 顶栅ZnO多纳米线场效应晶体管的制作方法 | |
| CN101431028B (zh) | 增强型背栅氧化锌纳米线场效应晶体管及其制备方法 | |
| Wang et al. | All-Solution-Driven Thin-Film Transistor With Low Power Dissipation for Logic Electronics and Neuronal Synapse | |
| Lee et al. | Improving the performances of oxide phototransistors using a mechanochemically treated porous visible-light absorption layer | |
| CN112447858B (zh) | 结型场效应晶体管及其制备方法 | |
| Verma et al. | Enhanced electrical conductance of ZnO nanowire FET by nondestructive surface cleaning | |
| CN101728271A (zh) | 一种制作顶栅氧化锌纳米线场效应晶体管的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220829 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Institute of Microelectronics Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |