CN101425283B - 一种像素电路及其驱动方法 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法，该像素电路包含第一、第二扫描线、数据线、三开关以及像素。三开关都包含第一端、第二端及控制端。像素包含第一、第二子像素。第一开关的第一端耦接于数据线。第一开关的控制端耦接于第一扫描线。第二开关的第一端耦接于第一开关的第二端。第二开关的控制端耦接于第二扫描线。第三开关的第一端耦接于数据线。第三开关的控制端耦接于第一扫描线。第一子像素耦接于第二开关的第二端，以透过第二开关、第一开关，耦接于数据线。第二子像素耦接于第三开关的第二端，以通过第三开关耦接于数据线。

Description

一种像素电路及其驱动方法

技术领域

本发明涉及一种像素电路及其驱动方法，更明确地说，涉及一种可改善色彩淡化(color washout)的像素电路及其驱动方法。

背景技术

由于液晶显示器(liquid crystal display，LCD)具有空间利用效率佳、低消耗功率及无辐射等优势，因此已逐渐成为市场的主流。然而，市场对于液晶显示器其广视角、高分辨率、大尺寸等特性的要求也是趋势。

然而当使用者以较大视角来观赏一液晶显示器时，使用者所观赏到的影像会产生颜色淡化(color washout)的现象，使颜色的显示产生失真的情形。所谓颜色淡化即是大视角观看液晶显示器时所产生的画面偏白，亦即，以越大的视角去观看液晶显示器时，中、低灰阶的辉度偏大的情况越严重，故若此时能降低偏大的辉度，便可有效改善画面偏白的情形。因此，在画面力求接近真实的趋势下，广视角的技术开发有绝对的必要。

发明内容

本发明所要解决的技术问题在于提供一种像素电路及其驱动方法，能够能够有效地将同一像素中的不同像素给予不同的灰阶以产生不同的辉度。

为实现上述目的，本发明提供一种像素电路，该像素电路包含第一扫描线、第二扫描线、数据线、第一像素开关、第二像素开关、第三像素开关以及第一像素。第一、第二、第三像素开关都包含第一端、第二端以及控制端。第一像素包含第一子像素以及第二子像素。第一像素开关的第一端耦接于数据线。第一像素开关的控制端耦接于第一扫描线。第二像素开关的第一端耦接于第一像素开关的第二端。第二像素开关的控制端耦接于第二扫描线。第三像素开关的第一端耦接于该数据线。第三像素开关的控制端耦接于该第一扫描线。第一子像素耦接于第二像素开关的第二端，以通过第二像素开关、第一像素开关，耦接于该数据线。第二子像素耦接于第三像素开关的第二端，以通过第三像素开关，耦接于数据线。

而且，为实现上述目的，本发明提供一种像素电路的方法，该方法包含：于一第一时刻，以一第一预定时段，驱动该第一扫描线来开启该第一、三像素开关；于该第一时刻，以一第二预定时段，驱动该第二扫描线来开启该第二、四像素开关；其中该第二预定时段小于该第一预定时段，其差值为一第三预定时段；于该第二预定时段内，以一第一数据驱动该数据线来使该第一、二子像素接收该第一数据；以及于该第三预定时段内，以一第二数据驱动该数据线来使该第二子像素所接收的数据更新为该第二数据。

而且，为实现上述目的，本发明另提供一种像素电路，该像素电路包含第一扫描线、第二扫描线、数据线、第一像素开关、第二像素开关、第三像素开关以及第一像素。第一、第二以及第三像素开关都包含第一端、第二端，以及控制端。第一像素包含第一子像素以及第二子像素。第一像素开关的第一端耦接于数据线。第一像素开关的控制端耦接于第一扫描线。第二像素开关的第一端耦接于第一像素开关的第二端。第二像素开关的控制端耦接于第二扫描线。第三像素开关的第一端耦接于该数据线。第三像素开关的控制端耦接于该第二扫描线第一子像素耦接于第二像素开关的第二端以通过第二像素开关、第一像素开关，耦接于数据线。第二子像素耦接于第三像素开关的第二端，以通过第三像素开关，耦接于数据线。

综上所述，利用本发明所提供的像素阵列(像素电路)，能够有效地将同一像素中的不同像素给予不同的灰阶以产生不同的辉度，进而降低颜色淡化的现象，提供给使用者更大的便利性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为说明根据本发明的第一实施例的液晶显示面板的示意图；

图2为说明根据本发明的第一实施例的液晶显示面板的等效电路示意图；

图3为说明液晶显示面板驱动原理的时序图；

图4为说明根据本发明的第二实施例的液晶显示面板的示意图；

图5为说明根据本发明的第二实施例的液晶显示面板的等效电路示意图。

其中，附图标记：

100、400：液晶显示面板

110、410：像素电路

G₁、G₂、G₃：扫描线

D₁、D₂：数据线

S_G1、S_G2、S_G3：扫描信号

S_D1、S_D2：数据信号

P₁₁、P₁₂、P₂₁、P₂₂：像素

SP_11A、SP_11B、SP_12A、SP_12B、SP_21A、SP_21B、SP_22A、SP_22B：子像素

SW_11A、SW_11B、SW_11C、SW_12A、SW_12B、SW_12C、SW_21A、SW_21B、SW_21C、SW_22A、SW_22B、SW_22C：

像素开关

C_LC：液晶电容

C_ST：储存电容

T₁、T₂、T₃、T₄、T₅：时刻

T_P1、T_P2、T_P3：预定时段

+A、+B、-A、-B：数据

具体实施方式

请参考图1。图1为说明根据本发明的第一实施例的液晶显示面板的示意图。于液晶显示面板100上，具有多条数据线，例如D₁、D₂；以及多条扫描线，例如G₁、G₂和G₃。扫描线G₁、G₂、G₃、...是朝一第一方向(水平方向)大致上平行排列，而数据线D₁、D₂、...则是朝一第二方向(垂直方向)大致上平行排列。另外，扫描线G₁、G₂、G₃...和数据线D₁、D₂、D₃、...彼此不相交。

在液晶显示面板100上，扫描线G₁、G₂、G₃、...和数据线D₁、D₂、...可以围成多个显示区域，而这些显示区域则是以阵列方式排列。在每一显示区域内，都配置一像素P，例如像素P₁₁、P₁₂、P₂₁以及P₂₂。借此，在液晶显示面板100上就可以形成一像素阵列(像素电路)110。在较佳实施例中，每一像素都至少被分割为一第一子像素以及一第二子像素，例如像素P₁₁被分割成第一子像素SP_11A与第二子像素SP_11B。于本实施例中，在水平方向上的第M列像素的第一子像素都耦接于第M条扫描线与第(M+1)条扫描线，而第二子像素都耦接第M条扫描线。另外，在垂直方向上的第N行像素的第一子像素和第二子像素则接收在第N条数据在线所传输的数据信号S_D，其中M和N为正整数。

每一像素包含第一子像素、第二子像素、第一像素开关、第二像素开关以及第三像素开关，而该第一子像素通过该第一像素开关与该第二像素开关耦接于对应的扫描线与数据线；该第二子像素通过该第三像素开关耦接于对应的扫描线与数据线。举例来说，像素P₁₁包含第一子像素SP_11A、第二子像素SP_11B、第一像素开关SW_11A、第二像素开关SW_11B，以及第三像素开关SW_11C。每个像素开关都包含第一端1、第二端2以及控制端C；每个像素开关都根据其控制端C的电位将其第一端1与其第二端2耦接；更明确地说，当一像素开关的该控制端C上的电位为高电位时，该像素开关即被开启，亦即，该像素开关的第一端1耦接于该像素开关的该第二端2。在像素P₁₁中，第一像素开关SW_11A的该控制端C耦接于扫描线G₂以接收扫描信号S_G2、该第一端1耦接于数据线D₁、该第二端2耦接于第二像素开关SW_11B的该第一端1；第二像素开关SW_11B的该控制端C耦接于扫描线G₁以接收扫描信号S_G1、该第一端1耦接于该第一像素开关SW_11A的该第二端2、该第二端2耦接于第一子像素SP_11A；第三像素开关SW_11C的该控制端C耦接于扫描线G₁以接收扫描信号S_G1、该第一端1耦接于数据线D₁、该第二端2耦接于第二子像素SP_11B。如此的设计，可以使得像素P₁₁中的第一子像素SP_11A与第二子像素SP_11B于液晶显示面板100显示画面时，能够显示不同灰阶的辉度，进而解决颜色淡化的问题。相关运作原理将详细说明如后。其余像素结构与像素P₁₁类似，于此不再赘述。

请参考图2。图2为说明根据本发明的第一实施例的液晶显示面板的等效电路示意图。如图2所示，每一子像素都包含液晶电容以及储存电容。举例来说，在像素P₁₁中，第一子像素SP_11A包含液晶电容C_LC与储存电容C_ST，彼此并联于像素开关SW_11B的该第二端2与一共同端V_COM之间。共同端V_COM用来提供一共同电压V_COM；第二子像素SP_11B包含液晶电容C_LC与储存电容C_ST，彼此并联于像素开关SW_11C的该第二端2与该共同端V_COM之间。而其余像素结构与像素P₁₁类似，于此不再赘述。

请参考图3。图3为说明液晶显示面板100驱动原理的时序图。于图3中，同样举像素P₁₁为例，其余像素的驱动方式类似于像素P₁₁。液晶显示面板100的扫描信号驱动像素的方式为先将电位提升至高电位并维持一预定时段T_P1，然后降低至低电位并维持一预定时段T_P2，然后再次提升至高电位并维持一预定时段T_P3。预定时段T_P3的长度为预定时间T_P1与T_P2的总和。如图3所示，在时刻T₃，扫描信号S_G1被提升至高电位并维持预定时段T_P3(亦即，维持至时刻T₅)、扫描信号S_G2被提升至高电位并维持预定时段T_P1(亦即，维持至时刻T₄)，如此在时刻T₃至T₄间，像素开关SW_11A、SW_11B、SW_11C、SW_21A、SW_21B都被开启，数据信号S_D1便可将数据+B经由数据线D₁、像素开关SW_11A、SW_11B传送至第一子像素SP_11A、经由数据线D₁、像素开关SW_11C传送至第二子像素SP_11B。在时刻T₄至T₅间，扫描信号S_G1仍维持在高电位、扫描信号S_G2降低至低电位。如此一来像素开关SW_11A被关闭、像素开关SW_11B、SW_11C仍维持开启状态。由于像素开关SW_11A被关闭，因此数据信号S_D1便无法传送数据+A至第一子像素SP_11A(虽然像素开关SW_11B仍为开启状态)；数据信号S_D1仍可经由数据线D₁、像素开关SW_11C，传送数据+A至第二子像素SW_11B，亦即，将第二子像素SW_11B原本所储存的数据+B更新为数据+A。换句话说，第一子像素SW_11A需要像素开关SW_11A与像素开关SW_11B同时开启，才能耦接至数据线D₁以接收数据信号S_D1；第二子像素SW_11B仅需要像素开关SW_11C开启便能耦接至数据线D₁以接收数据信号S_D1。这样的方式可以使第二子像素SW_11B预先充电至数据+B，然后再度提升至数据+A，而能够提升第二子像素SW_11B充电至数据+A的准确度。如此一来，在经过扫描信号S_G1、S_G2的驱动之后，第一子像素SP_11A与第二子像素SP_11B便可具有不同的数据(亦即，不同的灰阶、不同的辉度)，而能够达成降低颜色淡化的现象。

请参考图4。图4为说明根据本发明的第二实施例的液晶显示面板的示意图。液晶显示面板400与液晶显示面板100类似，不同之处在于像素阵列410中的像素所包含的像素开关，其所对应的耦接关系与像素阵列110不同。详细耦接关系描述如后。

举例来说，于像素阵列410中，像素P₁₁包含第一子像素SP_11A、第二子像素SP_11B、第一像素开关SW_11A、第二像素开关SW_11B，以及第三像素开关SW_11C。在像素P₁₁中，第一像素开关SW_11A的该控制端C耦接于扫描线G₂以接收扫描信号S_G2、该第一端1耦接于第一子像素SP_11A、该第二端2耦接于第二像素开关SW_11B的该第一端1；第二像素开关SW_11B的该控制端C耦接于扫描线G₁以接收扫描信号S_G1、该第一端1耦接于该第一像素开关SW_11A的该第二端2、该第二端2耦接于数据线D₁；第三像素开关SW_11C的该控制端C耦接于扫描线G₁以接收扫描信号S_G1、该第一端1耦接于数据线D₁、该第二端2耦接于第二子像素SP_11B。如此的设计，可以使得像素P₁₁中的第一子像素SP_11A与第二子像素SP_11B于液晶显示面板100显示画面时，能够显示不同灰阶的辉度，进而解决颜色淡化的问题。相关运作原理如同前述，其余像素结构与像素P₁₁类似，于此不再赘述。

请参考图5。图5为说明根据本发明的第二实施例的液晶显示面板的等效电路示意图。如图4所示，每一子像素都包含液晶电容以及储存电容。举例来说，在像素P₁₁中，第一子像素SP_11A包含液晶电容C_LC与储存电容C_ST，彼此并联于像素开关SW_11B的该第二端2与一共同端V_COM之间。共同端V_COM用来提供一共同电压V_COM；第二子像素SP_11B包含液晶电容C_LC与储存电容C_ST，彼此并联于像素开关SW_11C的该第二端2与该共同端V_COM之间。其余像素结构与像素P₁₁类似，于此不再赘述。

综上所述，利用本发明所提供的像素阵列(像素电路)，能够有效地将同一像素中的不同像素给予不同的灰阶以产生不同的辉度，进而降低颜色淡化的现象，提供给使用者更大的便利性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (17)

1.一种像素电路，其特征在于，包含：

一第一扫描线；

一第二扫描线；

一数据线；

一第一像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第二扫描线；

一第二像素开关，包含：

一第一端，耦接于该第一像素开关的该第二端；

一第二端；以及

一控制端，耦接于该第一扫描线；

一第三像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第一扫描线；以及

一第一像素，包含：

一第一子像素，耦接于该第二像素开关的该第二端以通过该第二像素开关、该第一像素开关，耦接于该数据线；以及

一第二子像素，耦接于该第三像素开关的该第二端，以通过该第三像素开关，耦接于该数据线。

2.根据权利要求1所述的像素电路，其特征在于，

该第一子像素包含：

一液晶电容，耦接于该第二像素开关的该第二端与一共同端之间；以及

一储存电容，耦接于该第二像素开关的该第二端与该共同端之间；该第二子像素包含：

一液晶电容，耦接于该第三像素开关的该第二端与该共同端之间；以及

一储存电容，耦接于该第三像素开关的该第二端与该共同端之间。

3.根据权利要求1所述的像素电路，其特征在于，当该第一扫描线控制该第二像素开关开启且该第二扫描线控制该第一像素开关开启时，该第一子像素接收该数据线的信号。

4.根据权利要求1所述的像素电路，其特征在于，当该第一扫描线控制该第三像素开关开启时，该第二子像素接收该数据线的信号。

5.根据权利要求1所述的像素电路，其特征在于，另包含：

一第三扫描线；

一第四像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第三扫描线；

一第五像素开关，包含：

一第一端，耦接于该第四像素开关的该第二端；

一第二端；以及

一控制端，耦接于该第二扫描线；

一第六像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第二扫描线；

一第二像素，包含：

一第三子像素，耦接于该第五像素开关的该第二端以通过该第五像素开关、该第四像素开关，耦接于该数据线；以及

一第四子像素，耦接于该第六像素开关的该第二端以通过该第六像素开关，耦接于该数据线。

6.根据权利要求5所述的像素电路，其特征在于，

该第三子像素包含：

一液晶电容，耦接于该第五像素开关的该第二端与该共同端之间；以及

一储存电容，耦接于该第五像素开关的该第二端与该共同端之间；

该第四子像素包含：

一液晶电容，耦接于该第六像素开关的该第二端与该共同端之间；以及

一储存电容，耦接于该第六像素开关的该第二端与该共同端之间。

7.根据权利要求5所述的像素电路，其特征在于，当该第二扫描线控制该第五像素开关开启且该第三扫描线控制该第四像素开关开启时，该第三子像素接收该数据线的信号。

8.根据权利要求5所述的像素电路，其特征在于，当该第二扫描线控制该第六像素开关开启时，该第四子像素接收该数据线的信号。

9.一种驱动根据权利要求5所述的像素电路的方法，其特征在于，该方法包含：

于一第一时刻，以一第一预定时段，驱动该第一扫描线来开启该第二、三像素开关；

于该第一时刻，以一第二预定时段，驱动该第二扫描线来开启该第一、五像素开关；

其中该第二预定时段小于该第一预定时段，其总和为一第三预定时段；

于该第二预定时段内，以一第一数据驱动该数据线来使该第一、二子像素接收该第一数据；以及

于该第三预定时段内，以一第二数据驱动该数据线来使该第二子像素所接收的数据更新为该第二数据。

10.一种像素电路，其特征在于，包含：

一第一扫描线；

一第二扫描线；

一数据线；

一第一像素开关，包含：

一第一端；

一第二端；以及

一控制端，耦接于该第二扫描线；

一第二像素开关，包含：

一第一端，耦接于该第一像素开关的该第二端；

一第二端，耦接于该数据线；以及

一控制端，耦接于该第一扫描线；

一第三像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第一扫描线；以及

一第一像素，包含：

一第一子像素，耦接于该第一像素开关的该第一端以通过该第一像素开关、该第二像素开关，耦接于该数据线；以及

一第二子像素，耦接于该第三像素开关的该第二端，以通过该第三像素开关，耦接于该数据线。

11.根据权利要求10所述的像素电路，其特征在于，

该第一子像素包含：

一液晶电容，耦接于该第一像素开关的该第一端与一共同端之间；以及

一储存电容，耦接于该第一像素开关的该第一端与该共同端之间；该第二子像素包含：

一液晶电容，耦接于该第三像素开关的该第二端与该共同端之间；以及

一储存电容，耦接于该第三像素开关的该第二端与该共同端之间。

12.根据权利要求10所述的像素电路，其特征在于，当该第一扫描线控制该第二像素开关开启且该第二扫描线控制该第一像素开关开启时，该第一子像素接收该数据线的信号。

13.根据权利要求10所述的像素电路，其特征在于，当该第一扫描线控制该第三像素开关开启时，该第二子像素接收该数据线的信号。

14.根据权利要求10所述的像素电路，其特征在于，另包含：

一第三扫描线；

一第四像素开关，包含：

一第一端；

一第二端；以及

一控制端，耦接于该第三扫描线；

一第五像素开关，包含：

一第一端，耦接于该第四像素开关的该第二端；

一第二端，耦接于该数据线；以及

一控制端，耦接于该第二扫描线；

一第六像素开关，包含：

一第一端，耦接于该数据线；

一第二端；以及

一控制端，耦接于该第二扫描线；

一第二像素，包含：

一第三子像素，耦接于该第四像素开关的该第一端以通过该第四像素开关、该第五像素开关，耦接于该数据线；以及

一第四子像素，耦接于该第六像素开关的该第二端以通过该第六像素开关，耦接于该数据线。

15.根据权利要求14所述的像素电路，其特征在于，第三子像素包含：

一液晶电容，耦接于该第四像素开关的该第一端与该共同端之间；以及

一储存电容，耦接于该第四像素开关的该第一端与该共同端之间；该第四子像素包含：

一液晶电容，耦接于该第六像素开关的该第二端与该共同端之间；以及

一储存电容，耦接于该第六像素开关的该第二端与该共同端之间。

16.根据权利要求14所述的像素电路，其特征在于，当该第二扫描线控制该第五像素开关开启且该第三扫描线控制该第四像素开关开启时，该第三子像素接收该数据线的信号。

17.根据权利要求14所述的像素电路，其特征在于，当该第二扫描线控制该第六像素开关开启时，该第四子像素接收该数据线的信号。

Images