CN101421721B - Vdsl2发送端/接收端系统架构设计方案 - Google Patents

Abstract

本发明提出了一个新型的FFT/IFFT流水结构，不仅能对时域采样(在IFFT之后)，还能把时域的采样以一个时基序列推向FFT.这个设计也是基于：基2和基2²的混合运算法则，减轻了乘法器和加法器的数目。与其它的例如基4的FFT/IFFT的设计方法相比，它能最少地使用乘法器、加法器和内存。在另一方面，我们的设计机构不仅可以支持不同的VDSL2 profile所需的FFT/IFFT大小，还能利用新型的流水控制机制来减少低速率profile的逻辑转换。这样就更有效地减少了在低速情况下的功耗，从而使本发明的数字芯片在功耗方面可以和ADSL2+一较高下。

Description

VDSL2发送端/接收端系统架构设计方案

相关申请交叉引用

本申请要求2005年12月29日提交的美国临时专利申请60/755,369和60/755,364的权益，其内容通过引用组合于此。

技术领域

本发明涉及到一套新型VDSL2收发端机制硬件架构设计方案，特别要强调的是，这套设计方案包含了：“新型流水结构FFT/FFT”的设计方法，和“降低时域要求”的设计技术。

背景技术

多年来，宽带接入技术跟随着用户的需求不断地发展。在20世纪，随着互联网的迅速繁荣发展，主要基于光纤的宽带骨干网络已经在全球范围内建成。然而，所谓的“最后一英里”问题还是横亘在数百万用户和骨干网络之间，让人无法享受到视频、语音、高速数据等宽带应用所带来的切切实实的益处。毫无疑问，宽带接入的未来在于三网合一(视频，语音及数据)服务的承载，三网合一服务最终能产生无限商机，例如实时视频电话，视频点播，视频会议，网络购物等。

大体上说来，现有四类有竞争里的接入技术：光纤接入、无线网络、同轴电缆、DSL数字用户线(电话线接入)。EPON(以太无源光网络)和GPON(千兆无源光网络)是光纤接入的两大主要接入技术。EPON代表以太网无源光网络，GPON代表千兆无源光网络。在所有的技术中，EPON和GOPN可承载的速率是最高的。同时，所需要的初装、运营和维护的花费也最高。所以，光纤接入的问题纯粹就是经济上的问题。同轴电缆调制解调器使用的是共享的电缆介质，所有连接上的用户分食带宽。这将带来安全隐患以及当用户数量开始增加时的可扩展性问题。Wimax是一中很有前途的宽带无线接入技术。但是由于无线网络的天性，性能可能不太可靠，尤其在长距离及无视距时尤为明细。然而它很好地迎合了移动应用，无疑将抓住一定的宽带接入市场。VDSL2引导下的DSL技术，我们相信，将是在用户和光纤骨干网络之间架设桥梁的关键技术。它将最终为千家万户带来经济实惠的宽带接入，将再一次地加强从英特网到三网合一的应用。

VDSL2——第二代甚高速率数字用户线路，是2005年5月最早被国际电信联盟(ITU)提出的标准草案(G993.2).VDSL2是在DSL技术的演化，目标是在一对铜线上承载很高的速率。在上行或下行任一方向，其所支持的速率最高能达到100M每秒。

ITU-T G.993.2 VDSL2国际标准定义了可由VDSL2收发端支持的各种范围广泛的参数设置。传输模板(Profile)指的是VDSL2收发端可以支持的、并且仍旧符合ITU-T G.993.2 VDSL2标准的一个子集。

G.993.2定义了8个传输模板，分别为8a、8b、8c、8d、12a、12b、17a和30a。每个传输模板定义了一个参数集合，包括发送功率、子通道带宽、最大频宽、速率等设置。支持VDSL2标准的产品可以依照本地的规范要求，只支持其中至少一个传输模板，从而简化设计实现的复杂性。下面的这张表展示了所有的profile参数集。

表1/G.993.2-VDSL2profile

较低速的profile参数集(例如8a到12b)是用来支持中等距离长度(约在3公里到8公里之间)。而高速率参数集17a到30a，最高能使上下行都达到100M每秒。而17MHz的参数集17a能支持100M每秒的速率总和(上行和下行速率综合为100M/秒)。

VDSL2基本调制方案采用的是离散多音频技术(DMT)。这是把频带宽度通过IFFT(快速傅立叶反变换，下同)和FFT(快速傅立叶变换，下同)，分割成许多子载波。标准定义了：除了30M赫兹，所有的profile参数集的子载波音频间隔都为4.3125千赫(kHz)，而30M赫兹的profile参数集的每个子载波间隔为8.625千赫，这是为了使4096个子载波达到总带宽30M赫兹。

(8.625kHz*4096＝35.328MHz＞30MHz)

要具体实施IFFT和FFT，是VDSL2通信系统设计中会碰到的两大阻碍。由于FFT和IFFT模块都要用到大量的乘法器、加法器和内存，因此它们比其他VDSL2系统中的模块更耗费系统资源和成本；在另一方面，FFT及IFFT模块需要在很高的速率下运行以达到系统帧频和采样率的需求，这占了数字处理能力中的很大比重。尤其是在VDSL2的高速率的profile(例如30M赫兹或17M赫兹)表现得尤为明显。

为了提高系统的性能表现，VDSL2发送端和接收端系统要把前缀(prefix)和后缀(suffix)标准化，(注：ITU-T G.993.2国际标准规定：VDSL2采用帧的形式来传输数据，必须在帧的头部加上前缀，帧的尾部加上后缀来使帧标准化)。标准化的前缀和后缀可以用来减小码间干扰和帧边界的传递整型。另外，接收端还要运用加窗技术(数字信号处理中定义：为了减少频谱能量泄漏，要采用不同的截取函数对信号进行截断，截断函数称为窗函数，简称为窗。而在信号上进行截断的处理技术，被称为加窗技术)，来进一步减小串扰和窄带干扰的影响。然而，上面所述的这些方法都需要对发送端和接收端的按时间采样出来的信号进行重新排序，这通常需要大量的时域的缓冲存储器。

在此架构设计中，频率高达30MHz的参数集profile 30a，对设计产生了最大的挑战。因为它所需的采样率最高(至少需要69MHz的耐奎斯特采样率)。这需要对FFT/IFFT机制的设计非常谨慎小心，以满足不同处理技术带来的时序要求。另一方面，VDSL2如果要支持多profile参数集(国际标准规定8个profile参数集)，那么就意味着要在多种频率下运行IFFT和FFT。因此FFT/IFFT的架构设计需要有效地适应不同的FFT/IFFT大小。如果在支持8个VDSL2 profile的基础上，还要兼容ADSL2+，那么就需要满足下面这些FFT/IFFT频率(过采样除外)：

在支持30a，17a，12a，12b时，FFT/IFFT频率为8192kHz，

在支持8a，8b，8c，8d时，FFT/IFFT频率为4096kHZ，

在兼容ADSL2+时，FFT/IFFT频率为1024kHz。

我们的FFT/IFFT设计能够支持所有的“2ⁱ”大小的FFT/IFFT，(其中i可以是任意正整数)，这样就可以灵活选择所支持的大小，来减小硬件损耗。就VDSL2而言，要支持8192kHz、4096kHz、1024kHz，只能是2ⁱ，i＝6，10，12，13。这是满足“支持所有的8个profile参数集”、“对ADSL2+兼容”和“使用最少的硬件资源”这三个条件下，最小的集合。

在发送端方面，IFFT机制把频域的Tone(tone就是线路编码时，在频域上分割出的许多个子载波)转换为时域的采样形式。每一个频域的tone都用正交幅度调制(国际惯例称为QAM)信号调制。每一个正交幅度调制可以加载15bit的信息，然后再由TCM(网格编码调制)技术决定这个调制信号能否被加码或编码。由于信道的色散，VDSL2信号发送端发出的帧的头部，都要加上循环前缀(cyclicprefix)，这样之前从发送端发送出去的DMT帧就不会影响现在的DMT帧(因为有循环前缀相隔)。当然，在对方接收到DMT帧之后进行处理时，循环前缀会对DMT帧产生影响，因此在接收端循环前缀就被去除了，总而言之，循环前缀是为了防止在发送/接收过程中DMT帧之间相互影响。传输线路越长，循环前缀也相应要加长。对于更长的回路来说，通常运用时域均衡器来缩短信道，这样前缀的长度就能减小，确保信息发送的高效性。

另外，为了维持受到外界干扰的发送信号和接收信号的正交性，发送DMT帧之前还要给每个帧加上了后缀，来防止它自己的回波和近端串扰(回波就是一台收发机的发送信号影响了它的接收信号，近端串扰就是集中在一起的多台收发机之间互相影响)。加上循环后缀以及恰当地采用时间提前机制，可以确保发送端和接收端是完全同步的。如果时间提前机制使用合理恰当的，那么发送信号和接收信号的正交性就一直可以保持住(只要两个信号正交，那么数学上成他们就是非关联的)。

在接收端，会把收到的DMT帧上的循环前缀和循环后缀都去除，然后再送到FFT机制中去进行信号处理。然后，FFT就把时域的采样变换回到频域的tone，调制在上面的信息就被提取下来。这里需要注意的是，为了减轻近端串扰和窄带串扰，通常接收端会采用加窗技术，让接收到的帧和加在帧上的前后缀部分的边界线更加平滑。

前后缀的插入，以及接收端的加窗技术，让时域的数据序列变得比不加这些技术时，来的更加复杂。在发送端，这需要缓存来存储从IFFT模块发送来的时域数据，然后前后缀就被加到存储着的时域数据中。在接收端，在帧被送到FFT模块之前，也必须先被存贮到缓存中，进行去前后缀的处理。因此系统消耗的缓存非常多，因为在VDSL2传输中，帧的数量极多。

发明内容

这里我们提议出一项硬件方面的架构设计，几乎可以完全不需要时域的存贮。我们的方法是：仅仅采用了一个非常简单的硬件，安装在发送端的IFFT模块之前。而在接收端，除了一些固件(firmware)需要简单修改，不需要增加额外硬件。

这就是我们提出的一个新型的FFT/IFFT流程结构设计方案，它不仅能够在IFFT后产生时域采样信号，反过来还能把时域采样信号按照一个基于时域的标准顺序送到FFT.这个设计也是基于：基2和基2²(radix-2 and radix-2²)的混合运算法则，减轻了乘法器和加法器的数目。与其它的(例如基4)FFT/IFFT的设计方法相比，它能最少地使用乘法器、加法器和内存。在另一方面，我们的架构设计不仅可以支持所有的VDSL2 profile所需的FFT/IFFT大小，还能利用新型的流程控制机制来减少低速率profile(例如8a，12a)的逻辑转换次数。这样就更有效地减少了在低速profile下的功率的消耗，让我们的数字芯片可以和ADSL2+芯片在功率方面一较高下(ADSL2+的传输速率远远低于VDSL2，通常来说ADSL2+芯片功耗也远低于VDSL2芯片)。

在这个提案中我们提出一种新型的架构设计，几乎可以完全不需要时域采样信号的存贮。仅仅采用一个简单的硬件来安装在发送端的IFFT模块之前。这在芯片制造时将节省许多的内存，大量内存的占用会使芯片面积变大，造成在专用集成电路生产过程中的低产。使用了我们所提出的这一方案，可以在基于离散多音频调制技术的VDSL2系统中，极大地减少门电路的数目和芯片大小，而对系统的性能毫无损耗。

我们的设计主要针对的是应用，不光是VDSL2，对于其他的应用例如WiMAX也是同样可行的。

附图说明

通过下面的附加描述、附加权利要求和附图，可以更好地了解本发明的各功能、各个方面以及优越性。

图1示出了基本的基2(radix-2)IFFT蝶型电路。

图2示出了基2²(radix-2²)IFFT基本运行。

图3示出了IFFT蝶型电路的型号1。

图4示出了IFFT蝶型电路的型号2。

图5示出了基于相移机制的采样重排IFFT硬件结构的顶部视图。

图6示出了基于流水结构改进型的采样重排IFFT硬件结构顶部视图。

图7展示了去除长度为L_CP的循环前缀和去除长度为L_CS的循环后缀的去除方法。

图8示出了改进型的IFFT运行机制生成的新的时域序列。

图9示出了基于采样重排机制的发送端硬件结构。

图10示出了一个基本的基2蝶型运算FFT运行图。

图11示出了基2²FFT基本运行图。

图12示出了FFT蝶型电路——类型1。

图13示出了FFT蝶型电路——类型2。

图14示出了FFT机制上层硬件结构。

图15示出了接收端加窗机制技术基本运行图。

图16示出了我们所提的新型接收端加窗技术运行机制。

图17示出了我们的前后缀剥离功能模块的上层硬件结构。

具体实施方式

基于基2、基2 ² 混合运算法则的IFFT设计

首先，我们通过按频率抽样的顺序，从基于基2、基2²混合运算法则设计出的IFFT中提取数学方程式。我们采用按频率抽样的顺序是因为，我们需要采用自然顺序下IFFT模块产生的抽样信息，时域上看是自然递增的，这样我们才能为时域缓存减少内存需求。第四章节将关于时域缓存的减少给出更进一步的解释

假设IFFT的运算规模是N(即一个N项序列)，直接求解IFFT：

$d\left(n\right)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}f\left(k\right)e^{j\frac{2\mathrm{\π}}{N}\mathrm{kn}},$

其中d(n)，n＝0，1，...，N-1是时域的输出，f(k)，k＝0，1，...，N-1是频域的输入，是旋转因子，f(k).第一步就是将上面的基2的计算在频域分离，如下：

$d\left(n\right)=\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f\left(2k\right)e^{j\frac{2\mathrm{\π}}{N}2\mathrm{kn}}+\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f(2k+1)e^{j\frac{2\mathrm{\π}}{N}(2k+1)n}$

$=\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f\left(2k\right)e^{j\frac{2\mathrm{\π}}{(N/2)}\mathrm{kn}}+e^{j\frac{2\mathrm{\π}}{N}n}\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f(2k+1)e^{j\frac{2\mathrm{\π}}{(N/2)}\mathrm{kn}}$

$=\underset{k=0}{\overset{N_1-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(k\right)e^{j\frac{2\mathrm{\π}}{N_1}\mathrm{kn}}+e^{j\frac{2\mathrm{\π}}{N}n}\underset{k=0}{\overset{N_1-1}{\mathrm{\Σ}}}{f}_{\mathrm{odd}}\left(k\right)e^{j\frac{2\mathrm{\π}}{N_1}\mathrm{kn}}$

$=d_{N_1}\left(n\right)+e^{j\frac{2\mathrm{\π}}{N}n}{d}_{N_1+1}\left(n\right)$

这里我们重新定义N₁＝N/2，f_even(k)＝f(2k)，及f_odd(k)＝f(2k+1)。我们可以看到我们已经将d(n)的算式在单独的频域输入分离为两项独立的算式。图1展示了第一步基于基2的基本运算。

下一步就是用我们的基2²运算法则来继续递归地分离成4项单独的算式。首先我们处理第一个算式，然后把k＝4k₂+k₁，k₁＝0，1，2，3写成f_even(k)，这样我们就可以有四项独立的频域算式：

$d_{N_1}\left(n\right)=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1}4k_{2}n}+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1}(4k_2+1)n}$

$+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1}\left(4k_2+2\right)n}+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1}(4k_2+3)n}$

$=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_{2}n}+e^{j\frac{2\mathrm{\π}}{N_1}2n}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_{2}n}$

$+e^{j\frac{2\mathrm{\π}}{N_1}n}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_{2}n}+e^{j\frac{2\mathrm{\π}}{N_1}3n}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_{2}n}$

如果我们在这一步停下，那么这就是一个标准的基于基4的运算。为了进一步减少我们用在IFFT中的加法器数目，我们继续下面的分离运算，我们呢把

(其中n₁＝0，1，n₂＝0，1，

)写成上面那种方程式：

$d_{N_1}\left(n\right)=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}+e^{j\frac{2\mathrm{\π}}{N_1}2(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}$

$+e^{j\frac{2\mathrm{\π}}{N_1}(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}+e^{j\frac{2\mathrm{\π}}{N_1}3(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3)}$

$=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}2n_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}$

$+e^{j\frac{2\mathrm{\π}}{N_1}(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2)}\{e^{j\frac{2\mathrm{\π}}{N_1}{n}_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}3n_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}\}$

$=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}2n_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}$

$+{\left(j\right)}^{2n_1+n_2}\{e^{j\frac{2\mathrm{\π}}{N_1}{n}_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}3n_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}\}$

到现在，我们可以看到我们已经用N₁大小的IFFT，把原来的算式变成4项小一些的N₁/4大小IFFT。此外，我们可以看到有2个蝶型结构在上面的方程式显现出来。第一种类型，叫BF型1，有如下的结构：

其中

是对应的旋转因子。外部的蝶型结构，叫做BF型2，有如下的结构：

其中

仅仅参与实部和虚部之间的转换而不参与乘法。类似的，

同样可以根据BF1型和2型分离成4项小一些的N₁/4大小的IFFT.

上面的这种分而治之原则的处理可以一直继续，直到最终的IFFT大小小于4，最终达到频域是比特位倒序的输入。图2展示了基本的基于基2²的运算。基于硬件运行的结构，我们将根据Single-pathDelay Feedback(单路时延反馈)流程入手。如我们所讨论的，两种类型的蝶型结构BF1型和BF2型，展示在图3和图4中。

我们看到1型蝶型结构需要2个复杂的加法器或者4个实部乘法器，2型也需要2个复杂的加法器或者4个实部加法器，以及一些简单的实部虚部转换逻辑(基于流程控制器的控制向量[b_I，1，b_I，0])。因此。我们需要总共4个复杂的加法器或者8个实部加法器来满足每个基2²级的IFFT。为了我们的IFFT设计能支持8192大小的IFFT，我们需要总共26个复杂的加法器或者52个实部加法器。

用上面的1型和2型蝶型结构，我们可以进一步为8192大小的IFFT建立硬件结构。我们将在第5章全面讨论IFFT结构。另一个我们加进IFFT设计的新型功能就是采样重排处理技术，这是在插入前后缀的结构中运用到的，以减少按时间采样的内存需要。这将会在我们的另一个专利《为离散多音频技术系统减少时域内存所需的方法和结构》中进行详细讨论。

为降低发送机制的缓存需求而设计的IFFT输出采样重新排序的结构和方法。

在上一章中讨论的“混和了基2和基2²运算法则的IFFT设计”的假设前提是：数据输出序列是“d₀，d₁，...，d_N”是按照一个自然序列。然而，对于前后缀插入的需要，自然顺序不是最好的选择。根据前后缀在G.993.2中的定义，前缀来自于DMP帧的尾部。然而前缀又是最先发送出去的。这意味着在发送之前，我们要把每一个DMT帧全都存储起来，直到DMT帧的尾部出现在IFFT运算机制中。这需要大量的内存。所以，在这一章介绍为什么我们用采样重排结构来转换时域的序列。

为了理解我们提出的方法，我们首先看一下循环前缀和后缀的在基于DMT(离散多音频调制技术)的VDSL2系统的标准插入方案。图7展示了长度大致为L_CP的循环前缀和长度为L_CS的循环后缀之间的循环扩展的分离。中间的部分是常规的包含2N_SC的IFFT按时间采样的DMT帧。N_SC是IFFT使用的子载波数。假设IFFT用频域抽取机制以自然顺序产生2N_SC个IDFFT采样，如图

既然循环前缀从IFFT采样的最后部分而来，又需要在IFFT中的第一个IFFT采样之前发送出去，发送端要存储所有的IFFT采样直到L_CP循环前缀部分从IFFT显现出来。此时，发送端中的缓存还要继续存储L_CP循环前缀，因为它需要在IFFT帧采样中作为最后一部分再被发送一次。我们可以看到如果用了循环前缀，在IFFT输出上，内存大小可能就会高达2N_SC×M(M是时域采样的比特精确度)。另一方面，如果中间的帧不加循环前缀，只用循环后缀的话，在IFFT采样后，只有第一个L_CP时域采样需要被存贮和作为循环后缀被再次发送的。下面的表格列出了3中不同的分离情况所需要的内存需求：

循环分离	内存需求
		无前缀，LCP＝0及LCS＝LCE+β	LCS×M
前缀和后缀之间50％-50％分离	2NSC×M
		无后缀，LCP＝LCE+β及LCS＝0	(2NSC-LCP)×M

其中β是重叠窗口的长度，重叠窗口是两个发送帧的加权平均值。

在VDSL2(G.993.1)中，N_SC＝4096，当β的最大值是16×2ⁿ(不会超过255)，循环扩展L_CS＝640。这意味着它需要为无前缀的帧存贮至少895个时域采样。8096个时域采样按50％-50％分离，至少要为无前缀的帧存储7297个时域采样。所以我们可以看到，如果循环扩展只包含后缀不含前缀的话，就可以达到最小的内存需求。然而，VDSL2标准需要L_CP长度的前缀和L_CS长度的后缀，将会大大超过重叠因数β。这意味着如果要用一般的IFFT运行模块，那么最大的内存容量需要2N_SC×M。

在另一方面，如果IFFT运行模块和前后缀插入模块都需要存取数据的话，有可能需要2个2N_SC×M内存。这种情况，需要应用到一种叫做“乒乓缓冲器方案”的4N_SC×M的SRAM(静态存储器)。在N_SC＝4096(30MHz，17MHz和12MHz profiles参数集中采用)和M＝16，潜在的时域内存大小大约是32k字节。

这里我们提出修改正常的IFFT运行模块来适应一个新型的前后缀插入结构，这样我们可以几乎消除对时域缓存的需求。这个基本的想法就是改良正常的IFFT，把采样重排模块加进去，这样改进型的IFFT可以产生像图8里面一样所展示的新的序列。像

和所示的时域DMT帧采样就能产生。

和一般常规的方法不同，我们改进过的IFFT首先产生出如图

所示的前缀部分，前缀部分将立即被发送，同时存储在缓存中。然后产生如图

所示的后缀部分，同样也是立即本发送并存储在缓存中。然后IFFT产生采样部分(如图

所示)立即发送。与前后缀不同的是，如图所示的采样部分将不会被缓存的，因为在后阶段是不会被用到的。到现在，改进过的IFFT运行模块已经产生了所有的时域帧采样。前后缀插入模块就把存贮的缓存中的前后缀采样取出，再发送一次。我们看到经过改进过的发送顺序，我们只需要存储前后缀部分，不需要存贮常规的如图

所示的那种帧，这将极大地减少内存的需求。如在VDSL2标准中定义的，对于N_SC＝4096来说，循环扩展(周期前缀后缀之和)L_CE＝640。这意味着我们仅仅需要比L_CE×M小得多的缓存。另外，我们的方法把IFFT运行模块和前后缀插入模块准确地融合起来，因此他们之间就没有了存储器存取的冲突。因此我们明确了，不需要乒乓型的双缓存。相比常规的高达32K字节的时域存缓器，我们提出的方案仅仅需要L_CE×M＝1.28K字节的内存。

这里我们提出两种方法改变时域的顺序。首先我们假设我们需要用M表达的采样序列，意思就是我们有如下的时域序列：d(M)，d(M+1)，...，d(N)，d(0)，d(M-1)，相对应的IFFT显示如下：

$d(n+M)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}f\left(k\right)e^{j\frac{2\mathrm{\π}}{N}k(n+M)},n=\mathrm{0,1},...,N-1.$

我们重新组织，写成

$d(n+M)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}\left(f\left(k\right)e^{j\frac{2\mathrm{\π}}{N}\mathrm{kM}}\right)e^{j\frac{2\mathrm{\π}}{N}\mathrm{kn}},n=\mathrm{0,1},...,N-1.$

意思是为了改变M表达的时域采样序列，我们需要把所有的频域子载波f(k)，k＝0，1，...，N-1相乘，因子为

k＝0，1，...，N-1。这可以简单地用一个复数乘法器，配以相应的旋转因子系数存储列表来实现，存储列表由

k＝0，1，...，N-1.产生。注意到以N划分，在Mk的相乘后，可以容易用较低的log₂(N)bit运算。这是我们的第一个办法。这个方法只需要额外的复杂乘法器，以及根据不同的采样变换量M可配置地址的旋转因子系数存储器。这一个步骤在向常规IFFT流程发送频域数据之前已经完成了。因此，控制逻辑非常简单，常规的IFFT流程不需要重新配置。

假设频域的tone由复杂的f(i)值表示，i＝0，1，…，N_SC-1相当于时域的x(n)(n＝0，1，…，2N_SC-1)序列，所提出的时域采样转换可以用一个以相位移动因子为f(i)的乘法完成。

$f^{\′}\left(i\right)=f\left(i\right)e^{j\frac{\mathrm{\π}}{N_{\mathrm{SC}}}(2N_{\mathrm{SC}}-L_{\mathrm{CP}})\×i},$ i＝0，1，…，N_SC-1，

相当于重新排列时域序列{x(n)，n＝2N_SC-L_CP，…，2N_SC-1，x(n)，n＝0，…，2N_SC-L_CP-1}的顺序，这个方法需要额外的硬件来实现以相移因子为

的乘法。当中包含了一个复数乘法和一个旋转因子系数存储器。

另一个方法是不直接通过蝶型电路的分而治之的方法改变序列。这将会通过常规的IFFT流程，牵涉到旋转因子系数的存储地址改变

$d(n+M)=\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f\left(2k\right)e^{j\frac{2\mathrm{\π}}{N}2k(n+M)}+\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f(2k+1)e^{j\frac{2\mathrm{\π}}{N}(2k+1)(n+M)}$

$=\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f\left(2k\right)e^{j\frac{2\mathrm{\π}}{(N/2)}k(n+M)}+e^{j\frac{2\mathrm{\π}}{N}(n+M)}\underset{k=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}f(2k+1)e^{j\frac{2\mathrm{\π}}{(N/2)}k(n+M)}$

$=\underset{k=0}{\overset{N_1-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(k\right)e^{j\frac{2\mathrm{\π}}{N_1}k(n+M)}+e^{j\frac{2\mathrm{\π}}{N}(n+M)}\underset{k=0}{\overset{N_1-1}{\mathrm{\Σ}}}{f}_{\mathrm{odd}}\left(k\right)e^{j\frac{2\mathrm{\π}}{N_1}k(n+M)}$

$=d_{N_1}(n+M)+e^{j\frac{2\mathrm{\π}}{N}(n+M)}{d}_{N_1+1}(n+M)$

我们可以看到，仅仅不同的地方就是第一步，旋转因子由

改成了

类似的，我们处理第一个算式：用k＝4k₂+k₁代入f_even(k)，k₁＝0，1，2，3。所以我们可以得到4个单独的，频域部分的算式。

$d_{N_1}(n+M)=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1}4k_2(n+M)}+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1}(4k_2+1)(n+M)}$

$+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1}\left(4k_2+2\right)(n+M)}+\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1}(4k_2+3)(n+M)}$

$=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n+M)}+e^{j\frac{2\mathrm{\π}}{N_1}2(n+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n+M)}$

$+e^{j\frac{2\mathrm{\π}}{N_1}(n+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n+M)}+e^{j\frac{2\mathrm{\π}}{N_1}3(n+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n+M)}$

此外，我们分解

其中以n₁＝0，1，n₂＝0，1，

代入方程式。

$d_{N_1}(n+M)=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}2(n_3+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}$

$+e^{j\frac{2\mathrm{\π}}{N_1}(\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2)}\{e^{j\frac{2\mathrm{\π}}{N_1}(n_3+M+)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}3(n_3+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}\}$

$=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left(4k_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}2(n_3+M+)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}$

$+{\left(j\right)}^{2n_1+n_2}\{e^{j\frac{2\mathrm{\π}}{N_1}(n_3+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}3(n_3+M)}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}(4k_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2(n_3+M)}\}$

与常规的IFFT方程式相比，我们可以看到不同的地方仅仅就是旋转因子通过流程而改变了。这实际上牵涉到重新配置旋转因子系数存储器列表地址。

这个方法将涉及到，在相乘阶段，如何产生旋转因子系数存储器列表的地址。这个基本是上加了额外的电路，来从每个旋转因子的地址上减去总量为2N_SC-L_CP的变换。

上面两种方法各有支持和反对。第一方法在于非常简单不需要流程的任何的改变。仅仅在帧的开始我们需要更新一个新的M值。然而它由于复数乘法器以及旋转因子系数存储器列表而增加了硬件的代价。第二个方法仅仅加了一点硬件(一个为每个旋转因子系数存储器列表地址而加上的加法器)代价。然而旋转因子系数存储器的指针在不同阶段需要在处理流程内需要适当地修正，来确保在不同的M值变换时没有差错。

然而我们提出的用IFFT采样重排的机制来减少时域缓存需求的方法，不会依赖某种特定的IFFT方法。任何一种IFFT方法都可以适用。

图9显示了我们的基于我们提出的新型采样重排模块所设计的发送端硬件结构。整个的发送链由数模转换接口来的叫td_rdy的信号所驱动。数模转换接口模块将向数模转换发送数据，以作变换。同时，将td_rdy提高，来通知前后缀插入模块产生下一个数据。如果前后缀插入状态机控制需要从IFFT请求下一个新的数据，那将基于现在的阶段和限定。如果需要一个新的数据，他将把tx_td_ifft提高，来请求下一个新数据，同时它把tx_sample_ifft寄存为一个新数据。我们可以看到，假设新的数据总是可以不断产生的话，td_rdy或td_ifft_rdy仅仅用来推动上行模块来产生新的数据。实际上，纵观我们的发送端体系结构，“仅在需要时提升”方案是一个非常重要的部分。这让我们减少了内存的使用和功率的消耗。

如果不需要一个新的数据，它将把数据从单口的前后缀存储器移动出来，同时在当前的处理处在发送端重叠β区的情况下，为单口系数的RAM准备相符合的系数。如果当前的处理不是处在β因数的发送端重叠下，只会用到因数的0.5.用一个乘法累加器(MAC)装置来计算连续的乘法的和。在VDSL2最高的profile-30MHz的最大数-模采样频率70.656MHz下，系统的前后缀插入功能块的时钟，在141.312MHz的下运行。因此，两个系统时钟周期用来产生一个发送采样。如果因数作为0.5使用，从IFFT运行模块或者单口前后缀存储器出来的用一个发送数据就会被送到MAC两次。所以，尽管流水结构处理模块适用发送β区重叠的情况，它实际上就是传递的数据。在发送β重叠区，来自采样重排IFFT运行模块的发送数据tx_sample_ifft，和相关的来自前后缀SRAM的最后一个数据帧，被送到MAC单元串与β和1-β两个系数相乘。

来自采样重排IFFT的前后缀采样将在被发送到MAC单元的同时，存在单口前后缀存储SRAM。这是由于前后缀采样在扩展发送帧里会被两次运用。

fd_fm_start，td_fm_IFFT，td_fm_start三个信号，用来为每个模块使帧的分界同步。基本上fd_fm_start信号用来在采样重排IFFT运行模块内同步内部状态。它也通过采样重排IFFT为前后缀插入模块产生td_fm_IFFT。然后前后缀插入模块将用td_fm_IFFT来同步他自己的内部状态。同样的，td_fm_IFFT通过前后缀插入模块产生td_fm_start来于下一个模块同步。同步方案在我们的基于流程的系统对于有维护帧边界是非常重要的。

在微处理器中运行的固件，控制参数配置例如beta_len，rest_of_cp_len，rest_of_cs_len，和immi_frame_len。Beta_len基本上是发送重叠区域的长度β。Rest_of_cp是除了重叠区域长度β的周期前缀，应该等于L_CP-β。Rest_of_cs是除去重叠长度β的周期后缀，应该等于L_CS-β，imme_frame_len是之前算式中出现的不经存储立即发送部分的长度。

可配置的采样重排IFFT硬件结构

定义硬件结构的第一步，就是决定系统时钟的频率。既然30MHzprofile参数集需要采样的频率为70.656MHz，那么IFFT的吞吐量需要至少70.656MHz。由于单口SRAM有双口SRAM一般的大小，我们将只用单口的SRAM应用在我们的设计中。基于SDF的流水IFFT在每次流水推进时需要一次写入和一次读出的操作，我们选择141.3120MHz作为我们IFFT硬件的系统时钟。这也使我们能够在两个时钟周期内有两个乘子的多路四乘法的时候，仅用2个乘法器来运算旋转因子的复数乘法。

图5展示的采样重排硬件结构的第一种方法，流水控制逻辑主要就是一个8k的计数器。相当于我们需要支持的最大尺寸的IFFT。fd_fm_start是一个用来同步流程管理尤其是8k计数器的上层信号。有了fd_fm_start，我们也可以在调整了IFFT尺寸后，重新同步流程线路。在每一个时期的IFFT都有一个流程控制发生电路，IFFT基本上是个合并逻辑，用来减去一些固定的从前期从8192IFFT计数器来的管道时延。比特翻转逻辑功能模块用来反转8192IFFT计数器的顺序，这是由于我们的设计大多数是基于频率的。周期相移只读存储器存储用来采样重排旋转因子，我们在第四章已经讨论过。第一个六阶段，复杂的数据通过第四章讨论过的类型1和类型2缓存电路。类型2缓存器的输出复向量和旋转因子存储器的输出相乘，旋转因子存贮器的地址通过管道控制电路产生。我们之前提及过，我们实际上仅仅需要2个实际的乘法器来运算复数乘法，由于2个系统时钟超过IFFT采样频率。事实上每一个缓存器的输出可以被多路复用器所使用，所以我们可以获得不同的2的次方IFFT尺寸。然而，基于我们确定下的VDSL2需求，我们仅仅需要从四个地方提取IFFT输出，所以，我们就不在门的技术上浪费。最后一个阶段仅是类型1缓存器的Radix-2。同样，我们之前说过，来自最后阶段的SRAM只是2048Q，代替4096.(Q是为中间复杂数据存储所选择的比特精准度)。这是因为IFFT结果输出将仅仅是实数值。基于管道控制计数器和配置IFFT尺寸的td_fm_start信号就生产了，用来同步我们VDSL2发送信号端中的下个模块。

图5展示了基于第四章中的第一个方法的硬件结构，对有相移部分的频域数据作了乘法。这种方法需要额外的硬件例如旋转因子存储器和复数乘法器。图6展示了另一个方法，在开始不需要额外的硬件。要代替硬件的就是要对在每个阶段的管道控制作些修改来适应重排因子M。

基于混合Radix-2 and Radix-2 ² 的FFT设计

当减少耗费和功率损耗时，我们独特的IFFT设计把发送端频域转变到时域。在接收端，我们建立我们的FFT模块将时域转换为频域，来回复信息比特编码。类似的，我们的FFT设计也基于混合型radix-2and radix-2²运算法则。直接的FFT算式是：

$f\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}.$

radix-2的时域分而求解，我们有

$f\left(k\right)=\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}2\mathrm{kn}}+\underset{n=\frac{N}{2}}{\overset{N-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}kn}$

$=\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}+\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}d(n+\frac{N}{2})e^{-j\frac{2\mathrm{\π}}{N}k(n+\frac{N}{2})}$

$=\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}+{(-1)}^k\underset{n=0}{\overset{\frac{N}{2}-1}{\mathrm{\Σ}}}d(n+\frac{N}{2})e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}$

$=\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}d\left(n\right)e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}+{(-1)}^k\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}d(n+N_1)e^{-j\frac{2\mathrm{\π}}{N}\mathrm{kn}}$

其中

现在我们将f(k)拆分为两部分，也就是奇偶部分。我们有

$f_{\mathrm{even}}\left(2k_{N_1}\right)=\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}[d\left(n\right)+d(n+N_1)]$

$\stackrel{\mathrm{\Δ}}{=}\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{d_{N_1}\left(n\right)e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}$

$f_{\mathrm{odd}}(2k_{N_1}+1)=\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}[d\left(n\right)-d(n+N_1)]$

$\stackrel{\mathrm{\Δ}}{=}\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{d_{N_1+1}\left(n\right)e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}$

其中

这基本是如图13所示的蝶型电路结构。现在我们继续拆分

用radix-2²算式取代

其中n₁＝0，1，2，3及可得到：

$f_{\mathrm{even}}\left(2k_{N_1}\right)=\underset{n_1=0}{\overset{3}{\mathrm{\Σ}}}\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{d}_{N_1}(\frac{N_1}{4}{n}_1+n_2)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}(\frac{N_1}{4}{n}_1+n_2)}$

$=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{d}_{N_1}\left(n_2\right)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}{n}_2}+\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{d}_{N_1}(\frac{N_1}{2}+n_2)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}(\frac{N_1}{2}+n_2)}$

$+\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{d}_{N_1}\left({\frac{N_1}{4}+n}_2\right)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}(\frac{N_1}{4}+n_2)}+\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{d}_{N_1}(\frac{{3N}_1}{2}+n_2)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}(\frac{{3N}_1}{4}+n_2)}$

$=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{[d_{N_1}\left(n_2\right)+{(-1)}^{k_{N_1}}{d}_{N_1}(\frac{N_1}{2}+n_2)]e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}{n}_2}$

$+\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{[d_{N_1}\left(\frac{N_1}{4}+n_2\right)+{(-1)}^{k_{N_1}}{d}_{N_1}(\frac{{3N}_1}{4}+n_2)]{(-j)}^{k_{N_1}}e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}{n}_2}$

类似的，我们拆分频域部分，变成4个独立的部分

其中k₁＝0，1，k₂＝0，1，及然后我们获得

$f_{1/4}\left(4k_3\right)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{[d_{N_1}\left(n_2\right)+d_{N_1}\left(\frac{N_1}{2}+n_2\right)+d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)]e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}(4k_3+2)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{\{[d_{N_1}\left(n_2\right)+d_{N_1}\left(\frac{N_1}{2}+n_2\right)]-[d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)]\}e}^{-j\frac{2\mathrm{\π}}{N_1}\left(2n_2\right)}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}(4k_3+1)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{\{[d_{N_1}\left(n_2\right)-d_{N_1}\left(\frac{N_1}{2}+n_2\right)]-j[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)]\}e}^{-j\frac{2\mathrm{\π}}{N_1}{n}_2}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}(4k_3+3)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{\{[d_{N_1}\left(n_2\right)-d_{N_1}\left(\frac{N_1}{2}+n_2\right)]+j[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)]\}e}^{-j\frac{2\mathrm{\π}}{N_1}\left({3n}_2\right)}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

显而易见，于IFFT类似的2个缓存器结构。另一方面，我们可以用同样的方法拆分f_even。上面的拆分过程可以继续下去知道FFT的大小小于4。图11展示了基本的基于radix-2²的FFT操作。

两类但延迟反馈架构的缓存器结构展示在图12、13。

混合型Radix-2 and Radix-2 ² FFT硬件架构

我们为我们的FFT选择同样的系统时钟频率141.3120MHz，就像IFFT基于30MHz参数集需求且仅用单口SRAM的设计。

为了支持不同的FFT大小，接收数据混合进不同的FFT入口。我们的设计可以支持任何大小的FFT。然而，我们在实际硬件上仅仅提供对于8192，4096，1024大小的FFT的支持，以限制硬件的消耗，这与VDSL参数集支持相关。

减少接收端内存需求的方法和结构

在接收端，扩展帧将被相应的前后缀剥离功能模块处理，去掉周期前缀和后缀。为了在窄带干扰和串扰下提升系统的性能，需要接收加窗处理。接收加窗基本上应用了时域窗例如在接收帧的平方根提升余弦加窗。图15展示了接收加窗的操作。

为了做接收端加窗处理，周期前缀的最后一部分需要与主要的2N_SC FFT帧的最后部分，在加窗系数上重量平衡。如图中的符号标记的。类似的，主要的2N_SC FFT帧的最先部分需要于周期后缀的第一部分，进行加窗系数上重量平衡。如图中的符号标记的。

现在的执行方案是遵照严格接收帧的定义。它会等待至所有的接收帧采样都接收完，然后开始处理接搜加窗。然而，这常规的执行将需要存储至少2N_SC个接收帧采样，意味着至少要一个2N_SC×M大小的内存存储。M是接收帧的比特精确度。然后被加过窗的采样就被发送到FFT模块进行时域到频域的转换。

这里我们提出了执行一个完全崭新的接收端加窗处理方案，如图16.

当帧开始被接收时，我们首先丢弃周期前缀直到我们到达加窗部分。然后我们开始在单口SRAM中存储加窗部分。然后，就在从等待变成加窗部分的时候，我们开始发送接收到的采样到FFT。如图中符号表示。然后采样不被存储，直接丢弃。仅当我们到达第二个加窗部分的开始，2N_SC采样的最后时，我们开始做重量平衡，把存储的第一个加窗部分提出，于第二个加窗部分合并，如图

所示。利用我们的新方法，我们仅需要存储第一个加窗部分，与2N_SC×M的存储需求来比，几乎可以忽略大小。

与常规的方法不同，新的方法认为的在频域引入相移，序列顺序被改变成我们提出的方法。假设原来的序列发送到FFT的是x(n)，n＝0，1，...，2N_SC-1，这是一个频域的

变换。

用了新的方法，序列顺序变成

n＝0，1，...，2N_SC-1，

15代表2N_SC的模。相应的频域转换变成

$f^{\′}\left(k\right)=\underset{n=0}{\overset{2N_{\mathrm{SC}}-1}{\mathrm{\Σ}}}x(n+W)e^{-j\frac{\mathrm{\π}}{N_{\mathrm{SC}}}\mathrm{nk}}=e^{-j\frac{\mathrm{\π}}{N_{\mathrm{SC}}}\mathrm{Wk}}f\left(k\right).$

我们可以看到每一个频域的tone k被成比例的相移了

这个相移部分可以被FFT硬件用两种类似于我们用于IFFT方法补偿。然而，如果我们更深入地明白全盘系统，我们知道我们实际上不需要那些在硬件桑相移的补偿。那些相移可以被简单地用存在的硬件部分——频率均衡器(FEQ)所补偿。FEQ的功能就是存储可能已经在时域被时域均衡器用一个复杂的标量

均衡的通信信道。

用我们的方法，一个增加的相移将被引入，新的FEQ是

我们可以看到这个相移补偿可以简单地被加到固件FEQ系数算式中。如果基于硬件的FEQ的最小均方适配器被使用的话，这个相移可以被硬件自己所处理，我们不需要作固件的修改。因此，我们提出的方法，一点也不会增加额外的硬件损耗。代替它的是，线状化接收前后缀剥离处理，以几乎完全去掉了原来对大量内存需求的方法减少损耗。前后缀剥离功能模块的硬件架构如图17所示。固件将通过微处理器接口配置所有的接收加窗系数，然后存储进一个小的单口SRAM。其他前后缀剥离功能逻辑的配置参数也将有固件进行配置。那些配置包含了接收端加窗的长度beta_len，；β：除去接收端加窗后的前缀采样数：rest_of_cp_len，L_CP-β，除去接收端加窗的后缀采样数：rest_of_cs_len，L_CS-β，常规FFT帧长度norma_fm_len，2N_SC-2β。这些参数为前后缀剥离状态控制器提供了信息，去处理我们提出的基于接收帧的处理方案。

整个接收路径被准备好的信号流线化，当帧预备信号在每一个模块通知帧边界时，通知下一个模块去处理新进的数据，所以某些同步可以被执行。于发送前后缀插入逻辑类似，系统时钟141.312MHz是有效采样时钟70.656MHz的两倍，使我们可以在接收端加窗处理期间，用乘法器运行两个乘法和加法。接收加窗数据的第一部分将被存储在单口窗口采样SRAM中，在这期间，不把数据发向FFT。在接收端加窗采样后，正常的帧采样就不加存储地被送到FFT。在正常的帧采样之后，第二个接收端加窗采样来了。然后第一个接收端加窗采样被提出，通过相乘及相加和管道控制，与进来的第二个接收端加窗采样合并。重量平衡采样立即被送到FFT，然后下一个帧来了，上面所述的操作会不断重复。

这个发明已经被描述成相关的可被效仿的例子，在不背离发明技术范围的情况下的修改或替代是可以被理解的。另外，可以作许多的修改来适应特定的方案或者作为不违背必要技术范围的教学发明材料。因此，预期这个发明是的不会对以特殊的，以最好方式的具体实现而限制的，但是这个发明将包含所有的附加声明。

Claims (28)

1.VDSL2发送端结构，包含了IFFT运行模块，所述IFFT运行模块内含：

a.一个IFFT计数器；

b.一个频率数据静态存储器；

c.一个比特翻转逻辑功能模块，用来翻转所述IFFT计数器顺序；

d.七个状态控制模块，其中前六个状态控制模块包含1型蝶形电路和2型蝶形电路，最后一个状态控制模块只包含1型蝶型电路而没有2型蝶形电路；每个状态控制模块都有一个启动电路来控制流程的状态，从根本上说，这些启动电路都是由一些逻辑组合电路组成的，用于减少上述IFFT计数器产生的一些固定时延；

在整个IFFT运行模块中：

产生高层控制信号(fd_fm_start)，用来同步VDSL2发送端中IFFT运行模块的内部状态；

对于前六个状态控制模块，数据以复数的形式通过1型和2型蝶形电路；2型蝶形电路的输出信号以复向量的形式通过旋转因子存储器进行相乘运算并输出，旋转因子存储器的地址由当前控制IFFT流程的启动电路产生；

IFFT的输出被分别从第3、5、6、7状态控制模块的2型蝶型电路的输出提取出来。

2.根据权利要求1的VDSL2发送端结构，IFFT计数器为8k计数器。

3.根据权利要求1的VDSL2发送端结构，最后一个状态控制模块的静态存储器大小只需要2048乘以Q，Q是中间的复数数据存储所选出来的比特精确度。

4.根据权利要求1的VDSL2发送端结构，其中1型蝶型电路基于基2运算法则，2型蝶型电路基于基4运算法则。

5.根据权利要求4的VDSL2发送端结构，其中1型蝶形电路实现方式是：

$e^{j\frac{2\mathrm{\π}}{N}n}\underset{k=0}{\overset{N_1-1}{\mathrm{\Σ}}}{f}_{\mathrm{odd}}\left(k\right)e^{j\frac{2\mathrm{\π}}{N_1}\mathrm{kn}}$

其中N是IFFT的大小，f(k)，k＝0，1，...，N-1是频域输入，

是旋转因子，N₁＝N/2，f_even(k)＝f(2k)，f_odd(k)＝f(2k+1)。

6.根据权利要求5的VDSL2发送端结构，其中2型蝶型电路实现方式是：

$d_{N_1}\left(n\right)=\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}\left({4k}_2\right)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}2n_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}({4k}_2+2)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}$

$+{\left(j\right)}^{{2n}_1+n_2}\{e^{j\frac{2\mathrm{\π}}{N_1}{n}_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}({4k}_2+1)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}+{(-1)}^{n_2}{e}^{j\frac{2\mathrm{\π}}{N_1}{3n}_3}\underset{k_2}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}{f}_{\mathrm{even}}({4k}_2+3)e^{j\frac{2\mathrm{\π}}{N_1/4}{k}_2{n}_3}\}$

其中k＝4k₂+k₁，k₁＝0，1，2，3， $n=\frac{N_1}{2}{n}_1+\frac{N_1}{4}{n}_2+n_3,$ n₁＝0，1，n₂＝0，1，以及 $n_3=\mathrm{0,1},...,\frac{N_1}{4}-1.$

7.根据权利要求4的VDSL2发送端结构，IFFT运行模块是一个时域采样序列重排的IFFT。

8.根据权利要求7的VDSL2发送端结构，其中IFFT运行模块先产生前缀部分，前缀部分被立即发送并同时存储起来；然后产生后缀部分，同样立即发送并同时存储；然后中间的采样数据部分再由IFFT运行模块产生并立即发送。

9.根据权利要求8的VDSL2发送端结构，为了执行时域采样序列的重排，IFFT额外包含了一个复数乘法器，一个存储旋转因子的相移存储器用来采样重排，一个采样重排地址产生模块；其中，在发送频域数据到常规IFFT流程之前，有一个额外的关于旋转因子存储器的复数乘法已经完成，存储器带有配置了采样相移之和的相关地址。

10.根据权利要求8的VDSL2发送端结构，时域采样序列重排，是通过适当调节旋转因子存储器的指针来完成的，在流程处理的不同的阶段来确保不同相移转换之间没有差错。

11.根据权利要求9或10的VDSL2发送端结构，所述发送端结构进一步包含：

控制帧前后缀插入状态的控制器；

用来存储帧的前后缀的单口静态随机存储器；

用来存储系数的单口随机存储器；

一个用来算两个连续乘法之和的乘法相加器单元；

其中：

整个发送链被来自数模转换器(DAC)接口的td_rdy信号所驱动，数模转换器接口模块将数据发送到数模转换器模块中作数模转换，同时拉高td_rdy信号通知前后缀插入模块产生下一个数据；

如果需要一个新数据，它将拉高tx_td_ifft信号来请求下一个新数据，同时它把tx_sample_ifft信号寄存为一个新数据；

如果不需要新数据，它会从单口前后缀静态存储器中取出数据，同时，如果当时的处理阶段正处在发送端重叠β区域，则从单口系数缓存区中准备读取相应的系数。

12.根据权利要求11的VDSL2发送端结构，在发送端重叠β区域，经过IFFT处理后的tx_sample_ifft信号和从前后缀静态存储器取出来的最后一帧数据将被送到乘法相加器单元作β和1-β系数的乘法。

13.根据权利要求11的VDSL2发送端结构，从采样重排IFFT来的前后缀采样，当送到乘法相加器单元时，将被存储在单口前后缀静态存储器中。

14.根据权利要求11的VDSL2发送端结构，信号fd_fm_start，td_fm_IFFT，td_fm_start用来同步每个模块的帧边界。

15.根据权利要求11的VDSL2发送端结构，前后缀插入时钟的系统时钟运行在141.312MHz，而在最高VDSL2参数集30MHZ时数模转换模块(DAC)最大采样频率为70.656MHz。

16.根据权利要求11的VDSL2发送端结构，如果用系数0.5，无论从IFFT模块或单口前后缀静态存储器取出来的相同的数据，将被两次送往乘法相加器单元。

17.VDSL2接收端结构，包含FFT运行模块，所述FFT运行模块具有：

FFT计数器；

7个状态控制模块，除了第一个状态控制模块之外，其余每个状态控制模块都包含1型蝶型电路和2型蝶型电路；第一个状态控制模块只有1型蝶型电路，不包含2型蝶型电路；每个状态控制模块有1个状态流程控制生成电路，作用是消除信号经过前一个模块后产生的时延；

其中：

对于后6个状态控制模块，复数数据通过1型和2型蝶型电路，2型蝶型电路的复向量输出被乘以旋转因子，旋转因子存储器的地址通过状态流程控制生成电路产生；

分别从第1、2、4、7状态控制模块的输出提取FFT输出。

18.根据权利要求17的VDSL2接收端结构，FFT运行模块的系统时钟频率与IFFT运行模块的时钟频率是一样的。

19.根据权利要求18的VDSL2接收端结构，其中1型蝶型电路实现：

$f_{\mathrm{even}}\left({2k}_{N_1}\right)=\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}[d\left(n\right)+d(n+N_1)]$

$\stackrel{\mathrm{\Δ}}{=}\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{d}_{N_1}\left(n\right)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}$

$f_{\mathrm{odd}}(2k_{N_1}+1)=\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{e}^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}[d\left(n\right)-d(n+N_1)]$

$\stackrel{\mathrm{\Δ}}{=}\underset{n=0}{\overset{N_1-1}{\mathrm{\Σ}}}{d}_{N_1+1}\left(n\right)e^{-j\frac{2\mathrm{\π}}{N_1}{k}_{N_1}n}$

其中 $N_1=\frac{N}{2},k_{N_1}=\mathrm{0,1},...,\frac{N}{2}-1,$ N是IFFT的大小，f(k)，k＝0，1，...，N-1是频域输入，

是旋转因子，f_even(k)＝f(2k)，f_odd(k)＝f(2k+1)，d(n)是时域输出。

20.根据权利要求19的VDSL2接收端结构，其中2型蝶型电路实现：

$f_{1/4}\left({4k}_3\right)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}[d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)+d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)]e^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}({4k}_3+2)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}\left\{\right[d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)]-[d_{N_1}\left(n_2\right)+d_{N_1}(\frac{N_1}{2}+n_2)\left]\right\}{e}^{-j\frac{2\mathrm{\π}}{N_1}\left({2n}_2\right)}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}({4k}_3+1)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}\left\{\right[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)]-j[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)\left]\right\}{e}^{-j\frac{2\mathrm{\π}}{N_1}{n}_2}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

$f_{1/4}({4k}_3+3)=\underset{n_2=0}{\overset{\frac{N_1}{4}-1}{\mathrm{\Σ}}}\left\{\right[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)]+j[d_{N_1}\left(n_2\right)-d_{N_1}(\frac{N_1}{2}+n_2)\left]\right\}{e}^{-j\frac{2\mathrm{\π}}{N_1}\left({3n}_2\right)}{e}^{-j\frac{2\mathrm{\π}}{N_1/4}{k}_3{n}_2}$

其中 $n=\frac{N_1}{4}{n}_1+n_2,$ n₁＝0，1，2，3及 $n_2=\mathrm{0,1},...,\frac{N_1}{4},$ $k_{N_1}=k_1+{2k}_2+{4k}_3,$ k₁＝0，1，k₂＝0，1，及 $k_3=\mathrm{0,1},...,\frac{N}{4}-1.$

21.根据权利要求20的VDSL2接收端结构，进一步包含一个前后缀剥离模块，来消除前后缀。

22.根据权利要求21的VDSL2接收端结构，其中前后缀剥离模块包含以下几个部分：

前后缀剥离状态机控制器；

单口加窗采样数据静态存储器；

单口加窗系数静态存储器；及

乘法相加器单元；

其中：

整个接收路径被准备好的信号流线化，当帧预备信号在每一个模块通知帧边界时，通知下一个模块去处理新进的数据，从而可以实现一定的同步；

接收端加窗数据的第一部分将被存储在单口窗口采样静态随机存储器中，在这期间，不把数据发送到FFT；

在接收端加窗采样后，将正常的帧采样发送到FFT而不缓冲；

在正常的帧采样之后，第二个接收端加窗采样来了；

然后将第一个接收端加窗采样从单口窗口采样静态随机存储器中提出，通过乘法累加器以及流程控制，与进来的第二个接收端加窗采样合并；

加权平均采样被直接送到FFT，然后下一个帧来了，接收端就按照这个“存储第一个接收端加窗采样，将正常的帧采样发送到FFT，将第二个接收端采样与第一个接收端采样合并，将加权平均采样直接送到FFT”的方法不断地处理数据。

23.根据权利要求22的VDSL2接收端结构，其中接收端加窗处理技术是：

当帧开始被接收时，首先丢弃周期前缀，直到到达加窗部分；

然后开始存储加窗部分，存在单口静态随机存储器中；在该加窗部分之后将接收到的采样发送到FFT而不是等待接收整个帧；

然后丢弃采样而不缓冲；仅当到达在2N_SC个采样末尾处开始的第二个加窗部分时，通过提出存储的第一个加窗部分以与第二个加窗部分合并而开始加权平均，其中N_SC是IFFT使用的子载波数。

24.根据权利要求22或23的VDSL2接收端结构，系统时钟为141.312MHz，两倍于有效采样时钟70.656MHz，以使能在接收端加窗处理期间使用乘法器运行2个乘法和加法。

25.根据权利要求23的VDSL2接收端结构，频域内的相移用现有的频率均衡器进行补偿，频率均衡器设为

26.根据权利要求24的VDSL2接收端结构，所有的接收端加窗系数被固件通过微处理器接口配置，然后存储在单口静态随机存储器中。

27.根据权利要求24的VDSL2接收端结构，以下前后缀剥离逻辑功能模块配置参数也同样由固件配置：接收端加窗的长度beta_len，β；除去接收端加窗后的前缀采样数rest_of_cp_len，L_CP-β；除去接收端加窗的后缀采样数rest_of_cs_len，L_CS-β；常规FFT帧长度norma_fm_len，2N_SC-2β。

28.根据权利要求17的VDSL2接收端结构，FFT计数器是8kFFT计数器。

Images