CN101419494A - 解决电源供应器搭配性问题的计算机系统 - Google Patents
解决电源供应器搭配性问题的计算机系统 Download PDFInfo
- Publication number
- CN101419494A CN101419494A CNA2007101679132A CN200710167913A CN101419494A CN 101419494 A CN101419494 A CN 101419494A CN A2007101679132 A CNA2007101679132 A CN A2007101679132A CN 200710167913 A CN200710167913 A CN 200710167913A CN 101419494 A CN101419494 A CN 101419494A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- coupled
- computer system
- bipolar junction
- junction transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种解决电源供应器搭配性问题的计算机系统，用以解决电源供应器和计算机主板搭配性问题，提供在计算机系统开机时，计算机主板开机所须的最小负载，并可于计算机系统的核心电压到达一预定电平后，停止使用假负载以节省计算机系统的功率消耗。该系统包含：一电压源、一电压信号源、一负载元件、一第一开关元件，其第一端耦接于上述电压源，第二端耦接于上述负载元件的第一端、一稳压电路，其第一端耦接于上述第一开关元件的控制端，一参考端耦接于上述负载元件的第一端、及一第二开关元件，其第一端耦接于上述稳压电路的第一端，控制端耦接于上述电压信号源。
Description
技术领域
本发明涉及一种计算机系统以解决电源供应器搭配计算机主板无法开机的问题，特别涉及一种计算机系统包含可动态变化的负载，以解决系统搭配性问题。
背景技术
在计算机主板上直流转直流的电源设计中，绝大多数的设计都是以稳定性、简单性、及电源转换效率等问题为重点而加以考虑，很少涉及到PC电源供应器的兼容性的问题，故经常出现主板与电源供应器无法兼容的问题。其问题来自于以下二点：1.设计者无法掌握使用者所使用的电源供应器种类与架构。2.不同的主板架构所需控制的时序并不相同。基于第二点请参考图1，图1为计算机主板开机时序的控制图。当系统开机前所需的电源开机顺序，依序为+1.8V_Dual-→VDD2-5V-→Vcore-→+1.2V，因此在系统中，电源供应器的12V的电源于第三组系统电源建立时才开始抽载，故常发生电源供应器因最小负载需求未达到而无法建立足够的电压开机。
请参阅图2，图2为现有假负载的电路示意图。在先前的技术中，一般的作法即是加入假负载于电源供应器的12V电源端，但此举会造成开机后多余的功率持续消耗，与元件易耗损等问题，因此常造成电源供应器厂商和主板设计者的困扰，当然也造成使用者的不便。
发明内容
本发明揭露一种解决电源供应器搭配性问题的计算机系统，包含有一电压源，一电压信号源，一负载元件，一第一开关元件，一稳压电路及一第二开关元件。该第一开关元件的第一端耦接于该电压源，第二端耦接于该负载元件的第一端。该稳压电路的第一端耦接于该第一开关元件的控制端，参考端耦接于该负载元件的第一端。该第二开关元件的第一端耦接于该稳压电路的第一端，控制端耦接于该电压信号源。
在本发明的各实施例中，当系统核心电压尚未建立时，开机所须的最小负载由负载元件所提供；一旦核心电压建立完成，系统不再需要最小负载的提供，则此时透过第一开关元件及第二开关元件的切换，关闭流过负载元件上的电流，以达到开机后节省功率消耗的目的，并可同时解决电源供应器和主板搭配性的问题。
附图说明
图1为现有技术中，计算机开机时序控制图。
图2为现有假负载的电路示意图。
图3为本发明实施例可解决电源供应器搭配性问题的计算机系统的示意图。
图4为本发明第一实施例计算机系统的电路示意图。
图5为本发明第二实施例计算机系统的电路示意图。
图6为本发明第三实施例计算机系统的电路示意图。
具体实施方式
为了解决现有技术中，开机时需要提供电源供应器最小负载的问题，本发明实施例提出一种主动式卸除负载的设计。当CPU的核心电压建立至足以使开关元件导通时，假负载(dummy load)即移除。此改善可解决主板不受电源供应器最小电流的限制，更可将被动式负载所产生的漏电流(leakagecurrent)问题解决，节省空间，开机后不会再继续消耗功率。主板加入此线路后可改善其挑剔电源供应器的问题，并可提升主板和PC电源供应器的兼容性。
请参考图3，图3为本发明实施例可解决电源供应器搭配性问题的计算机系统1的示意图。计算机系统1包含有一电压源2，一电压信号源7，一第一开关元件4，一第二开关元件8，一负载元件6及一稳压电路9。负载元件6的第一端耦接于第一开关元件4的第二端，第一开关元件4的第一端耦接于电压源2；稳压电路9的第一端耦接于第一开关元件4的控制端，第二端耦接于地，参考端耦接于负载元件6的第一端；第二开关元件8第一端耦接于稳压电路9的第一端，第二端耦接于电压信号源7。
请参考图4，图4为本发明第一实施例的计算机系统1a的电路示意图。计算机系统1a包含一12V的高电平电压源10，一0V的低电平电压源12，一电压信号源14，一第一电阻组16，一第一开关元件28，一稳压元件40，一第二电阻组30，一8.2K欧姆的第三电阻44，一第二开关元件42，及一0.1Uf的电容46。第一电阻组16包含五个并联的8.2欧姆的电阻，第一电阻组16中，每一个电阻的第二端耦接于低电平电压源12；第一开关元件28为一N通道金属氧化物半导体场效晶体管(N channel MOSFET)P3055LDG，其第一端(即金属氧化物半导体场效晶体管的漏极)耦接于高电平电压源10，第二端(即金属氧化物半导体场效晶体管的源极)耦接于第一电阻组16的第一端；稳压元件40在本实施例中为一并联稳压器(shunt regulator)APL431LBAC，其第一端(即并联稳压电路的阴极)耦接于第一开关元件28的控制端，第二端(即并联稳压电路的阳极)耦接于低电平电压源12，参考端(即并联稳压电路的参考极)耦接于第一电阻组16的第一端；第二电阻组30包含四个并联的4.7K欧姆的电阻，第二电阻组30中，每一个电阻的第一端耦接于高电平电压源10，第二端耦接于第一开关元件28的控制端(即金属氧化物半导体场效晶体管的栅极)，用来提供稳压元件40一偏压电流；第三电阻44的第一端耦接于电压信号源14；第二开关元件42为一npn型双极接面晶体管(Bipolar Junction Transistor；BJT)PMBS3904，其第一端(即双极接面晶体管的集极)耦接于第一开关元件28的控制端，第二端(即双极接面晶体管的射极)耦接于低电平电压源12，控制端(即双极接面晶体管的基极)耦接于第三电阻44的第二端；电容46的第一端耦接于第二开关元件42的控制端，第二端耦接于低电平电压源12。
此第一实施例中，第一开关元件28为图3中第一开关元件4的电路示意图，第一电阻组16为图3中负载元件6的电路示意图，稳压元件40为图3中稳压电路9的电路示意图，电压信号源14为图3中电压信号源7的电路示意图，第二开关元件42为图3中第二开关元件8的电路示意图，高电平电压源10为图3中电压源2的电路示意图。在第一实施例中，第一电阻组16可以单一电阻或其它等效电阻来取代，而第二电阻组30亦然。
当计算机系统1a刚开机时，因为计算机CPU开机时序控制的关系，本实施例中电压信号源14尚未启动，此时第二开关元件42的第二端及控制端之间并无压差，故第二开关元件42不会导通。因此电流由12V高电平电压源10流过第二电阻组30，流向稳压元件40及第一开关元件28。但此时第一开关元件28的第二端为浮动(floating)，和控制端之间并无压差，故第一开关元件28还不会导通。假设此时流过稳压元件40的电流为一Iak电流，则在本实施例中其数值为：
Iak＝(12)/(4700/4)＝10.2mA------等式(1)
大于稳压元件40的最小工作电流1mA，故能导通稳压元件40。此时稳压元件40导通后，会建立一稳定电压1.24V于稳压元件40的参考端，此参考端直接耦接于第一开关元件28的第二端，亦即第一开关元件28的第二端亦为此1.24V电压值。此时第一开关元件28的第二端不再浮动，及控制端之间压差建立，且大于某一临界值，故第一开关元件28开始导通，提供流过第一电阻组16的电流，而造成一负载功率消耗。在本实施例中此流过第一电阻组16的电流的数值为：
I＝V/R＝1.24/(8.2/5)＝0.756A＝756mA>300mA------等式(2)
故此电流足以满足电源供应器12V的最小负载电流300mA的需求。且在本实施例中第一电阻组16的负载功率消耗的数值为：
P＝(V^2)/R＝(1.24*1.24)/(8.2/5)＝0.938W------等式(3)
在本实施例中，第一电阻组16的五个并联电阻中，每个电阻的最大功率限制为0.25W，而提供最小负载时，每颗电阻上消耗的功率为0.938/5＝0.188W<0.25W，符合元件规格值，不会造成电阻有任何损坏。故知在核心电压未导通的前，本实施例中第一开关元件28由稳压元件40提供一1.24V稳压使的导通后，提供第一电阻组16电流，进而提供第一电阻组16的负载作为12V的电源供应器的开机最小负载。
然而当系统时序控制启动核心电压后，当此核心电压升高至大于一临界值时，亦即第二开关元件42的控制端电压和第二端电压差大于一临界值时，第二开关元件42开始导通。此时第一开关元件28控制端的电压因第二开关元件42的导通而下降，造成第一开关元件28的第二端及控制端之间并无压差，故第一开关元件28关闭不导通。因此电流由12V高电平电压源10流过第二电阻组30，及第二开关元件42。第三电阻44及电容46是用来延迟当第二开关元件42开启，而第一开关元件28关闭的瞬间，12V高电平电压源10的电流瞬间流入第二开关元件42的反应时间，以免因瞬间突波而造成第二开关元件42损毁。由此可知，启动核心电压后，第一开关元件28关闭，因此流过第一电阻组16的电流消失，此时第一电阻组16上不会再有任何功率消耗。也就是说，在本发明的第一实施例中，当计算机系统1a的核心电压尚未建立时，开机所须的最小负载由第一电阻组16提供；一旦核心电压建立完成，计算机系统1a不再需要最小负载的提供，则此时透过第一开关元件28及第二开关元件42的切换，关闭流过第一电阻组上的电流，以达到节省功率消耗的目的。
请参考图5。图5为本发明第二实施例的计算机系统1b的电路示意图。计算机系统1b包含一12V的高电平电压源10，一0V的低电平电压源12，一电压信号源14，一第一电阻组16，一第一开关元件28，一稳压元件40，一第二电阻组30，一8.2K欧姆的第三电阻44，一8.2K欧姆的第四电阻50，一第二开关元件142，一第三开关元件48，及一0.1uF的电容46。第一电阻组16包含五个并联的8.2欧姆的电阻，第一电阻组16中，每一个电阻的第二端均耦接于低电平电压源12；第一开关元件28为一N通道金属氧化物半导体场效晶体管(N channel MOSFET)P3055LDG，其第一端(即金属氧化物半导体场效晶体管的漏极)耦接于高电平电压源10，第二端(即金属氧化物半导体场效晶体管的源极)耦接于第一电阻组16的第一端；稳压元件40在本实施例中为一并联稳压器(shunt regulator)APL431LBAC，其第一端(即并联稳压电路的阴极)耦接于第一开关元件28的控制端，第二端(即并联稳压电路的阳极)耦接于低电平电压源12，参考端(即并联稳压电路的参考极)耦接于第一电阻组16的第一端；第二电阻组30包含四个并联的4.7K欧姆电阻，第二电阻组30中，每一个电阻的第一端耦接于高电平电压源10，第二端耦接于第一开关元件28的控制端(即金属氧化物半导体场效晶体管的栅极)，用来提供稳压元件40一偏压电流；第三电阻44的第一端耦接于电压信号源14；第四电阻50的第一端耦接于第一开关元件28的控制端；第二开关元件142为一pnp型双极接面晶体管(Bipolar Junction Transistor；BJT)PMBS3906，其第一端(即双极接面晶体管的集极)耦接于低电平电压源12，第二端(即双极接面晶体管的射极)耦接于第四电阻50的第一端，控制端(即双极接面晶体管的基极)耦接于第四电阻50的第二端；第三开关元件48为一npn型双极接面晶体管(Bipolar Junction Transistor；BJT)PMBS3904，其第一端(即双极接面晶体管的集极)耦接于第二开关元件142的控制端，第二端(即双极接面晶体管的射极)耦接于低电平电压源12，控制端(即双极接面晶体管的基极)耦接于第三电阻44的第二端；电容46的第一端耦接于第二开关元件42的控制端，第二端耦接于低电平电压源12。
在此第二实施例中，第一开关元件28为图3中第一开关元件4的电路示意图，第一电阻组16为图3中负载元件6的电路示意图，稳压元件40为图3中稳压电路9的电路示意图，电压信号源14为图3中电压信号源7的电路示意图，第二开关元件142，及第三开关元件48为图3中第二开关元件8的电路示意图，高电平电压源10为图3中电压源2的电路示意图。在第二实施例中，第一电阻组16可以单一电阻或其它等效电阻来取代，而第二电阻组30亦然。由于此第二实施例的动作方式，与前述的第一实施例大致雷同，故于此不再赘述。
请参考图6。图6为本发明第三实施例的计算机系统1c的电路示意图。计算机系统1c包含有一12V的高电平电压源10，一10V的低电平电压源12，一电压信号源14，一第一电阻组16，一第一开关元件228，一8.2K欧姆的第四电阻50，一8.2K欧姆的第五电阻56，一8.2K欧姆的第六电阻58，一第三开关元件52，一第四开关元件54，一稳压元件40，一第二电阻组30，一8.2K欧姆的第三电阻44，一第二开关元件42，及一0.1uF的电容46。第一电阻组16包含五个并联的8.2欧姆电阻，第一电阻组16中，每一个电阻的第二端耦接于低电平电压源12；第六电阻58的第一端耦接于高电平电压源10；第一开关元件228为一P通道金属氧化物半导体场效晶体管(Pchannel MOSFET)AP3310H，其第一端(即金属氧化物半导体场效晶体管的源极)耦接于高电平电压源10，第二端(即金属氧化物半导体场效晶体管的漏极)耦接于第一电阻组16的第一端，控制端(即金属氧化物半导体场效晶体管的栅极)耦接于第六电阻58的第二端；第五电阻56的第一端耦接于高电平电压源10；第四开关元件54为一npn型双极接面晶体管(Bipolar JunctionTransistor；BJT)PMBS3904，其第一端(即双极接面晶体管的集极)耦接于第一开关元件228的控制端，第二端(即双极接面晶体管的射极)耦接于低电平电压源12，控制端(即双极接面晶体管的基极)耦接于第五电阻56的第二端；第三开关元件52为一pnp型双极接面晶体管(Bipolar JunctionTransistor；BJT)PMBS3906，其第一端(即双极接面晶体管的射极)耦接于第四开关元件54的控制端，第二端(即双极接面晶体管的集极)耦接于低电平电压源12，控制端(即双极接面晶体管的基极)耦接于第四电阻50的第一端；稳压元件40在本实施例中为一并联稳压器(shuntregulator)APL431LBAC，其第一端(即并联稳压电路的阴极)耦接于第四电阻50的第二端，第二端(即并联稳压电路的阳极)耦接于低电平电压源12，参考端(即并联稳压电路的参考极)耦接于第一电阻组16的第一端；第二电阻组30包含四个并联的4.7K欧姆电阻，第二电阻组30中，每一个电阻的第一端耦接于高电平电压源10，第二端耦接于稳压元件40的第一端，用来提供稳压元件40一偏压电流；第三电阻44的第一端耦接于电压信号源14；第二开关元件42为一npn型双极接面晶体管(Bipolar Junction Transistor；BJT)PMBS3904，其第一端(即双极接面晶体管的集极)耦接于稳压元件40的第一端，第二端(即双极接面晶体管的射极)耦接于低电平电压源12，控制端(即双极接面晶体管的基极)耦接于第三电阻44的第二端；电容46的第二端耦接于低电平电压源12，第一端耦接于第二开关元件42的控制端。在第三实施例中，第一电阻组16可以单一电阻或其它等效电阻来取代，而第二电阻组30亦然。
在此第三实施例中，第一开关元件228为图3中第一开关元件4的电路示意图，第一电阻组16为图3中负载元件6的电路示意图，稳压元件40为图3中稳压电路9的电路示意图，电压信号源14为图3中电压信号源7的电路示意图，第二开关元件42为图3中第二开关元件8的电路示意图，高电平电压源10为图3中电压源2的电路示意图。由于此第三实施例的动作方式，与前述的第一实施例大致雷同，故于此不再赘述。
总而言之，在本发明的各实施例中，当系统核心电压尚未建立时，开机所须的最小负载由负载元件所6提供；一旦核心电压建立完成，系统不再需要最小负载的提供，则此时透过图3中第一开关元件4及第二开关元件8的切换，关闭流过负载元件6上的电流，以达到开机后节省功率消耗的目的，并可同时解决电源供应器和主板搭配性的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (19)
1.一种解决电源供应器搭配性问题的计算机系统，其特征是包含有：
一电压源；
一电压信号源；
一负载元件；
一第一开关元件，其第一端耦接于上述电压源，第二端耦接于上述负载元件的第一端；
一稳压电路，其第一端耦接于上述第一开关元件的控制端，一参考端耦接于上述负载元件的第一端；及
一第二开关元件，其第一端耦接于上述稳压电路的第一端，控制端耦接于上述电压信号源。
2.根据权利要求1所述的计算机系统，其特征是：上述负载元件包含多个并联的电阻。
3.根据权利要求1所述的计算机系统，其特征是：另包含一第二电阻组，其第一端耦接于上述电压源，第二端耦接于上述稳压电路的第一端。
4.根据权利要求3所述的计算机系统，其特征是：上述第二电阻组包含多个并联的电阻。
5.根据权利要求1所述的计算机系统，其特征是，其中上述第一开关元件是一N信道金属氧化物半导体场效晶体管，上述第一开关元件的第一端为上述N通道金属氧化物半导体场效晶体管的漏极，上述第一开关元件的第二端为上述N通道金属氧化物半导体场效晶体管的源极，上述第一开关元件的控制端为上述N通道金属氧化物半导体场效晶体管的栅极。
6.根据权利要求1所述的计算机系统，其特征是：上述第一开关元件是一P信道金属氧化物半导体场效晶体管，上述第一开关元件的第一端为上述P通道金属氧化物半导体场效晶体管的源极，上述第一开关元件的第二端为上述P通道金属氧化物半导体场效晶体管的漏极，上述第一开关元件的控制端为上述P通道金属氧化物半导体场效晶体管的栅极。
7.根据权利要求1所述的计算机系统，其特征是：上述第二开关元件是一npn型双极接面晶体管，上述第二开关元件的第一端为上述npn型双极接面晶体管的集极，上述第二开关元件的第二端为上述npn型双极接面晶体管的射极，上述第二开关元件的控制端为上述npn型双极接面晶体管的基极。
8.根据权利要求1所述的计算机系统，其特征是：上述第二开关元件是一pnp型双极接面晶体管，上述第二开关元件的第一端为上述pnp型双极接面晶体管的集极，上述第二开关元件的第二端为上述pnp型双极接面晶体管的射极，上述第二开关元件的控制端为上述pnp型双极接面晶体管的基极。
9.根据权利要求1所述的计算机系统，其特征是：另包含一第三开关元件，其第一端耦接于上述第二开关元件的控制端，第二端耦接于地，控制端耦接于上述电压信号源。
10.根据权利要求9所述的计算机系统，其特征是：上述第三开关元件是一npn型双极接面晶体管，上述第三开关元件的第一端为上述npn型双极接面晶体管的集极，上述第三开关元件的第二端为上述npn型双极接面晶体管的射极，上述第三开关元件的控制端为上述npn型双极接面晶体管的基极。
11.根据权利要求9所述的计算机系统，其特征是：另包含一电阻，其第一端耦接于上述第一开关元件的控制端，第二端耦接于上述第二开关元件的控制端。
12.根据权利要求1所述的计算机系统，其特征是：另包含一第三开关元件及一第四开关元件，上述第三开关元件的第一端耦接于上述电压源，上述第三开关元件的第二端接地，上述第三开关元件的控制端耦接于上述稳压电路的第一端，上述第四开关元件的第一端耦接于上述第一开关元件的控制端，上述第四开关元件的第二端接地，上述第四开关元件的控制端耦接于上述第三开关元件的第一端。
13.根据权利要求12所述的计算机系统，其特征是：上述第三开关元件是为一pnp型双极接面晶体管，上述第三开关元件的第一端为上述pnp型双极接面晶体管的射极，上述第三开关元件的第二端为上述pnp型双极接面晶体管的集极，上述第三开关元件的控制端为上述pnp型双极接面晶体管的基极。
14.根据权利要求12所述的计算机系统，其特征是：上述第四开关元件是为一npn型双极接面晶体管，上述第四开关元件的第一端为上述npn型双极接面晶体管的集极，上述第四开关元件的第二端为上述npn型双极接面晶体管的射极，上述第四开关元件的控制端为上述npn型双极接面晶体管的基极。
15.根据权利要求12所述的计算机系统，其特征是：另包含一电阻，其第一端耦接于上述电压源，第二端耦接于第三开关元件的第一端。
16.根据权利要求12所述的计算机系统，其特征是：另包含一电阻，其第一端耦接于上述第三开关元件的控制端，第二端耦接于上述稳压电路的第一端。
17.根据权利要求12所述的计算机系统，其特征是：另包含一电阻，其第一端耦接于上述电压源，第二端耦接于第四开关元件的第一端。
18.根据权利要求1所述的计算机系统，其特征是：上述稳压电路为一并联稳压器。
19.根据权利要求1所述的计算机系统，其特征是：上述电压源为12伏特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101679132A CN101419494B (zh) | 2007-10-26 | 2007-10-26 | 解决电源供应器搭配性问题的计算机系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101679132A CN101419494B (zh) | 2007-10-26 | 2007-10-26 | 解决电源供应器搭配性问题的计算机系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101419494A true CN101419494A (zh) | 2009-04-29 |
| CN101419494B CN101419494B (zh) | 2011-05-04 |
Family
ID=40630305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101679132A Active CN101419494B (zh) | 2007-10-26 | 2007-10-26 | 解决电源供应器搭配性问题的计算机系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101419494B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102611307A (zh) * | 2011-12-29 | 2012-07-25 | 深圳市共进电子股份有限公司 | 一种应用于以太网供电系统中受电设备的受电电路 |
| CN103901959A (zh) * | 2012-12-27 | 2014-07-02 | 技嘉科技股份有限公司 | 主机板及其电源管理方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7000127B2 (en) * | 2002-04-30 | 2006-02-14 | Dell Products L.P. | Power saving circuit for display system |
| CN2550837Y (zh) * | 2002-05-29 | 2003-05-14 | 威盛电子股份有限公司 | 主机板双倍数据处理速度内存的直流电源供应电路 |
| US6747441B2 (en) * | 2002-08-20 | 2004-06-08 | Texas Instruments Incorporated | Non-synchronous switching regulator with improved output regulation at light or low loads |
-
2007
- 2007-10-26 CN CN2007101679132A patent/CN101419494B/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102611307A (zh) * | 2011-12-29 | 2012-07-25 | 深圳市共进电子股份有限公司 | 一种应用于以太网供电系统中受电设备的受电电路 |
| CN102611307B (zh) * | 2011-12-29 | 2016-04-20 | 深圳市共进电子股份有限公司 | 一种应用于以太网供电系统中受电设备的受电电路 |
| CN103901959A (zh) * | 2012-12-27 | 2014-07-02 | 技嘉科技股份有限公司 | 主机板及其电源管理方法 |
| CN103901959B (zh) * | 2012-12-27 | 2018-03-20 | 技嘉科技股份有限公司 | 主机板及其电源管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101419494B (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203522681U (zh) | 一种双延时上电时序控制电路 | |
| CN104242630B (zh) | 电源供应装置 | |
| CN102856933A (zh) | Usb充电电路 | |
| CN103138376A (zh) | 电源切换电路及其电源切换方法 | |
| CN202586343U (zh) | 一种并联电源供电装置 | |
| CN101419494B (zh) | 解决电源供应器搭配性问题的计算机系统 | |
| CN209658964U (zh) | 一种qc协议电路 | |
| US7561395B1 (en) | Voltage control circuit | |
| CN101625588B (zh) | Pwm控制器供电电路 | |
| CN103488267A (zh) | 电源控制电路 | |
| CN210639587U (zh) | 一种开关电源Power off快速放电电路、服务器主板及服务器 | |
| CN109725671A (zh) | 强化负载瞬态响应补偿的电路以及方法 | |
| CN103869856B (zh) | 一种多电压时序控制电路 | |
| CN110661412A (zh) | 一种浪涌电路和天线电调控制器 | |
| CN112615419B (zh) | 双电源自动切换电路 | |
| CN112924875B (zh) | 电池检测方法、装置和电子设备 | |
| TWI468921B (zh) | 伺服器及其開機方法 | |
| CN102820779A (zh) | 一种电源控制电路 | |
| CN207530796U (zh) | 一种用于控制器的自动复位电路 | |
| CN210142898U (zh) | 过压保护电路 | |
| CN218783796U (zh) | 基于延时复位芯片的上电电路 | |
| CN201497922U (zh) | 恒流保护装置 | |
| CN201118442Y (zh) | 一种低压电源电路 | |
| CN219498950U (zh) | 一种电池低电压保护电路及pcb板 | |
| CN215811284U (zh) | 无线测温电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |