CN101419262A - 石英晶体振荡器的在线检测系统 - Google Patents

Abstract

本发明公开了一种石英晶体振荡器的在线检测系统，属振荡器的检测系统。该检测系统包括一个负责前端数据采集的下位机、一个负责后端数据处理的上位机和一个给下位机提供电源的电源模块，所述下位机包括：起振电路，信号处理电路，A/D转换电路，检测电路和单片机控制电路；其中起振电路包括放大电路、谐振电阻检测电路、自起振电路，信号处理电路包括低通滤波电路、波形转换电路，检测电路包括信号选通电路、频率检测电路、整形计数电路；所述下位机包括电平转换电路和计算机。本发明实现了在线频率检测、谐振电阻测量以及数据的传输，并在上位机实现各种管理功能，提高了生产效率和出厂产品的合格率。

Description

石英晶体振荡器的在线检测系统

技术领域

本发明涉及一种石英晶体振荡器的在线检测系统，属于振荡器的检测技术领域。

背景技术

在日益讲究效率的今天，生产的效率越来越得到各企业的重视。现有石英晶体生产中采用离线抽样检测，样本少、效率低。同时，原始手工检测的数据存储和分析困难，不能及时对生产进行跟踪和改进，从而降低了生产的效率和产品的合格率。对于精度要求高的石英晶体，这种检测方法严重制约了大规模、标准化的生产。

发明内容

本发明要解决的技术问题是提出一种石英晶体振荡器的在线检测系统。

一种石英晶体振荡器的在线检测系统，包括一个负责前端数据采集的下位机、一个负责后端数据处理的上位机和一个给下位机提供电源的电源模块，所述下位机包括：起振电路，信号处理电路，A/D转换电路，检测电路和单片机控制电路；所述下位机包括电平转换电路和计算机；

起振电路包括放大电路、谐振电阻检测电路、自起振电路；

信号处理电路包括低通滤波电路、波形转换电路；

检测电路包括信号选通电路、频率检测电路、整形计数电路；

放大电路接收石英晶体振荡器输出的谐振信号，经过放大后输出放大信号；

谐振电阻检测电路接收石英晶体振荡器输出的谐振信号输出谐振电阻的电压信号；

当石英晶体振荡器不起振、无谐振信号输出时，自起振电路自动激励并输出谐振信号；

低通滤波电路接收放大电路输出的放大信号，进行低通滤波后输出滤波信号；

波形转换电路接收低通滤波电路输出的滤波信号，进行波形转换后输出方波信号；

A/D转换电路包括A/D转换芯片，接收谐振电阻检测电路输出的谐振电阻的电压信号，进行A/D转换后输出数字信号；

信号选通电路接收单片机控制电路输出的控制信号，进行选通后输出选通信号；

频率检测电路接收波形转换电路输出的方波信号、信号选通电路输出的选通信号和单片机控制电路输出的控制信号，输出中断信号、定时计数信号、脉冲信号；

整形计数电路接收频率检测电路输出的脉冲信号和单片机控制电路输出的控制信号，输出数据信号；

单片机控制电路包括一个单片机，接收频率检测电路输出的中断信号、定时计数信号实现数据的采集和传输，接收整形计数电路输出的数据信号输出控制信号和预处理过的数据信号；

电平转换电路接收单片机控制电路输出的预处理过的数据信号，转换为RS-232电平信号后输出；

计算机接收电平转换电路输出的RS-232电平信号，并通过电平转换电路与下位机通信，控制单片机控制电路执行采集和数据传输命令。

本发明一种石英晶体振荡器的在线检测系统实现了在线频率检测、谐振电阻测量以及数据的传输，并在上位机实现各种管理功能，提高了生产效率和出厂产品的合格率。

附图说明

图1：本发明整体结构图；

图2：本发明起振电路原理图；

图3：本发明信号处理电路原理图；

图4：本发明信号选通电路、A/D转换电路、整形计数电路以及单片机控制电路原理图；

图5：本发明频率检测电路原理图；

图6：本发明下位机电路原理图；

图7：本发明电源模块电路原理图；

图8：本发明下位机工作流程图；

图9：本发明上位机工作流程图。

具体实施方式

如图1所示，一种石英晶体振荡器的在线检测系统，包括一个负责前端数据采集的下位机1、一个负责后端数据处理的上位机2和一个给下位机1提供电源的电源模块3，所述下位机1包括：起振电路11，信号处理电路12，A/D转换电路13，检测电路14和单片机控制电路15；所述下位机2包括电平转换电路21和计算机22；

起振电路11包括放大电路111、谐振电阻检测电路112、自起振电路113；

信号处理电路12包括低通滤波电路121、波形转换电路122；

检测电路14包括信号选通电路141、频率检测电路142、整形计数电路(143)；

放大电路111接收石英晶体振荡器输出的谐振信号，经过放大后输出放大信号；

谐振电阻检测电路112接收石英晶体振荡器输出的谐振信号输出谐振电阻的电压信号；

当石英晶体振荡器不起振、无谐振信号输出时，自起振电路113自动激励并输出谐振信号；

低通滤波电路121接收放大电路111输出的放大信号，进行低通滤波后输出滤波信号；

波形转换电路122接收低通滤波电路121输出的滤波信号，进行波形转换后输出方波信号；

A/D转换电路13包括A/D转换芯片U35，接收谐振电阻检测电路112输出的谐振电阻的电压信号，进行A/D转换后输出数字信号；

信号选通电路141接收单片机控制电路15输出的控制信号，进行选通后输出选通信号；

频率检测电路142接收波形转换电路122输出的方波信号、信号选通电路141输出的选通信号和单片机控制电路15输出的控制信号，输出中断信号、定时计数信号、脉冲信号；

整形计数电路143接收频率检测电路142输出的脉冲信号和单片机控制电路15输出的控制信号，输出数据信号；

单片机控制电路15包括一个单片机U20，接收频率检测电路142输出的中断信号、定时计数信号实现数据的采集和传输，接收整形计数电路143输出的数据信号输出控制信号和预处理过的数据信号；

电平转换电路21接收单片机控制电路15输出的预处理过的数据信号，转换为RS-232电平信号后输出；

计算机22接收电平转换电路21输出的RS-232电平信号，并通过电平转换电路21与下位机通信，控制单片机控制电路15执行采集和数据传输命令。

如图2所示。所述谐振电阻检测电路112包括二十二个电阻即第三十一电阻R31至第五十二电阻R52，八个电容即第三十一电容C31至第三十八电容C38，两个发光二极管即第一发光二极管D1和第二发光二极管D2，第一双运算放大器U1，第二双运算放大器U2，第一高增益运算放大器U7；其中第三十一电阻R31的一端和第三十一电容C31的正极连接后与晶体振荡器连接，第三十一电阻R31的另一端接地，第三十一电容C31的负极与第三十二电阻R32的一端和第一双运算放大器U1的1脚连接，第三十二电阻R32的另一端连于第三十三电阻R33的一端和第一双运算放大器U1的2脚，第三十三电阻R33的另一端与第三十四电阻R34的一端连接后接地，第三十四电阻R34的另一端连于第三十二电容C32的正极和第一双运算放大器U1的3脚，第三十二电容C32的负极与第二双运算放大器U2的1脚连接，第三十二电容C32的负极通过第四十一电阻R41与第二双运算放大器U2的2脚连接，第一双运算放大器U1的1脚与第三十五电容C35的正极连接，第三十五电容C35的负极通过第三十九电阻R39与第一双运算放大器U1的6脚连接，第三十五电容C35的负极还通过第四十八电阻R48与第一高增益运算放大器U7的2脚连接，第一双运算放大器U1的4脚与第三十三电容C33的正极连接，第三十三电容C33的负极与第二双运算放大器U2的7脚连接，第三十三电容C33的负极还与第三十四电容C34的正极和第二双运算放大器U2的3脚连接后接地，第三十四电容C34的负极与第二双运算放大器U2的6脚连接，第一双运算放大器U1的5脚分别与第三十五电阻R35的一端、第三十六电阻R36的一端、第三十七电阻R37的一端连接，第三十五电阻R35的另一端与第三十六电阻R36的另一端连接后接地，第三十七电阻R37的另一端与放大电路111连接，第一双运算放大器U1的6脚通过第三十八电阻R38后分别与第四十电阻R40的一端、第二发光二极管D2的阳极连接，第四十电阻R40的另一端与第一高增益运算放大器U7的2脚连接，第二发光二极管D2的阴极分别与第一发光二极管D1的阳极、第一双运算放大器U1的7脚连接，第一发光二极管D1的阴极与第一双运算放大器U1的6脚连接；第二双运算放大器U2的4脚与第三十七电容C37的正极连接，第三十七电容C37的负极通过第四十四电阻R44接地，第三十七电容C37的负极通过第四十二电阻R42分别与第四十五电阻R45的一端、第四十三电阻R43的一端连接，第四十五电阻R45的另一端与放大电路111连接、第四十三电阻R43的另一端接地，第二双运算放大器U2的5脚通过第四十六电阻R46与A/D转换芯片U35的2脚连接，第二双运算放大器U2的5脚通过第四十七电阻R47与放大电路111连接，第二双运算放大器U2的5脚通过第三十六电容C36接地；第一高增益运算放大器U7的2脚、6脚之间串联第五十电阻R50，第五十电阻R50两端并联第三十八电容C38，第一高增益运算放大器U7的3脚通过第四十九电阻R49接地，第一高增益运算放大器U7的4脚接电源模块3的负输出端，第一高增益运算放大器U7的6脚与A/D转换芯片U35的2脚连接，第一高增益运算放大器U7的6脚依次通过第五十一电阻R51、第五十二电阻R52后接地。

所述自起振电路113包括六个电阻即第一百电阻R100至第一百零五R105，第八发光二极管D8，第九发光二极管D9，第七十二电容C72，第一功率管Q1，第四双运算放大器U8和一个电源接口J1；其中电源接口J1的1脚与第九发光二极管D9的阳极连接，第九发光二极管D9的阴极分别与第一百零二电阻R102的一端、第一百零四电阻R104的一端、第一功率管Q1的漏极连接，第一百零四电阻R104的另一端分别与第四双运算放大器U8的7脚、电源接口J1的6脚连接，第一百零二电阻R102的另一端分别与电源接口J1的2脚、第七十二电容C72的正极、第八发光二极管D8的阳极、第一百零一电阻R101的一端、第一功率管Q1的源极连接后接地，第七十二电容C72的负极与第四双运算放大器U8的2脚连接，第七十二电容C72的负极通过第一百零三电阻R103分别与电源接口J1的3脚、放大电路111连接，第一百零一电阻R101的另一端与第四双运算放大器U8的3脚连接，第一百零一电阻R101的另一端通过第一百电阻R100电源接口J1的4脚、放大电路111连接，第八发光二极管D8的阴极与第一功率管Q1的栅极连接，第八发光二极管D8的阴极通过第一百零五电阻R105与第四双运算放大器U8的6脚连接，第四双运算放大器U8的4脚与电源接口J1的5脚连接。

如图3所示。所述波形转换电路122包括十七个电阻即第一百零九电阻R109至第一百二十五电阻R125，三个电解电容即第二百十六电解电容C216、第二百二十八电解电容C228、第二百三十四电解电容C234，四个普通电容即第二百十五电容C215、第二百二十三电容C223、第二百四十电容C240、第二百四十二电容C242，第三功率管Q3，第四功率管Q4，第二电感L2和一个三线路接收器U41；其中三线路接收器U41的1脚分别与第二百十五电容C215的正极、第二百十六电解电容C216的正极、第二电感L2的一端、三线路接收器U41的16脚、第二百三十四电解电容C234的正极连接，第二百十五电容C215的负极与第二百十六电解电容C216的负极连接后接地，第二百三十四电解电容C234的负极接地，第二电感L2的另一端分别与电源模块3、第四功率管Q4的源极、第三功率管Q3的源极、第一百十六电阻R116的一端、第一百十七电阻R117的一端连接，第四功率管Q4的漏极通过第一百二十五电阻R125接地，第四功率管Q4的栅极通过第一百十五电阻R115接地，第四功率管Q4的栅极通过第一百十四电阻R114与三线路接收器U41的13脚连接，第四功率管Q4的栅极与三线路接收器U41的15脚连接，第一百十六电阻R116的另一端接频率检测电路142，第一百十七电阻R117的另一端通过第二百三十一电容C231接地，第三功率管Q3的漏极通过第一百二十四电阻R124接地，第三功率管Q3的栅极通过第一百十三电阻R113接地，第三功率管Q3的栅极通过第一百十二电阻R112与三线路接收器U41的12脚连接，第三功率管Q3的栅极与三线路接收器U41的14脚连接，三线路接收器U41的2脚通过第一百二十电阻R120接地，三线路接收器U41的2脚通过第一百十八电阻R118与三线路接收器U41的12脚连接，第一百十八电阻R118两端并联第二百四十二电容C242，三线路接收器U41的3脚通过第一百二十一电阻R121接地，三线路接收器U41的3脚分别与第一百十九电阻R119的一端、第二百二十三电容C223的正极连接，第一百十九电阻R119的另一端与第二百二十三电容C223的负极连接后分别与第二百四十电容C240的正极、三线路接收器U41的11脚、第一百零九电阻R109的一端、第一百一十电阻R110的一端连接，第一百零九电阻R109的另一端与低通滤波电路121、三线路接收器U41的10脚连接，第一百一十电阻R110的另一端通过第二百二十八电解电容C228接地，第一百一十电阻R110的另一端通过第一百一十一电阻与三线路接收器U41的9脚连接，三线路接收器U41的4脚与6脚连接后通过第一百二十二电阻R122接地，三线路接收器U41的5脚与7脚连接后通过第一百二十三电阻R123接地，三线路接收器U41的8脚接地。

如图4所示。所述信号选通电路141包括五个电阻即第二百电阻R200至第二百零四电阻R204、两个电容即第二百另一电容C201和第二百零二电容C202、一个电压比较器U21、一个从机芯片U17和第五功率管Q5；第二百电阻R200的一端和第五功率管Q5的源极连接后与电源模块3的输出端连接，第二百电阻R200的另一端和第五功率管Q5的栅极连接后与第二百零一电阻R201的一端连接，第二百零一电阻R201的另一端与单片机控制电路15连接，第五功率管Q5的漏极分别与第二百零二电阻R202的一端、第二百零二电容C202的正端、电压比较器U21的1脚连接，第二百零二电阻R202的另一端、第二百零二电容C202的负端、电压比较器U21的2脚接地，电压比较器U21的3脚接从机芯片U17的4脚，从机芯片U17的2脚接地，从机芯片U17的3脚接第二百零一电容C201的正端，第二百零一电容C201的负端分别与第二百零三电阻R203的一端、第二百零四电阻R204的一端、频率检测电路142的输入端连接，第二百零三电阻R203的另一端接电源模块3，第二百零四电阻R204的另一端接地。

如图5所示。所述频率检测电路142包括信号接口J2、第三二极管D3、第四二极管D4、六个电阻即第二百零五电阻R205至第二百一十电阻R210、四个跳线即第一跳线JP1至第四跳线JP4、第二百零三电容C203、第二百十四电容C214、第二百十五电容C215、高速CMOS六角倒相器U22、第一计数器U24、高速CMOS锁相环芯片U25、边沿双D触发器U26；其中信号接口J2的1脚接地，信号接口J2的2脚接第二百零三电容C203的正极，第二百零三电容C203的3脚接波形转换电路122，第二百零三电容C203的负极通过第二百零五电阻R205接地，第二百零三电容C203的负极与高速CMOS六角倒相器U22的10脚连接，第二百零三电容C203的负极分别与第三二极管D3的阴极、第二百零六电阻R206的一端、第四二极管D4的阳极连接，第三二极管D3的阳极接地，第二百零六电阻R206的另一端与第四二极管D4的阴极连接后与电源模块3连接，高速CMOS六角倒相器U22的1脚与12脚连接，高速CMOS六角倒相器U22的2脚与单片机U20的12脚连接，高速CMOS六角倒相器U22的3脚分别与高速CMOS锁相环芯片U25的4脚、第一计数器U24的10脚、单片机U20的14脚连接，高速CMOS六角倒相器U22的4脚与边沿双D触发器U26的11脚连接，高速CMOS六角倒相器U22的5脚与信号选通电路141连接，高速CMOS六角倒相器U22的6脚与整形计数电路143连接，高速CMOS六角倒相器U22的7脚接地，高速CMOS六角倒相器U22的8脚分别与边沿双D触发器U26的10脚、高速CMOS锁相环芯片U25的6脚、第二百一十四电容C214的正极连接，第二百一十四电容C214的负极分别与高速CMOS锁相环芯片U25的7脚、第一计数器U24的13脚连接，高速CMOS六角倒相器(U22)的9脚分别与第一跳线JP1至第四跳线JP4的1脚连接，第一跳线JP1的2脚与第一计数器U24的5脚连接，第二跳线JP2的2脚与第一计数器U24的6脚连接，第三跳线JP3的2脚与第一计数器U24的7脚连接，第四跳线JP4的2脚与第一计数器U24的9脚连接，高速CMOS六角倒相器U22的11脚与13脚连接后接边沿双D触发器U26的3脚，高速CMOS六角倒相器U22的14脚与通过第二百零四电容C204接地，边沿双D触发器U26的1脚和13脚连接后接单片机U20的9脚，边沿双D触发器U26的2脚和6脚连接，边沿双D触发器U26的4脚和电源模块3连接，边沿双D触发器U26的5脚和高速CMOS锁相环芯片U25的14脚连接，边沿双D触发器U26的7脚接地，边沿双D触发器U26的9脚与高速CMOS锁相环芯片U25的3脚连接，边沿双D触发器U26的12脚接地，边沿双D触发器U26的14脚接电源模块3，高速CMOS锁相环芯片U25的5脚和8脚连接后接地，高速CMOS锁相环芯片U25的13脚通过第二百零九电阻R209后分别与高速CMOS锁相环芯片U25的9脚、第二百一十五电容C215的正极连接，第二百一十五电容C215的负极通过第二百一十电阻R210接地，高速CMOS锁相环芯片U25的12脚通过第二百零八电阻R208后接地，高速CMOS锁相环芯片U25的11脚通过第二百零七电阻R207后接地，第一计数器U24的8脚接地，第一计数器U24的16脚与电源模块3连接。

如图4所示。所述整形计数电路143包括第一三态双向总线收发器U15，第二三态双向总线收发器U16，第二计数器U18，第三计数器U19；其中第二计数器U18的1脚分别与第二三态双向总线收发器U16的15脚、第三计数器U19的11脚连接，第二计数器U18的2脚与第一三态双向总线收发器U15的13脚连接，第二计数器U18的3脚与第一三态双向总线收发器U15的14脚连接，第二计数器U18的4脚与第一三态双向总线收发器U15的12脚连接，第二计数器U18的5脚与第一三态双向总线收发器U15的15脚连接，第二计数器U18的6脚与第一三态双向总线收发器U15的16脚连接，第二计数器U18的7脚与第一三态双向总线收发器U15的17脚连接，第二计数器U18的8脚接地，第二计数器U18的9脚与第一三态双向总线收发器U15的18脚连接，第二计数器U18的10脚与频率检测电路142连接，第二计数器U18的11脚与单片机U20的17脚连接，第二计数器U18的12脚与第二三态双向总线收发器U16的18脚连接，第二计数器U18的13脚与第一三态双向总线收发器U15的11脚连接，第二计数器U18的14脚与第二三态双向总线收发器U16的17脚连接，第二计数器U18的15脚与第二三态双向总线收发器U16的16脚连接，第二计数器U18的16脚与电源模块3连接，第三计数器U19的5脚与第二三态双向总线收发器U16的11脚连接，第三计数器U19的6脚与第二三态双向总线收发器U16的12脚连接，第三计数器U19的7脚与第二三态双向总线收发器U16的13脚连接，第三计数器U19的8脚接地，第三计数器U19的9脚与第二三态双向总线收发器U16的14脚连接，第三计数器U19的11脚与单片机U20的18脚连接，第三计数器U19的16脚与电源模块3连接，第一三态双向总线收发器U15的1脚与单片机U20的22脚连接，第一三态双向总线收发器U15的2脚与单片机U20的39脚连接，第一三态双向总线收发器U15的3脚与单片机U20的38脚连接，第一三态双向总线收发器U15的4脚与单片机U20的37脚连接，第一三态双向总线收发器U15的5脚与单片机U20的36脚连接，第一三态双向总线收发器U15的6脚与单片机U20的35脚连接，第一三态双向总线收发器U15的7脚与单片机U20的34脚连接，第一三态双向总线收发器U15的8脚与单片机U20的33脚连接，第一三态双向总线收发器U15的9脚与单片机U20的32脚连接，第一三态双向总线收发器U15的10脚接地，第一三态双向总线收发器U15的19脚与单片机U20的21脚连接，第一三态双向总线收发器U15的20脚接电源模块3，第二三态双向总线收发器U16的1脚与单片机U20的24脚连接，第二三态双向总线收发器U16的2脚与单片机U20的1脚连接，第二三态双向总线收发器U16的3脚与单片机U20的2脚连接，第二三态双向总线收发器U16的4脚与单片机U20的3脚连接，第二三态双向总线收发器U16的5脚与单片机U20的4脚连接，第二三态双向总线收发器U16的6脚与单片机U20的5脚连接，第二三态双向总线收发器U16的7脚与单片机U20的6脚连接，第二三态双向总线收发器U16的8脚与单片机U20的7脚连接，第二三态双向总线收发器U16的9脚与单片机U20的8脚连接，第二三态双向总线收发器U16的10脚接地，第二三态双向总线收发器U16的19脚与单片机U20的23脚连接，第二三态双向总线收发器U16的20脚接电源模块(3)。

图6为上位机2的电路原理图。上位机2包括电平转换电路21和计算机22。

图7为电源模块3的电路原理图，外部电源经过电容滤波后给所述下位机1提供电源。

本发明的石英晶体起振电路11采用模拟器件产生石英晶体振荡。

谐振电阻检测电路112采用延迟、模拟比较的方式将谐振与非谐振时的阻抗值的不同而形成的电压差值检测放大。

信号处理电路12采用低通滤波和脉冲触发的方式将谐振的正弦波信号转换为标准的方波信号。

A/D转换电路13将谐振电阻的电压值通过串行A/D转换器件转换成12位的数字信号。

频率检测电路142采用测频和测周相结合的方法检测频率，使之在短时间检测中得到较高的精度。

单片机控制电路15采集数据并传输数据。

上位机通信及管理软件和单片机系统通信控制下位机的运行，上位机管理软件对采集的数据进行处理、显示、存储并实现各种管理功能。

本发明谐振电阻的检测采用模拟的方法实现，谐振电阻所形成的差值采用TI公司的串行A/D转换芯片U35，具有较高的测量精度；频率检测采用PHILIPSSemiconductors的高速计数芯片74HC4040和FAIRCHILD SEMICONDUCTOR的CMOS锁相环芯片MM74HC4046，电路简单，设计方便；整个下位机控制系统采用ATMEL公司51单片机控制，该系统完成对谐振电阻和频率的测量，并通过RS232电平转换芯片MAX232将数据传输至上位机，具有较好的性能和柔性。上位机通信及管理软件和单片机系统通信控制下位机的运行，上位机管理软件对采集的数据进行处理、显示、存储并实现各种管理功能。

如图8所示为本发明下位机1检测系统工作流程图。系统初始化后放大电路111和谐振电阻检测电路112接收石英晶体振荡器输出的谐振信号，当石英晶体振荡器不起振，则由自起振电路113输出谐振信号。信号处理电路12接收放大电路111输出的放大信号即为正弦波信号，采用低通滤波和触发的方式将谐振的正弦波信号转换为标准的方波信号。A/D转换电路13接收谐振电阻检测电路112输出的谐振电阻电压信号，并通过串行A/D转换器件转换成12位的数字信号输出至单片机控制电路15.检测电路接收方波信号进行频率检测和整形计数，并将数据输出至单片机控制电路，单片机控制电路15接收数据并与上位机通信并控制下位机各个模块进行数据采集和传输。

如图9所示为本发明上位机2检测系统工作流程图。系统初始化后给输送装置一个触发信号，输送装置接收触发信号并将石英晶体振荡器输送至检测位置，当上位机接收到下位机1输出的检测数据信号，则再给输送装置一个触发信号进行下一个石英晶体振荡器检测；否者等待下位机1输出的检测数据信号，当经过等待时间还没有接收到下位机1输出的检测数据信号，则上位机2自动发出报警信号。

Claims (7)

1.一种石英晶体振荡器的在线检测系统，其特征在于包括一个负责前端数据采集的下位机(1)、一个负责后端数据处理的上位机(2)和一个给下位机(1)提供电源的电源模块(3)，所述下位机(1)包括：起振电路(11)，信号处理电路(12)，A/D转换电路(13)，检测电路(14)和单片机控制电路(15)；所述下位机(2)包括电平转换电路(21)和计算机(22)；

起振电路(11)包括放大电路(111)、谐振电阻检测电路(112)、自起振电路(113)；

信号处理电路(12)包括低通滤波电路(121)、波形转换电路(122)；

检测电路(14)包括信号选通电路(141)、频率检测电路(142)、整形计数电路(143)；

放大电路(111)接收石英晶体振荡器输出的谐振信号，经过放大后输出放大信号；

谐振电阻检测电路(112)接收石英晶体振荡器输出的谐振信号输出谐振电阻的电压信号；

当石英晶体振荡器不起振、无谐振信号输出时，自起振电路(113)自动激励并输出谐振信号；

低通滤波电路(121)接收放大电路(111)输出的放大信号，进行低通滤波后输出滤波信号；

波形转换电路(122)接收低通滤波电路(121)输出的滤波信号，进行波形转换后输出方波信号；

A/D转换电路(13)包括A/D转换芯片(U35)，接收谐振电阻检测电路(112)输出的谐振电阻的电压信号，进行A/D转换后输出数字信号；

信号选通电路(141)接收单片机控制电路(15)输出的控制信号，进行选通后输出选通信号；

频率检测电路(142)接收波形转换电路(122)输出的方波信号、信号选通电路(141)输出的选通信号和单片机控制电路(15)输出的控制信号，输出中断信号、定时计数信号、脉冲信号；

整形计数电路(143)接收频率检测电路(142)输出的脉冲信号和单片机控制电路(15)输出的控制信号，输出数据信号；

单片机控制电路(15)包括一个单片机(U20)，接收频率检测电路(142)输出的中断信号、定时计数信号实现数据的采集和传输，接收整形计数电路(143)输出的数据信号输出控制信号和预处理过的数据信号；

电平转换电路(21)接收单片机控制电路(15)输出的预处理过的数据信号，转换为RS-232电平信号后输出；

计算机(22)接收电平转换电路(21)输出的RS-232电平信号，并通过电平转换电路(21)与下位机通信，控制单片机控制电路(15)执行采集和数据传输命令。

2.根据权利要求1所述的石英晶体振荡器的在线检测系统，其特征在于所述谐振电阻检测电路(112)包括二十一个电阻即第三十一电阻(R31)至第五十一电阻(R51)，电位器(R52)，八个电容即第三十一电容(C31)至第三十八电容(C38)，两个发光二极管即第一发光二极管(D1)和第二发光二极管(D2)，第一双运算放大器(U1)，第二双运算放大器(U2)，第一高增益运算放大器(U7)；其中第三十一电阻(R31)的一端和第三十一电容(C31)的正极连接后与石英晶体振荡器(Y1)连接，第三十一电阻(R31)的另一端接地，第三十一电容(C31)的负极与第三十二电阻(R32)的一端和第一双运算放大器(U1)的1脚连接，第三十二电阻(R32)的另一端连于第三十三电阻(R33)的一端和第一双运算放大器(U1)的2脚，第三十三电阻(R33)的另一端与第三十四电阻(R34)的一端连接后接地，第三十四电阻(R34)的另一端连于第三十二电容(C32)的正极和第一双运算放大器(U1)的3脚，第三十二电容(C32)的负极与第双运算放大器(U2)的1脚连接，第三十二电容(C32)的负极通过第四十一电阻(R41)与第二双运算放大器(U2)的2脚连接，第一双运算放大器(U1)的1脚与第三十五电容(C35)的正极连接，第三十五电容(C35)的负极通过第三十九电阻(R39)与第一双运算放大器(U1)的6脚连接，第三十五电容(C35)的负极通过第四十八电阻(R48)与第一高增益运算放大器(U7)的2脚连接，第一双运算放大器(U1)的4脚与第三十三电容(C33)的正极连接，第三十三电容(C33)的负极与第二双运算放大器(U2)的7脚连接，第三十三电容(C33)的负极连于第三十四电容(C34)的正极并和第二双运算放大器(U2)的3脚连接接地，第三十四电容(C34)的负极与第二双运算放大器(U2)的6脚连接，第一双运算放大器(U1)的5脚分别与电位器(R52)的一端、第三十六电阻(R36)的一端、第三十七电阻(R37)的一端连接，电位器(R52)的中间端与第三十六电阻(R36)的另一端连接后接地，第三十七电阻(R37)的另一端与放大电路(111)连接，第一双运算放大器(U1)的6脚通过第三十八电阻(R38)后分别与第四十电阻(R40)的一端、第二发光二极管(D2)的阳极连接，第四十电阻(R40)的另一端与第一高增益运算放大器(U7)的2脚连接，第二发光二极管(D2)的阴极分别与第一发光二极管(D1)的阳极、第一双运算放大器(U1)的7脚连接，第一发光二极管(D1)的阴极与第一双运算放大器(U1)的6脚连接；第二双运算放大器(U2)的4脚与第三十七电容(C37)的正极连接，第三十七电容(C37)的负极通过第四十四电阻(R44)接地，第三十七电容(C37)的负极通过第四十二电阻(R42)分别与第四十五电阻(R45)的一端、第四十三电阻(R43)的一端连接，第四十五电阻(R45)的另一端与放大电路(111)连接、第四十三电阻(R43)的另一端接地，第二双运算放大器(U2)的5脚通过第四十六电阻(R46)与A/D转换芯片(U35)的2脚连接，第二双运算放大器(U2)的5脚通过第四十七电阻(R47)与放大电路(111)连接，第二双运算放大器(U2)的5脚通过第三十六电容(C36)接地；第一高增益运算放大器(U7)2脚、6脚之间串联第五十电阻(R50)，第五十电阻(R50)两端并联第三十八电容(C38)，第一高增益运算放大器(U7)的3脚通过第四十九电阻(R49)接地，第一高增益运算放大器(U7)的4脚接电源模块(3)，第一高增益运算放大器(U7)的6脚与A/D转换芯片(U35)的2脚连接，第一高增益运算放大器(U7)的6脚依次通过第五十一电阻(R51)、第三十五电阻(R35)后接地。

3.根据权利要求1所述的石英晶体振荡器的在线检测系统，其特征在于所述自起振电路(113)包括六个电阻即第一百电阻(R100)至第一百零五(R105)，第八发光二极管(D8)，第九发光二极管(D9)，第七十二电容(C72)，第一功率管(Q1)，第四双运算放大器(U8)和一个电源接口(J1)；其中电源接口(J1)与电源模块(3)连接，电源接口(J1)的1脚与第九发光二极管(D9)的阳极连接，第九发光二极管(D9)的阴极分别与第一百零二电阻(R102)的一端、第一百零四电阻(R104)的一端、第一功率管(Q1)的漏极连接，第一百零四电阻(R104)的另一端分别与第四双运算放大器(U8)的7脚、电源接口(J1)的6脚连接，第一百零二电阻(R102)的另一端分别与电源接口(J1)的2脚、第七十二电容(C72)的正极、第八发光二极管(D8)的阳极、第一百零一电阻(R101)的一端、第一功率管(Q1)的源极连接后接地，第七十二电容(C72)的负极与第四双运算放大器(U8)的2脚连接，第七十二电容(C72)的负极通过第一百零三电阻(R103)分别与电源接口(J1)的3脚、放大电路(111)连接，第一百零一电阻(R101)的另一端与第四双运算放大器(U8)的3脚连接，第一百零一电阻(R101)的另一端通过第一百电阻(R100)电源接口(J1)的4脚、放大电路(111)连接，第八发光二极管(D8)的阴极与第一功率管(Q1)的栅极连接，第八发光二极管(D8)的阴极通过第一百零五电阻(R105)与第四双运算放大器(U8)的6脚连接，第四双运算放大器(U8)的4脚与电源接口(J1)的5脚连接。

4.根据权利要求1所述的石英晶体振荡器的在线检测系统，其特征在于所述波形转换电路(122)包括十七个电阻即第一百零九电阻(R109)至第一百二十五电阻(R125)，三个电解电容即第二百十六电解电容(C216)、第二百二十八电解电容(C228)、第二百三十四电解电容(C234)，四个普通电容即第二百十五电容(C215)、第二百二十三电容(C223)、第二百四十电容(C240)、第二百四十二电容(C242)，第三功率管(Q3)，第四功率管(Q4)，第二电感(L2)和一个三线路接收器(U41)；其中三线路接收器(U41)的1脚分别与第二百十五电容(C215)的正极、第二百十六电解电容(C216)的正极、第二电感(L2)的一端、三线路接收器(U41)的16脚、第二百三十四电解电容(C234)的正极连接，第二百十五电容(C215)的负极与第二百十六电解电容(C216)的负极连接后接地，第二百三十四电解电容(C234)的负极接地，第二电感(L2)的另一端分别与电源模块(3)、第四功率管(Q4)的源极、第三功率管(Q3)的源极、第一百十六电阻(R116)的一端、第一百十七电阻(R117)的一端连接，第四功率管(Q4)的漏极通过第一百二十五电阻(R125)接地，第四功率管(Q4)的栅极通过第一百十五电阻(R115)接地，第四功率管(Q4)的栅极通过第一百十四电阻(R114)与三线路接收器(U41)的13脚连接，第四功率管(Q4)的栅极与三线路接收器(U41)的15脚连接，第一百十六电阻(R116)的另一端接频率检测电路(142)，第一百十七电阻(R117)的另一端通过第二百三十一电容(C231)接地，第三功率管(Q3)的漏极通过第一百二十四电阻(R124)接地，第三功率管(Q3)的栅极通过第一百十三电阻(R113)接地，第三功率管(Q3)的栅极通过第一百十二电阻(R112)与三线路接收器(U41)的12脚连接，第三功率管(Q3)的栅极与三线路接收器(U41)的14脚连接，三线路接收器(U41)的2脚通过第一百二十电阻(R120)接地，三线路接收器(U41)的2脚通过第一百十八电阻(R118)与三线路接收器(U41)的12脚连接，第一百十八电阻(R118)两端并联第二百四十二电容(C242)，三线路接收器(U41)的3脚通过第一百二十一电阻(R121)接地，三线路接收器(U41)的3脚分别与第一百十九电阻(R119)的一端、第二百二十三电容(C223)的正极连接，第一百十九电阻(R119)的另一端与第二百二十三电容(C223)的负极连接后分别与第二百四十电容(C240)的正极、三线路接收器(U41)的11脚、第一百零九电阻(R109)的一端、第一百一十电阻(R110)的一端连接，第一百零九电阻(R109)的另一端与低通滤波电路(121)、三线路接收器(U41)的10脚连接，第一百一十电阻(R110)的另一端通过第二百二十八电解电容(C228)接地，第一百一十电阻(R110)的另一端通过第一百一十一电阻与三线路接收器(U41)的9脚连接，三线路接收器(U41)的4脚与6脚连接后通过第一百二十二电阻(R122)接地，三线路接收器(U41)的5脚与7脚连接后通过第一百二十三电阻(R123)接地，三线路接收器(U41)的8脚接地。

5.根据权利要求1所述的一种石英晶体振荡器的在线检测系统，其特征在于所述信号选通电路(141)包括五个电阻即第二百电阻(R200)至第二百零四电阻(R204)、第二百零一电容(C201)、第二百零二电解电容(C202)、一个电压比较器(U21)、一个从机芯片(U17)和第五功率管(Q5)；第二百电阻(R200)的一端和第五功率管(Q5)的源极连接后与电源模块(3)连接，第二百电阻(R200)的另一端和第五功率管(Q5)的栅极连接后与第二百零一电阻(R201)的一端连接，第二百零一电阻(R201)的另一端与单片机(U20)的25脚连接，第五功率管(Q5)的漏极分别与第二百零二电阻(R202)的一端、第二百零二电解电容(C202)的正极、电压比较器(U21)的1脚连接，第二百零二电阻(R202)的另一端、第二百零二电解电容(C202)的负极、电压比较器(U21)的2脚接地，电压比较器(U21)的3脚接从机芯片(U17)的4脚，从机芯片(U17)的2脚接地，从机芯片(U17)的3脚接第二百零一电容(C201)的正极，第二百零一电容(C201)的负极分别与第二百零三电阻(R203)的一端、第二百零四电阻(R204)的一端、频率检测电路(142)的输入端连接，第二百零三电阻(R203)的另一端接电源模块(3)，第二百零四电阻(R204)的另一端接地。

6.根据权利要求1所述的石英晶体振荡器的在线检测系统，其特征在于所述频率检测电路(142)包括信号接口(J2)、第三二极管(D3)、第四二极管(D4)、六个电阻即第二百零五电阻(R205)至第二百一十电阻(R210)、四个跳线即第一跳线(JP1)至第四跳线(JP4)、第二百零三电容(C203)、第二百十四电容(C214)、第二百十五电容(C215)、高速CMOS六角倒相器(U22)、第一计数器(U24)、高速CMOS锁相环芯片(U25)、边沿双D触发器(U26)；其中信号接口(J2)的1脚接地，信号接口(J2)的2脚接第二百零三电容(C203)的正极，第二百零三电容(C203)的3脚接波形转换电路(122)，第二百零三电容(C203)的负极通过第二百零五电阻(R205)接地，第二百零三电容(C203)的负极与高速CMOS六角倒相器(U22)的10脚连接，第二百零三电容(C203)的负极分别与第三二极管(D3)的阴极、第二百零六电阻(R206)的一端、第四二极管(D4)的阳极连接，第三二极管(D3)的阳极接地，第二百零六电阻(R206)的另一端与第四二极管(D4)的阴极连接后与电源模块(3)连接，高速CMOS六角倒相器(U22)的1脚与12脚连接，高速CMOS六角倒相器(U22)的2脚与单片机(U20)的12脚连接，高速CMOS六角倒相器(U22)的3脚分别与高速CMOS锁相环芯片(U25)的4脚、第一计数器(U24)的10脚、单片机(U20)的14脚连接，高速CMOS六角倒相器(U22)的4脚与边沿双D触发器(U26)的11脚连接，高速CMOS六角倒相器(U22)的5脚与信号选通电路(141)连接，高速CMOS六角倒相器(U22)的6脚与整形计数电路(143)连接，高速CMOS六角倒相器(U22)的7脚接地，高速CMOS六角倒相器(U22)的8脚分别与边沿双D触发器(U26)的10脚、高速CMOS锁相环芯片(U25)的6脚、第二百一十四电容(C214)的正极连接，第二百一十四电容(C214)的负极分别与高速CMOS锁相环芯片(U25)的7脚、第一计数器(U24)的13脚连接，高速CMOS六角倒相器(U22)的9脚分别与第一跳线(JP1)至第四跳线(JP4)的1脚连接，第一跳线(JP1)的2脚与第一计数器(U24)的5脚连接，第二跳线(JP2)的2脚与第一计数器(U24)的6脚连接，第三跳线(JP3)的2脚与第一计数器(U24)的7脚连接，第四跳线(JP4)的2脚与第一计数器(U24)的9脚连接，高速CMOS六角倒相器(U22)的11脚与13脚连接，高速CMOS六角倒相器(U22)的11脚接边沿双D触发器(U26)的3脚，高速CMOS六角倒相器(U22)的14脚与通过第二百零四电容(C204)接地，边沿双D触发器(U26)的1脚和13脚连接，边沿双D触发器(U26)的1脚接单片机(U20)的9脚，边沿双D触发器(U26)的2脚和6脚连接，边沿双D触发器(U26)的4脚和电源模块(3)连接，边沿双D触发器(U26)的5脚和高速CMOS锁相环芯片(U25)的14脚连接，边沿双D触发器(U26)的7脚接地，边沿双D触发器(U26)的9脚与高速CMOS锁相环芯片(U25)的3脚连接，边沿双D触发器(U26)的12脚接地，边沿双D触发器(U26)的14脚接电源模块(3)，高速CMOS锁相环芯片(U25)的5脚和8脚连接后接地，高速CMOS锁相环芯片(U25)的13脚通过第二百零九电阻(R209)后分别与高速CMOS锁相环芯片(U25)的9脚、第二百一十五电容(C215)的正极连接，第二百一十五电容(C215)的负极通过第二百一十电阻(R210)接地，高速CMOS锁相环芯片(U25)的12脚通过第二百零八电阻(R208)后接地，高速CMOS锁相环芯片(U25)的11脚通过第二百零七电阻(R207)后接地，第一计数器(U24)的8脚接地，第一计数器(U24)的16脚与电源模块(3)连接。

7.根据权利要求1所述的石英晶体振荡器的在线检测系统，其特征在于所述整形计数电路(143)包括第一三态双向总线收发器(U15)，第二三态双向总线收发器(U16)，第二计数器(U18)，第三计数器(U19)；其中第二计数器(U18)的1脚分别与第二三态双向总线收发器(U16)的15脚、第三计数器(U19)的11脚、单片机(U20)的16脚连接，第二计数器(U18)的2脚与第一三态双向总线收发器(U15)的13脚连接，第二计数器(U18)的3脚与第一三态双向总线收发器(U15)的14脚连接，第二计数器(U18)的4脚与第一三态双向总线收发器(U15)的12脚连接，第二计数器(U18)的5脚与第一三态双向总线收发器(U15)的15脚连接，第二计数器(U18)的6脚与第一三态双向总线收发器(U15)的16脚连接，第二计数器(U18)的7脚与第一三态双向总线收发器(U15)的17脚连接，第二计数器(U18)的8脚接地，第二计数器(U18)的9脚与第一三态双向总线收发器(U15)的18脚连接，第二计数器(U18)的10脚与频率检测电路(142)连接，第二计数器(U18)的11脚与单片机(U20)的17脚连接，第二计数器(U18)的12脚与第二三态双向总线收发器(U16)的18脚连接，第二计数器(U18)的13脚与第一三态双向总线收发器(U15)的11脚连接，第二计数器(U18)的14脚与第二三态双向总线收发器(U16)的17脚连接，第二计数器(U18)的15脚与第二三态双向总线收发器(U16)的16脚连接，第二计数器(U18)的16脚与电源模块(3)连接，第三计数器(U19)的5脚与第二三态双向总线收发器(U16)的11脚连接，第三计数器(U19)的6脚与第二三态双向总线收发器(U16)的12脚连接，第三计数器(U19)的7脚与第二三态双向总线收发器(U16)的13脚连接，第三计数器(U19)的8脚接地，第三计数器(U19)的9脚与第二三态双向总线收发器(U16)的14脚连接，第三计数器(U19)的16脚与电源模块(3)连接，第一三态双向总线收发器(U15)的1脚与单片机(U20)的22脚连接，第一三态双向总线收发器(U15)的2脚与单片机(U20)的39脚连接，第一三态双向总线收发器(U15)的3脚与单片机(U20)的38脚连接，第一三态双向总线收发器(U15)的4脚与单片机(U20)的37脚连接，第一三态双向总线收发器(U15)的5脚与单片机(U20)的36脚连接，第一三态双向总线收发器(U15)的6脚与单片机(U20)的35脚连接，第一三态双向总线收发器(U15)的7脚与单片机(U20)的34脚连接，第一三态双向总线收发器(U15)的8脚与单片机(U20)的33脚连接，第一三态双向总线收发器(U15)的9脚与单片机(U20)的32脚连接，第一三态双向总线收发器(U15)的10脚接地，第一三态双向总线收发器(U15)的19脚与单片机(U20)的21脚连接，第一三态双向总线收发器(U15)的20脚接电源模块(3)，第二三态双向总线收发器(U16)的1脚与单片机(U20)的24脚连接，第二三态双向总线收发器(U16)的2脚与单片机(U20)的1脚连接，第二三态双向总线收发器(U16)的3脚与单片机(U20)的2脚连接，第二三态双向总线收发器(U16)的4脚与单片机(U20)的3脚连接，第二三态双向总线收发器(U16)的5脚与单片机(U20)的4脚连接，第二三态双向总线收发器(U16)的6脚与单片机(U20)的5脚连接，第二三态双向总线收发器(U16)的7脚与单片机(U20)的6脚连接，第二三态双向总线收发器(U16)的8脚与单片机(U20)的7脚连接，第二三态双向总线收发器(U16)的9脚与单片机(U20)的8脚连接，第二三态双向总线收发器(U16)的10脚接地，第二三态双向总线收发器(U16)的19脚与单片机(U20)的23脚连接，第二三态双向总线收发器(U16)的20脚接电源模块(3)。

Images